JP2007080942A - 配線モデル化手法およびダミーパターンの生成方法 - Google Patents

配線モデル化手法およびダミーパターンの生成方法 Download PDF

Info

Publication number
JP2007080942A
JP2007080942A JP2005263752A JP2005263752A JP2007080942A JP 2007080942 A JP2007080942 A JP 2007080942A JP 2005263752 A JP2005263752 A JP 2005263752A JP 2005263752 A JP2005263752 A JP 2005263752A JP 2007080942 A JP2007080942 A JP 2007080942A
Authority
JP
Japan
Prior art keywords
wiring
pattern
film thickness
area
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005263752A
Other languages
English (en)
Inventor
Tadashi Kadowaki
匡志 門脇
Yoshiyuki Kawakami
善之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005263752A priority Critical patent/JP2007080942A/ja
Publication of JP2007080942A publication Critical patent/JP2007080942A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 半導体集積回路における配線の膜厚は、製造プロセスの影響によりチップ内でばらついているが、下層のレイアウトの影響や同層のレイアウト依存の影響による製造ずれを正しく見積もる。
【解決手段】 注目する配線パターンPを含む任意の領域Aの配線面積率α、注目する配線パターンPが存在する領域Aの下層の任意の領域Bにおける配線面積率β、および注目する配線パターンPの長手方向に対して左右の領域の配線面積率α1,α2を計算し、あらかじめテストパターンより決定しておいたそれぞれの面積率を変数とするモデル式を実際のレイアウトに適用することで、下層に存在する配線パターンの影響、および同層で発生する配線粗密を考慮した配線膜厚を精度よく見積もる。
【選択図】 図9

Description

本発明は、半導体集積回路に用いられる配線の配線モデル化手法およびダミーパターン生成方法に関する。
近年、半導体デバイスの微細化に伴い、製造工程における多くのプロセスで、CMP技術が用いられるようになってきた。CMPは、局所的な平坦化が容易であるため、多層配線の層間膜研磨のほか、配線メタルの研磨やSTI工程の酸化膜研磨に用いられている。近年のプロセスで用いられている銅配線プロセスにおいては、ダマシン構造を形成する際に、CMP技術を使用する。幅の広い配線パターンにおいては、ディッシングと呼ばれる配線中央部が他の部分より削れ過ぎるという現象がおこる。また、配線密度が大きいところでは、エロージョンと呼ばれる配線部分のみならず層間膜厚部分も削れ過ぎるという現象が起きる。つまり、配線パターンや配線の混雑度によって、ねらいの配線膜厚と実際にチップ上に形成される配線膜厚に乖離が生じ、配線容量や配線抵抗に影響を与えている。この課題を解決するため、チップ内の任意領域の配線面積率を求め、その任意の領域の中心に位置する配線の配線面積率に応じた配線膜厚をモデル化することで、配線抵抗値、配線間容量を見積もる従来技術がある(特許文献1参照)。
特開2003−108622号公報(第17図)
実際、注目している配線層を形成する場合、注目配線層の下層では、同様にディッシングやエロージョンの影響により、レイアウト依存の凹凸が形成されている。その上に層間膜や配線を形成するため、注目配線層では下層のレイアウト依存の影響を受けた配線膜厚となる。しかし、従来の配線膜厚のモデル化においては、同層配線のみの面積率を対象としているため、下層に存在する配線レイアウトの影響を考慮できていなかった。また、注目配線層における配線面積率は、対象配線を中心として任意の大きさの領域内の配線が計算対象となる。そのため、レイアウトの端に位置する配線のように、極端に配線面積率が変化するような部分で配線膜厚のモデル化がうまくいかず、配線抵抗、配線間容量に大きな誤差を生じさせる場合があった。
したがって、本発明の目的は、半導体集積回路における配線の膜厚が、製造プロセスの影響によりチップ内でばらついていても、下層のレイアウトの影響や同層のレイアウト依存の影響による製造ずれを正しく見積もることができる配線モデル化手法およびパターン生成方法を提供することである。
本発明は、上記のような問題を解決するための配線モデル化手法と、その配線モデル化手法を用いたダミーパターン生成方法を提案する。
すなわち、本発明の請求項1記載の配線モデル化手法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記配線パターンPと同じ層で前記領域Aにおける配線が占める割合である配線面積率αを算出し、前記配線パターンPの下層の任意の領域Bにおける配線が占める割合である配線面積率βを算出し、前記配線面積率αと前記配線面積率βから前記配線パターンPの配線膜厚を求める。
請求項2記載の配線モデル化手法は、請求項1記載の配線モデル化手法において、配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる。
請求項3記載の配線モデル化手法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記領域Aの中にあって、前記配線パターンPの配線長手方向に対して左右それぞれの領域A1,A2における配線が占める割合である配線面積率α1,α2を算出し、配線面積率α1,α2から前記配線パターンPの配線膜厚を求める。
請求項4記載の配線モデル化手法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記配線パターンPと同じ層で前記領域Aにおける配線が占める割合である配線面積率αを算出し、配線パターンPの下層の任意の領域Bに対して配線パターンPの配線長手方向に対して左右それぞれの領域B1,B2における配線が占める割合である配線面積率β1,β2を算出し、前記配線面積率αと配線面積率β1,β2から前記配線パターンPの配線膜厚を求める。
請求項5記載のダミーパターン生成方法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、請求項1記載の配線モデル化手法を用いて前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまで領域A内の配線空き領域にダミーパターンを配置する。
請求項6記載のダミーパターン生成方法は、請求項5記載のダミーパターン生成方法において、配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交しているに割合に応じて、配線膜厚を増減させる。
請求項7記載のダミーパターン生成方法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまで前記ダミーパターンの面積を縮小化する。
請求項8記載のダミーパターン生成方法は、請求項7記載のダミーパターン生成方法であって、配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる。
請求項9記載のダミーパターン生成方法は、基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるように、隣接するダミーパターンを合成することでダミーパターンの数を減らす。
請求項10記載のダミーパターン生成方法は、請求項9記載のダミーパターン生成方法において、配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる。
請求項11記載のダミーパターン生成方法は、請求項5記載のダミーパターン生成方法によりダミーパターンを配置し、請求項9記載のダミーパターン生成方法によりダミーパターンを合成する。
本発明の請求項1記載の配線モデル化手法によれば、配線パターンPと同じ層の配線面積率αと配線パターンPの下層の配線面積率βから配線パターンPの配線膜厚を求めるので、注目配線の下層レイアウトにおける膜厚変動の影響を考慮することができる。そのため、下層のレイアウト依存に関係なく、配線膜厚が精度よく計算されるので、種々の配線レイアウトに対して精度良く、配線抵抗値、配線間容量値を求めることが可能となる。
請求項2では、配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させるので、高精度の配線膜を予測することができる。すなわち、領域Bにおける配線パターン群が、配線パターンPと平行方向に配置されているか、直交方向に配置されているかによって、同じ配線面積率でも配線膜厚は異なるためである。
本発明の請求項3記載の配線モデル化手法によれば、配線パターンPと同じ層の配線面積率α1,α2から配線パターンPの配線膜厚を求めるので、注目配線の同層における周りのレイアウトの影響を考慮することができる。そのため、対象配線のレイアウト配置に関係なく、配線膜厚が精度よく計算されるので、種々の配線レイアウトに対して精度良く、配線抵抗値、配線間容量値を求めることが可能となる。
本発明の請求項4記載の配線モデル化手法によれば、配線パターンPと同じ層の配線面積率αと、配線パターンPの下層の配線面積率β1,β2から配線パターンPの配線膜厚を求めるので、注目配線の下層レイアウトにおける膜厚変動の影響を考慮することができる。そのため、下層のレイアウト依存に関係なく、配線膜厚が精度よく計算されるので、種々の配線レイアウトに対して精度良く、配線抵抗値、配線間容量値を求めることが可能となる。
本発明の請求項5記載のダミーパターン生成方法によれば、請求項1記載の配線モデル化手法を用いて配線パターンPの配線膜厚を求める手順を含み、配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまで領域A内の配線空き領域にダミーパターンを配置するので、請求項1記載の配線モデル化手法により下層のレイアウト依存に関係なく、配線膜厚が精度よく計算される。また、この配線モデル化手法より計算した膜厚変動量を用いることで、高精度に膜厚が均一化できるダミーパターンを生成することが可能となる。
請求項6では、請求項5記載のダミーパターン生成方法において、請求項2と同様に高精度の配線膜を予測することができる。
本発明の請求項7記載のダミーパターン生成方法によれば、請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で配線パターンPの配線膜厚を求める手順を含み、配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまでダミーパターンの面積を縮小化するので、請求項1記載の配線モデル化手法により下層のレイアウト依存に関係なく、配線膜厚が精度よく計算される。また、この配線モデル化手法より計算した膜厚変動量を用いることで、高精度に膜厚が均一化できるダミーパターンを生成することが可能となる。
請求項8では、請求項7記載のダミーパターン生成方法において、請求項2と同様に高精度の配線膜を予測することができる。
本発明の請求項9記載のダミーパターン生成方法によれば、請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で配線パターンPの配線膜厚を求める手順を含み、配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるように、隣接するダミーパターンを合成することでダミーパターンの数を減らすので、請求項1記載のモデル化手法により下層のレイアウト依存に関係なく、配線膜厚が精度よく計算される。また、この配線モデル化手法より計算した膜厚変動量を用いることで、配線膜厚を均一にするようにダミーパターンを合成でき、データ量の削減が期待できる。
請求項10では、請求項9記載のダミーパターン生成方法において、請求項2と同様に高精度の配線膜を予測することができる。
請求項11では、請求項5記載のダミーパターン生成方法によりダミーパターンを配置し、請求項9記載のダミーパターン生成方法によりダミーパターンを合成するので、高精度に膜厚が均一化できるダミーパターンを生成することが可能となり、かつダミーパターンの数を減らすことができ、データ量を削減することができる。
以下、本発明の実施形態について、図面を用いて説明する。
(第1の実施形態)
本発明の第1の実施形態の配線モデル化手法を図1〜図4に基づいて説明する。図1は、第1の実施形態の配線モデル化手法を示すフローチャートであり、図2は第1の実施形態の配線モデル化手法における配線面積率を計算する領域を示した平面図、図3は配線膜厚を計算するときに使用するテーブルである。
第1の実施形態の配線モデル化手法は、出来上がりの膜厚を決定したい配線パターンP(11)を選択するステップ(S101)と、前記配線パターンPを含むように任意の領域A(12)を選択するステップ(S102)と、前記領域Aの中に配線が占める割合である配線面積率α、および配線パターンPの下層の任意の領域B(13)の中に配線が占める割合である配線面積率βを計算するステップ(S103)と、算出したαおよびβを用いて配線パターンPの配線膜厚を決定するステップ(S104)を有する。
以下、各ステップの詳細を説明する。まず、S101において、出来上がりの膜厚を決定したい配線パターンPを決定する。次に、S102において、決定したい配線パターンPが含まれる任意の大きさXμm×Yμmの領域Aを決定する。次に、S103において、領域Aの中において配線が占める割合である配線面積率αを決定する。配線面積率αは、領域A内に存在する配線waiの領域A内の面積をSwaiとすると、次のようにあらわすことができる。
Figure 2007080942
次に、配線パターンPの下層に領域Aと同じ大きさの領域Bを設定し、領域Bの中に占める配線の割合である下層配線面積率βを決定する。領域Bにおける配線面積率βは、領域B内に存在する配線wbiの領域B内の面積をSwbiとすると、次のようにあらわすことができる。
Figure 2007080942
なお、通常、領域Aと領域Bは同じ大きさでよいが、領域Aと領域Bの間で面積率の依存性に大きな特性が生じる場合、領域Aと領域Bで大きさが異なる場合がある。次に、S104において、S103で算出した面積率α、βを用いて、配線パターンPの配線膜厚を決定する。この際、予め同層および下層におけるさまざまな面積率を再現できるように配線幅、配線間隔を振ったテストレイアウトパターンから採取した面積率α、βを変数とする配線膜厚のテーブルを用いることとする。例えば、図3に示すように、縦項目(行)に配線パターンPと同層における面積率αを、横項目(列)に配線パターンPの下層の面積率βをとり、テストレイアウトパターンから採取した配線膜厚をプロットする。ただし、この場合、離散的な値をとることになるので、テーブル間の値は線形補間を用いることする。なお、今回の実施形態では、配線膜厚の決定にテーブルを用いたが、面積率αおよびβを変数とするモデル式を用いてもよい。
以上のステップをS101からS104の各ステップを行なうことで、下層の配線レイアウトパターンの凹凸の影響を考慮できた、高精度の配線膜厚を予測することが可能となる。また、配線パターンPの下層の領域Bにおける配線群が、配線パターンPと平行方向に配置されているか、直交方向に配置されているかによって、同じ配線面積率でも配線膜厚は異なる。そのため、下層に配置されている直交配線の割合を変更したテーブルを用意することで、より高精度の配線膜厚を予測することが可能となる。
図4は、第1の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S201の処理部、S202の処理部、S203の処理部、S204の各処理部の処理を実行する。データ処理部P2で求められた配線膜厚は、データ出力部P3に出力され、配線膜厚データ15に蓄積される。
(第2の実施形態)
本発明の第2の実施形態の配線モデル化手法を図5〜図8に基づいて説明する。図5は、第2の実施形態の配線モデル化手法を示すフローチャートであり、図6は第2の実施形態の配線モデル化手法における配線面積率を計算する領域を示した平面図、図7は配線膜厚を決定するときに使用するテーブルである。
第2の実施形態の配線モデル化手法は、出来上がりの膜厚を決定したい配線パターンP(11)を選択するステップ(S101)と、前記配線パターンPを含むように任意の領域A(12)を選択するステップ(S102)と、前記領域Aの中にあって、配線パターンPの長手方向に対して左右それぞれの領域A1(16),A2(17)の配線面積率α1,α2を算出するステップ(S105)と、算出した面積率α1,α2を用いて配線パターンPの膜厚を決定するステップ(S106)を有する。
以下、各ステップの詳細を説明する。まず、S101において、出来上がりの膜厚を決定したい配線パターンPを決定する。次に、S102において、決定した配線パターンPが含まれる任意の大きさXμm×Yμmの領域Aを決定する。次に、S105において、領域Aの中にあって、配線パターンPの長手方向に対して領域A内の左右それぞれの領域A1,A2を設定し、領域A1の中において配線が占める割合である配線面積率α1、および領域A2の中において配線が占める割合である配線面積率α2を決定する。配線面積率α1、配線面積率α2は、領域A1内に存在する配線wa1iの領域A内の面積をSwa1i、領域A2内に存在する配線wa2iの領域A2内の面積をSwa2iすると、次のようにあらわすことができる。
Figure 2007080942
次に、S106において、前ステップ105で算出した面積率α1,α2を用いて、配線パターンPの配線膜厚を決定する。この際、予めさまざまな面積率を再現できるように配線幅、配線間隔を振ったテストレイアウトパターンから採取した面積率α1,α2を変数とする配線膜厚のテーブルを用いることとする。例えば、図7に示すように、縦項目(行)に配線パターンPの長手方向に対して左側の配線面積率α1、横項目(列)に配線パターンPの長手方向に対して右側の配線面積率α2をとり、テストレイアウトパターンから採取した配線膜厚をプロットする。ただし、この場合、離散的な値をとることになるので、テーブル間の値は線形補間を用いることする。なお、今回の実施形態では、配線膜厚の決定にテーブルを用いたが、面積率α1およびα2を変数とするモデル式を用いてもよい。以上のステップをS101からS106の各ステップを行なうことで、同層のレイアウトパターンの影響を考慮できた、高精度の配線膜厚を予測することが可能となる。
図8は、第2の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S101の処理部、S202の処理部、S205の処理部、S206の各処理部の処理を実行する。データ処理部P2で求められた配線膜厚は、データ出力部P3に出力され、配線膜厚データ15に蓄積される。
(第3の実施形態)
本発明の第3の実施形態の配線モデル化手法を図9〜図12に基づいて説明する。図9は、第3の実施形態の配線モデル化手法を示すフローチャートであり、図10は第3の実施形態の配線モデル化手法における配線面積率を計算する領域を示した平面図、図11は配線膜厚を決定するときに使用するテーブルである。
第3の実施形態の配線モデル化手法は、出来上がりの膜厚を決定したい配線パターンP(11)を選択するステップ(S101)と、前記配線パターンPを含むように任意の領域A(12)を選択するステップ(S102)と、前記領域Aの中に配線が占める割合である配線面積率α、および配線パターンPの下層の領域B(13)内の配線パターンPの長手方向に対して左右それぞれの領域B1(18),B2(19)の配線面積率β1,β2を算出するステップ(S107)と、算出した面積率α,β1,β2を用いて配線Pの膜厚を決定するステップ(S108)を有する。
以下、各ステップの詳細を説明する。まず、S101において、出来上がりの膜厚を決定したい配線パターンPを決定する。次に、S102において、決定した配線パターンPが含まれる任意の大きさXμm×Yμmの領域Aを決定する。次に、S107において、領域Aの中において配線が占める割合である配線面積率αを決定する。配線面積率αは、領域A内に存在する配線waiの領域A内の面積をSwaiとすると、次のようにあらわすことができる。
Figure 2007080942
次に、配線Pの下層に領域Aと同じ大きさの領域Bを設定し、領域Bの中にあって、配線パターンPの長手方向に対して左右それぞれの領域B1,B2を設定し、領域B1の中において配線が占める割合である配線面積率β1、および領域B2の中において配線が占める割合である配線面積率β2を決定する。配線面積率β1、配線面積率β2は、領域B1内に存在する配線wb1iの領域B1内の面積をSwb1i、領域B2内に存在する配線wb2iの領域B2内の面積をSwb2iすると、次のようにあらわすことができる。
Figure 2007080942
次に、S108において、前ステップ107で算出した面積率α,β1,β2を用いて、配線パターンPの配線膜厚を決定する。この際、予め同層および下層のさまざまな面積率を再現できるように配線幅、配線間隔を振ったテストレイアウトパターンから採取した面積率α,β1,β2を変数とする配線膜厚のテーブルを用いることとする。例えば、図11(a)に示すように、縦項目(行)に面積率β1を、横項目(列)に面積率β2をとり、テストレイアウトパターンから採取した配線膜厚変動量をプロットする。このテーブルより、配線パターンPの直下に配線パターンがあったと仮定した場合の膜厚変動量Δtを計算する。ただし、この場合、離散的な値をとることになるので、配線面積率β1と配線面積率β2のテーブル間の値は線形補間を用いることする。
次に、図11(b)に示すように、図11(a)で計算した配線膜厚変動量Δtを横項目(列)に、配線面積率αを縦項目(行)にとり、テストレイアウトパターンから採取した配線膜厚変動量をプロットする。ただし、この場合、離散的な値をとることになるので、配線面積率αと下層の膜厚変動量Δtのテーブル間の値は線形補間を用いることする。なお、今回の実施形態では、配線膜厚の決定にテーブルを用いたが、面積率αおよびβを変数とするモデル式を用いてもよい。
以上のステップをS101からS108の各ステップを行なうことで、下層のレイアウトパターン依存の影響を考慮できた、高精度の配線膜厚を予測することが可能となる。
図12は、第3の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S201の処理部、S202の処理部、S207の処理部、S208の各処理部の処理を実行する。データ処理部P2で求められた配線膜厚は、データ出力部P3に出力され、配線膜厚データ15に蓄積される。
(第4の実施形態)
本発明の第4の実施形態のダミーパターン生成方法を図13〜図15に基づいて説明する。図13は、第4の実施形態のダミーパターン生成方法に関するフローチャート図、図14は第4の実施形態においてダミーパターンの挿入過程を示した説明図である。
図13に示すように、第1の実施形態で示したS101〜S104のステップと、S104で決定した配線パターンPの配線膜厚が許容範囲内に入っているかを判断するステップ(S109)と、S109において許容できないと判断された場合、領域A(12)の空き領域にダミーパターンを挿入するステップ(S110)を有する。
以下、各ステップの詳細を説明する。まず、実施形態1で記載したS101〜S104のステップを用いて図14(a)のようにダミーパターンを配置していないときの配線パターンP(12)の配線膜厚を求める。次に、S109において、算出された配線パターンPの配線膜厚が予め設定しておいた許容範囲内の膜厚かどうかを判断する。もし、許容範囲外の膜厚であるならば、S110において、領域Aの空き領域に、例えば、図14(b)に示すようにドットのダミーパターン(20)を生成させる。その後、S103に戻りダミーパターン挿入後の領域Aおよび領域Bの配線面積率を計算し、S104で配線膜厚を求め、S109で再度判断する。本フローにおいては、配線パターンPの配線膜厚が許容範囲内になるまでダミーパターンの挿入(S110)、面積率の算出(S103)、配線膜厚の決定(S104)、配線膜厚の判断(S109)の各ステップを繰り返すことになる。S109において、許容範囲内と判断された場合は、図14(c)のようなダミーパターン群を配置してダミーのパターンの生成処理が終了となる。このダミーパターン生成方法を用いることで、高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚を均一にするようにダミーパターンを生成することが可能となる。
また、配線パターンPの下層の領域Bにおける配線群が、配線パターンPと平行方向に配置されているか、直交方向に配置されているかによって、同じ配線面積率でも配線膜厚は異なる。そのため、下層に配置されている配線の方向に対応したテーブルをそれぞれ用意し、配線膜厚計算時に使用するテーブルを下層の配線の方向に応じて変更することで、より高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚をより均一になるようなダミーパターンを生成することが可能となる。
図15は、第4の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S201の処理部、S202の処理部、S203の処理部、S204の処理部、S209の処理部、S210の各処理部の処理を実行する。データ処理部P2で求められたダミーパターン情報は、データ出力部P3にレイアウトデータとして渡され、タイミング検証などに用いられる。
(第5の実施形態)
本発明の第5の実施形態のダミーパターン生成方法を図16〜図18に基づいて説明する。図16は、第5の実施形態のダミーパターン生成方法に関するフローチャート図、図17は第5の実施形態においてダミーパターンの縮小過程を示した説明図である。
図16に示すように、第1の実施形態で示したS101〜S104のステップと、S104で決定した配線パターンPの配線膜厚が許容範囲内に入っているかを判断するステップ(S109)と、S109において許容できないと判断された場合、領域A(12)の空き領域配置されたダミーパターンを縮小するステップ(S111)を有する。
以下、各ステップの詳細を説明する。まず、実施形態1で記載したS101〜S104のステップを用いて図17(a)のように予めダミーパターン(20)を配置されているときの配線パターンP(12)の配線膜厚を求める。次に、S109において、算出された配線パターンPの配線膜厚が予め設定しておいた許容範囲内の膜厚かどうかを判断する。もし、許容範囲外の膜厚であるならば、S111において、領域Aの空き領域に配置されたダミーパターンを、例えば、図17(b)のように任意の倍率で縮小する。その後、S103に戻りダミーパターン縮小後の領域Aおよび領域Bの配線面積率を計算し、S104で配線膜厚を求め、S109で再度判断する。本フローにおいては、配線パターンPの配線膜厚が許容範囲内になるまでダミーパターンの縮小(S111)、面積率の算出(S103)、配線膜厚の決定(S104)、配線膜厚の判断(S109)の各ステップを繰り返すことになる。S109において、許容範囲内と判断された場合は、図17(c)のようなダミーパターン群を生成してダミーパターンの縮小処理が終了となる。このダミーパターン生成方法を用いることで、高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚を均一にするようにダミーパターンを生成することが可能となる。
また、配線パターンPの下層の領域Bにおける配線群が、配線パターンPと平行方向に配置されているか、直交方向に配置されているかによって、同じ配線面積率でも配線膜厚は異なる。そのため、下層に配置されている配線の方向に対応したテーブルをそれぞれ用意し、配線膜厚計算時に使用するテーブルを下層の配線の方向に応じて変更することで、より高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚をより均一となるようなダミーパターンを生成することが可能となる。
図18は、第5の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S201の処理部、S202の処理部、S203の処理部、S204の処理部、S209の処理部、S211の各処理部の処理を実行する。データ処理部P2で求められたダミーパターンの配置情報は、データ出力部P3にレイアウトデータとして渡され、タイミング検証などに用いられる。
(第6の実施形態)
本発明の第6の実施形態のダミーパターン生成方法を図19〜図21に基づいて説明する。図19は、第6の実施形態のダミーパターン生成方法に関するフローチャート図、図20は第6の実施形態においてダミーパターンの合成過程を示した説明図である。
図19に示すように、第1の実施形態で示したS101〜S104のステップと、S104で決定した配線パターンPの配線膜厚が許容範囲内に入っているかを判断するステップ(S109)と、S109において許容できると判断された場合、領域A(12)の空き領域に配置された隣接するダミーパターンを合成するステップ(S112)を有する。
以下、各ステップの詳細を説明する。まず、実施形態1で記載したS101〜S104のステップを用いて図20(a)のように予めダミーパターン(20)を配置されているときの配線パターンP(12)の配線膜厚を求める。次に、S109において、算出された配線パターンPの配線膜厚が予め設定しておいた許容範囲内の膜厚かどうかを判断する。もし、許容範囲内の膜厚であるならば、S112において、領域Aの空き領域に配置された隣接するダミーパターンを合成する。その後、S103に戻りダミーパターン合成後の配線面積率を計算し、S104で配線膜厚を求め、S109で許容範囲内かを判断する。もし、許容範囲外となった場合は、S112において、別の隣接するダミーパターンの組み合わせで合成を実施し、再度S103、S104、S109を実施する。もし、組み合わせがなかったならば、合成を行なわずに終了する。図20(b)が最終的にダミーパターンの合成が終了したレイアウトになる。領域21においては、ダミーパターンの合成が行なわれたが、領域22におけるダミーパターン群を合成すると配線面積率が高くなるため、合成が行なわれていない。このダミーパターン生成方法を用いることで、高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚を均一にするようにダミーパターンを合成でき、データ量の削減が期待できる。
また、配線パターンPの下層の領域Bにおける配線群が、配線パターンPと平行方向に配置されているか、直交方向に配置されているかによって、同じ配線面積率でも配線膜厚は異なる。そのため、下層に配置されている配線の方向に対応したテーブルをそれぞれ用意し、配線膜厚計算時に使用するテーブルを下層の配線の方向に応じて変更することで、より高精度の配線膜厚を予測することが可能となり、チップ内での配線膜厚を均一にするようにダミーパターンを合成できる。
また、本実施形態は、第4の実施形態で配置したダミーパターンと組み合わせることで、ドットデータのダミーパターンの数を減らすことができ、データ量を削減することも可能となる。
図21は、第6の実施形態において実際に使用される状態であるコンピュータプログラムで処理する場合を示したものである。データ入出力部P1において、レイアウトデータ14からレイアウト情報を読み取り、データ処理部P2において、S201の処理部、S202の処理部、S203の処理部、S204の処理部、S209の処理部、S212の各処理部の処理を実行する。データ処理部P2で求められたダミーパターンの配置情報は、データ出力部P3にレイアウトデータとして渡され、タイミング検証などに用いられる。
本発明に係る配線モデル化手法およびダミーパターン生成方法では、周囲のレイアウトの影響を考慮した配線膜厚の算出方法、およびこの算出方法を用いたダミーパターンの生成方法を提供している。これによって、レイアウト依存なく精度の高い配線抵抗値、配線容量値の算出が可能となり、半導体集積回路のタイミング検証に有用である。
本発明の第1の実施形態を実現するフローチャートである。 本発明の第1の実施形態を実現するために使用する配線領域を示した平面図である。 本発明の第1の実施形態を実現するために使用する配線膜厚算出方法の説明図である。 本発明の第1の実施形態を実現するコンピュータ処理概念図である。 本発明の第2の実施形態を実現するフローチャートである。 本発明の第2の実施形態を実現するために使用する配線領域を示した平面図である。 本発明の第2の実施形態を実現するために使用する配線膜厚算出方法の説明図である。 本発明の第2の実施形態を実現するコンピュータ処理概念図である。 本発明の第3の実施形態を実現するフローチャートである。 本発明の第3の実施形態を実現するために使用する配線領域を示した平面図である。 本発明の第3の実施形態を実現するために使用する配線膜厚算出方法の説明図である。 本発明の第3の実施形態を実現するコンピュータ処理概念図である。 本発明の第4の実施形態を実現するフローチャートである。 本発明の第4の実施形態を用いたときのダミーパターン生成過程の説明図である。 本発明の第4の実施形態を実現するコンピュータ処理概念図である。 本発明の第5の実施形態を実現するフローチャートである。 本発明の第5の実施形態を用いたときのダミーパターン生成過程の説明図である。 本発明の第5の実施形態を実現するコンピュータ処理概念図である。 本発明の第6の実施形態を実現するフローチャートである。 本発明の第6の実施形態を用いたときのダミーパターン生成過程の説明図である。 本発明の第6の実施形態を実現するコンピュータ処理概念図である。
符号の説明
11 配線パターンP
12 配線パターンPを含む領域A
13 配線パターンPの下層における領域B
14 レイアウトデータ
15 配線膜厚データ
16 配線パターンPと同層で配線パターンPの配線長手方向に対して左側の領域A1
17 配線パターンPと同層で配線パターンPの配線長手方向に対して右側の領域A2
18 配線パターンPの下層で配線パターンPの配線長手方向に対して左側の領域B1
19 配線パターンPの下層で配線パターンPの配線長手方向に対して右側の領域B2
20 ダミーパターン
21 ダミーパターン配置領域1
22 ダミーパターン配置領域2

Claims (11)

  1. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記配線パターンPと同じ層で前記領域Aにおける配線が占める割合である配線面積率αを算出し、前記配線パターンPの下層の任意の領域Bにおける配線が占める割合である配線面積率βを算出し、前記配線面積率αと前記配線面積率βから前記配線パターンPの配線膜厚を求めることを特徴とする配線モデル化手法。
  2. 配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる請求項1記載の配線モデル化手法。
  3. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記領域Aの中にあって、前記配線パターンPの配線長手方向に対して左右それぞれの領域A1,A2における配線が占める割合である配線面積率α1,α2を算出し、配線面積率α1,α2から前記配線パターンPの配線膜厚を求めることを特徴とする配線モデル化手法。
  4. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚をモデリングする配線モデル化手法であって、前記配線の膜厚を決定したい配線パターンPを含む任意の領域Aを選択し、前記配線パターンPと同じ層で前記領域Aにおける配線が占める割合である配線面積率αを算出し、配線パターンPの下層の任意の領域Bに対して配線パターンPの配線長手方向に対して左右それぞれの領域B1,B2における配線が占める割合である配線面積率β1,β2を算出し、前記配線面積率αと配線面積率β1,β2から前記配線パターンPの配線膜厚を求めることを特徴とする配線モデル化手法。
  5. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、
    請求項1記載の配線モデル化手法を用いて前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまで領域A内の配線空き領域にダミーパターンを配置することを特徴とするダミーパターン生成方法。
  6. 配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交しているに割合に応じて、配線膜厚を増減させる請求項5記載のダミーパターン生成方法。
  7. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、
    請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるまで前記ダミーパターンの面積を縮小化することを特徴とするダミーパターン生成方法。
  8. 配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる請求項7記載のダミーパターン生成方法。
  9. 基本素子とその間を接続する配線から構成される半導体集積回路における前記配線の配線膜厚を均一化するためにダミーパターンを挿入するダミーパターン生成方法であって、
    請求項1記載の配線モデル化手法を用いて領域A内の配線空き領域に予めダミーパターンを挿入した状態で前記配線パターンPの配線膜厚を求める手順を含み、前記配線パターンPの配線膜厚が均一となる予め設定した許容範囲内になるように、隣接するダミーパターンを合成することでダミーパターンの数を減らすことを特徴とするダミーパターン生成方法。
  10. 配線パターンPの下層の任意の領域Bにおける配線パターン群が配線パターンPに対して直交している割合に応じて、配線膜厚を増減させる請求項9記載のダミーパターン生成方法。
  11. 請求項5記載のダミーパターン生成方法によりダミーパターンを配置し、請求項9記載のダミーパターン生成方法によりダミーパターンを合成することを特徴とするダミーパターン生成方法。
JP2005263752A 2005-09-12 2005-09-12 配線モデル化手法およびダミーパターンの生成方法 Pending JP2007080942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005263752A JP2007080942A (ja) 2005-09-12 2005-09-12 配線モデル化手法およびダミーパターンの生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263752A JP2007080942A (ja) 2005-09-12 2005-09-12 配線モデル化手法およびダミーパターンの生成方法

Publications (1)

Publication Number Publication Date
JP2007080942A true JP2007080942A (ja) 2007-03-29

Family

ID=37940959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263752A Pending JP2007080942A (ja) 2005-09-12 2005-09-12 配線モデル化手法およびダミーパターンの生成方法

Country Status (1)

Country Link
JP (1) JP2007080942A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217366A (ja) * 2008-03-07 2009-09-24 Nec Electronics Corp 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
CN101667554A (zh) * 2008-09-05 2010-03-10 恩益禧电子股份有限公司 生成半导体器件的布局图案的方法以及布局图案生成设备
CN111259613A (zh) * 2018-11-14 2020-06-09 华邦电子股份有限公司 电子装置及集成电路的布局方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217366A (ja) * 2008-03-07 2009-09-24 Nec Electronics Corp 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
CN101667554A (zh) * 2008-09-05 2010-03-10 恩益禧电子股份有限公司 生成半导体器件的布局图案的方法以及布局图案生成设备
US20100152876A1 (en) * 2008-09-05 2010-06-17 Nec Electronics Corporation Method for generating layout pattern of semiconductor device and layout pattern generating apparatus
US8312397B2 (en) * 2008-09-05 2012-11-13 Renesas Electronics Corporation Method for generating layout pattern of semiconductor device and layout pattern generating apparatus
CN111259613A (zh) * 2018-11-14 2020-06-09 华邦电子股份有限公司 电子装置及集成电路的布局方法
CN111259613B (zh) * 2018-11-14 2023-08-15 华邦电子股份有限公司 电子装置及集成电路的布局方法

Similar Documents

Publication Publication Date Title
JP5282649B2 (ja) レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
US6581195B2 (en) Method and apparatus for extracting parasitic element of semiconductor circuit
KR100396900B1 (ko) 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
JP5504693B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
US8024689B2 (en) Semiconductor integrated circuit apparatus with low wiring resistance
CN102543853B (zh) 冗余金属填充方法和集成电路版图结构
US10496785B2 (en) Chemical mechanical polishing simulation methods and simulation devices thereof
JP2004013437A (ja) 基板の反り解析方法及びそのシステム、基板の反り解析プログラム
JP2009217366A (ja) 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
US7392496B1 (en) Device for avoiding timing violations resulting from process defects in a backfilled metal layer of an integrated circuit
US20100076580A1 (en) Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring
US8082536B2 (en) Semiconductor integrated circuit manufacturing process evaluation method
JP2007080942A (ja) 配線モデル化手法およびダミーパターンの生成方法
JP2002110801A (ja) 配線抵抗補正方法
JP2010040918A (ja) 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
US8667433B2 (en) Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof
US7254792B1 (en) Accounting for the effects of dummy metal patterns in integrated circuits
KR100676606B1 (ko) Cmp 공정을 위한 더미 패턴을 형성하는 방법
US20100152875A1 (en) Estimation apparatus and estimation method
Christie et al. Prelayout interconnect yield prediction
US7890918B2 (en) Method of designing semiconductor device
JPH098038A (ja) 平坦性のシミュレーション方法
Katakamsetty et al. Timing-aware metal fill for optimized timing impact and uniformity
JP2014086439A (ja) マスクパターンの製造方法
JP2006039692A (ja) 板状体解析方法