JP5051036B2 - 多層基板解析装置、多層基板解析プログラム及び方法 - Google Patents
多層基板解析装置、多層基板解析プログラム及び方法 Download PDFInfo
- Publication number
- JP5051036B2 JP5051036B2 JP2008188147A JP2008188147A JP5051036B2 JP 5051036 B2 JP5051036 B2 JP 5051036B2 JP 2008188147 A JP2008188147 A JP 2008188147A JP 2008188147 A JP2008188147 A JP 2008188147A JP 5051036 B2 JP5051036 B2 JP 5051036B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- physical property
- multilayer substrate
- analysis
- property value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(付記1) 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当て部と、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断部と、
前記判断部により、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当て部により前記所定の領域に割り当てられた物性値を変更する物性値変更部と
を備える多層基板解析装置。
(付記2) 付記1に記載の多層基板解析装置において、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析装置。
(付記3) 付記1に記載の多層基板解析装置において、
前記所定の領域は、領域内の材料の種類が導体である領域であることを特徴とする多層基板解析装置。
(付記4) 付記1に記載の多層基板解析装置において、
前記物性値変更部は、前記割り当て部により割り当てられた物性値に基づいた演算値を前記所定の領域の物性値とすることを特徴とする多層基板解析装置。
(付記5) 付記1に記載の多層基板解析装置において、
前記判断部は、前記多層基板における層の順序に基づいて、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断することを特徴とする多層基板解析装置。
(付記6) 付記1に記載の多層基板解析装置において、
前記物性値はヤング率であることを特徴とする多層基板解析装置。
(付記7) 付記1に記載の多層基板解析装置において、
前記構造データの分割は、グリッドメッシュによってなされることを特徴とする多層基板解析装置。
(付記8) 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当てステップと、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断ステップと、
前記判断ステップにより、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当てステップにより前記所定の領域に割り当てられた物性値を変更する物性値変更ステップと
をコンピュータに実行させる多層基板解析プログラム。
(付記9) 付記8に記載の多層基板解析プログラムにおいて、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析プログラム。
(付記10) 付記8に記載の多層基板解析プログラムにおいて、
前記所定の領域は、領域内の材料の種類が導体である領域であることを特徴とする多層基板解析プログラム。
(付記11) 付記8に記載の多層基板解析プログラムにおいて、
前記物性値変更ステップは、前記割り当てステップにより割り当てられた物性値に基づいた演算値を前記所定の領域の物性値とすることを特徴とする多層基板解析プログラム。
(付記12) 付記8に記載の多層基板解析プログラムにおいて、
前記判断ステップは、前記多層基板における層の順序に基づいて、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断することを特徴とする多層基板解析プログラム。
(付記13) 付記8に記載の多層基板解析プログラムにおいて、
前記物性値はヤング率であることを特徴とする多層基板解析プログラム。
(付記14) 付記8に記載の多層基板解析プログラムにおいて、
前記構造データの分割は、グリッドメッシュによってなされることを特徴とする多層基板解析プログラム。
(付記15) 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当てステップと、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断ステップと、
前記判断ステップにより、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当てステップにより前記所定の領域に割り当てられた物性値を変更する物性値変更ステップと
を備える多層基板解析方法。
(付記16) 付記15に記載の多層基板解析方法において、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析方法。
(付記17) 付記15に記載の多層基板解析方法において、
前記所定の領域は、領域内の材料の種類が導体である領域であることを特徴とする多層基板解析方法。
(付記18) 付記15に記載の多層基板解析方法において、
前記物性値変更ステップは、前記割り当てステップにより割り当てられた物性値に基づいた演算値を前記所定の領域の物性値とすることを特徴とする多層基板解析方法。
(付記19) 付記15に記載の多層基板解析方法において、
前記判断ステップは、前記多層基板における層の順序に基づいて、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断することを特徴とする多層基板解析方法。
(付記20) 付記15に記載の多層基板解析方法を用いて解析され、該解析に基づいて最適化された前記多層基板により構成される電子装置。
Claims (7)
- 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当て部と、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断部と、
前記判断部により、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当て部により前記所定の領域に割り当てられた物性値を変更する物性値変更部と、
前記物性値変更部により前記所定の領域に割り当てられた物性値が変更された構造データに基づいて、前記多層基板の反り解析を行う解析部と
を備える多層基板解析装置。 - 請求項1に記載の多層基板解析装置において、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析装置。 - 請求項1または請求項2に記載の多層基板解析装置において、
前記所定の領域は、領域内の材料の種類が導体である領域であることを特徴とする多層基板解析装置。 - 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当てステップと、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断ステップと、
前記判断ステップにより、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当てステップにより前記所定の領域に割り当てられた物性値を変更する物性値変更ステップと、
前記物性値変更ステップにより前記所定の領域に割り当てられた物性値が変更された構造データに基づいて、前記多層基板の反り解析を行う解析ステップと
をコンピュータに実行させる多層基板解析プログラム。 - 請求項4に記載の多層基板解析プログラムにおいて、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析プログラム。 - 複数種類の層からなる多層基板の構造を示す構造データを分割した領域のそれぞれに対して、それぞれの領域内の材料の種類に応じた物性値を割り当てる割り当てステップと、
前記物性値が割り当てられた領域のうち、所定の領域が属する層が前記複数種類の層における所定の種類の層かどうかを判断する判断ステップと、
前記判断ステップにより、前記所定の領域が属する層が所定の種類の層と判断された場合、前記割り当てステップにより前記所定の領域に割り当てられた物性値を変更する物性値変更ステップと、
前記物性値変更ステップにより前記所定の領域に割り当てられた物性値が変更された構造データに基づいて、前記多層基板の反り解析を行う解析ステップと
を備える多層基板解析方法。 - 請求項6に記載の多層基板解析方法において、
前記所定の種類の層は、絶縁層であることを特徴とする多層基板解析方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008188147A JP5051036B2 (ja) | 2008-07-22 | 2008-07-22 | 多層基板解析装置、多層基板解析プログラム及び方法 |
US12/505,904 US8260571B2 (en) | 2008-07-22 | 2009-07-20 | Analysis apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008188147A JP5051036B2 (ja) | 2008-07-22 | 2008-07-22 | 多層基板解析装置、多層基板解析プログラム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010026839A JP2010026839A (ja) | 2010-02-04 |
JP5051036B2 true JP5051036B2 (ja) | 2012-10-17 |
Family
ID=41569426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008188147A Expired - Fee Related JP5051036B2 (ja) | 2008-07-22 | 2008-07-22 | 多層基板解析装置、多層基板解析プログラム及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8260571B2 (ja) |
JP (1) | JP5051036B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130105063A1 (en) * | 2011-11-02 | 2013-05-02 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System and method for fabricating a laminate structure |
JP5939969B2 (ja) * | 2012-11-29 | 2016-06-29 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 多層基板またはパッケージにおける反りの低減 |
US9384314B2 (en) | 2014-02-28 | 2016-07-05 | International Business Machines Corporation | Reduction of warpage of multilayered substrate or package |
JP2018197988A (ja) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | 配線基板熱応力解析方法、装置、プログラム |
CN113068326B (zh) * | 2021-03-29 | 2022-09-30 | 北京小米移动软件有限公司 | 一种焊接质量处理方法及装置、电路板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3329667B2 (ja) | 1996-09-17 | 2002-09-30 | 株式会社東芝 | 補強部位置決定方法、多面取りプリント基板の製造方法、及び多面取りプリント基板 |
JP3995926B2 (ja) * | 2001-09-18 | 2007-10-24 | 株式会社富士通長野システムエンジニアリング | 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法 |
JP3927076B2 (ja) * | 2002-06-05 | 2007-06-06 | 株式会社東芝 | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
JP4204524B2 (ja) * | 2004-07-23 | 2009-01-07 | パナソニック株式会社 | 解析処理装置 |
JP4204530B2 (ja) * | 2004-09-21 | 2009-01-07 | パナソニック株式会社 | 部品実装基板用解析方法 |
US7873932B2 (en) * | 2005-03-10 | 2011-01-18 | Panasonic Corporation | Method for analyzing component mounting board |
-
2008
- 2008-07-22 JP JP2008188147A patent/JP5051036B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-20 US US12/505,904 patent/US8260571B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100023299A1 (en) | 2010-01-28 |
US8260571B2 (en) | 2012-09-04 |
JP2010026839A (ja) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7730444B2 (en) | Structural analysis method employing finite element method | |
JP4294647B2 (ja) | プリント基板設計装置とcadシステム | |
JP5051036B2 (ja) | 多層基板解析装置、多層基板解析プログラム及び方法 | |
JP3927076B2 (ja) | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム | |
KR101142881B1 (ko) | 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 | |
US20110321000A1 (en) | Technique for creating analysis model and technique for creating circuit board model | |
WO2017001890A1 (en) | Method for converting gerber data to finite element model for predicting printed circuit board warpage | |
JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
JP2006261381A (ja) | プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム | |
US7873932B2 (en) | Method for analyzing component mounting board | |
McCaslin et al. | Methodology for modeling substrate warpage using copper trace pattern implementation | |
JP4618065B2 (ja) | 配線パターン設計装置及び方法並びにプログラム | |
CN109800496A (zh) | 一种沿pcb板边添加过孔的方法 | |
JP6127674B2 (ja) | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム | |
JP2008157746A (ja) | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5040363B2 (ja) | 解析装置、解析方法及び解析プログラム | |
CN101120346A (zh) | 零部件安装基板用分析方法 | |
JP5241371B2 (ja) | 多層プリント回路基板の配線表示装置 | |
US6917848B1 (en) | Production system for printed wiring board | |
JP4204530B2 (ja) | 部品実装基板用解析方法 | |
JP4204524B2 (ja) | 解析処理装置 | |
EP2214110B1 (en) | Heuristic routing for electronic device layout designs | |
JP2018197988A (ja) | 配線基板熱応力解析方法、装置、プログラム | |
JP3181353B2 (ja) | 多層プリント配線板設計cad装置 | |
JP3365328B2 (ja) | プリント配線板cadにおいてネガ図形を自動発生する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5051036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |