JP4998213B2

JP4998213B2 - 電気特性見積プログラム、電気特性見積装置および電気特性見積方法

Info

Publication number: JP4998213B2
Application number: JP2007285468A
Authority: JP
Inventors: 吉志木村
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2007-11-01
Filing date: 2007-11-01
Publication date: 2012-08-15
Anticipated expiration: 2027-11-01
Also published as: JP2009116410A

Description

この発明は、半導体パッケージの電気特性を見積もる電気特性見積プログラム、電気特性見積方法および電気特性見積装置に関する。

近年、ＬＳＩ製造技術の発展に伴いＬＳＩチップの動作周波数の高速化が可能になった。また、微細加工技術の向上に伴い、高速動作可能なＬＳＩチップを搭載する半導体パッケージ（以下、「ＰＫＧ」という）も多様な種類が提供されている。このようなＰＫＧの場合、従来よりもＰＫＧ内で発生するＳＳＯ（同時出力スイッチング）ノイズやクロストークノイズなどの電気ノイズがＬＳＩチップ動作に大きな影響を与えてしまう。したがって、適正な動作を実現するＰＫＧを設計するには、上述したような電気ノイズを正確に把握する必要がある。

ＰＫＧ内部で発生する電気ノイズを正確に把握するためには、ＰＫＧの電気特性を見積もらなければならない。特に、ＬＳＩチップの種類と、ＬＳＩチップと、ＰＫＧの構成との双方を考慮した協調設計をおこなう際には、ＰＫＧ全体の電気特性を高精度に見積もる技術が要求される。従来、ＰＫＧの電気特性を見積もるには、ＩＢＩＳデータなどの既存のＰＫＧの電気特性データベースから見積対象のＰＫＧに最も類似したＰＫＧの電気特性を参照する手法や、ＰＫＧの構造を簡易計算式に当てはめてＰＫＧの電気特性を算出する手法が利用されていた。

さらに、近年ではＦＣＢＧＡ（ＦｌｉｐＣｈｉｐＢａｌｌＧｒｉｄＡｒｒａｙ）の様な高速多ピンを備えたＰＫＧの電気特性を抽出するため、ＰＫＧのモデルを分割し、それぞれのパーツの電気特性モデルを作成、合成してＰＫＧ全体の電気特性を解析したり（たとえば、下記特許文献１参照。）、ＰＫＧの基板の電源パターン（プレーン）をメッシュ分割し、平行平板モデルのＲＬＧＣ計算式から電源パターンの電気パラメータを作成して電気特性を解析したりする（たとえば、下記特許文献２参照。）解析方法が開示されている。

特開２００７−４６０２号公報特開２００６−２５３１８７号公報

しかしながら、従来技術のように、既存のＰＫＧの電気特性データベースが類似する電気特性を参照する手法の場合、電気特性データベースに蓄積された情報の抽出条件が明確でなく、また、データベースとして用意されているＰＫＧの種類が少ないため、見積精度が低いという問題があった。

また、簡易計算式を利用する場合には、構造が異なる各種ＰＫＧには対応できない。したがって、多機能化により構造が複雑になったＰＫＧの場合には、見積が困難になるという問題があった。

さらに、上記特許文献１，２の技術は、いずれもＰＫＧのレイアウト設計完了後に、電気特性モデルを生成する方法である。したがって、設計初期段階からＰＫＧの内容に応じた電気特性の見積結果から算出した電気的ノイズのＰＫＧ設計にフィードバックさせることができないという問題があった。

また、近年のＰＫＧ製造においてコスト調整は重要な要素であるが、上述したいずれの従来技術もＰＫＧ設計内容からコストに関する情報を参照する機能は備わっていない。したがって、コストを考慮したＰＫＧ設計ができないという問題があった。

この発明は、上述した従来技術による問題点を解消するため、コストを考慮しながら多様なＰＫＧの電気特性を高精度に見積もることができる電気特性見積プログラム、電気特性見積装置および電気特性見積方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この電気特性見積プログラム、電気特性見積装置および電気特性見積方法は、ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積処理であって、前記半導体パッケージの構成に関する情報を取得し、前記取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出し、前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得し、前記取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定し、前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得し、前記取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定し、前記コスト算出によって算出した前記半導体パッケージのコストと、前記特定させたワイヤ部分の電気特性値と、インターポーザー部分の電気特性値とを出力することを要件とする。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、半導体パッケージのワイヤ部分とインターポーザー部分とをそれぞれ独立して見積もった電気特性を出力するとともに、半導体パッケージのコストを併せて出力することができる。

また、上記の電気特性見積プログラム、電気特性見積装置および電気特性見積方法は、前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出し、この抵抗値を出力してもよい。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、電磁界解析シミュレーションによってワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、ワイヤ部分の周波数に応じた抵抗値を見積もることができる。

また、上記の電気特性見積プログラム、電気特性見積装置および電気特性見積方法は、前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出し、この抵抗値を出力してもよい。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、電磁界解析シミュレーションによってインターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、インターポーザー部分の周波数に応じた抵抗値を見積もることができる。

また、上記の電気特性見積プログラム、電気特性見積装置および電気特性見積方法は、あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリと、インターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリとを参照して前記ワイヤ部分の電気特性値と、前記インターポーザー部分の電気特性値をそれぞれ特定してもよい。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、電気特性を特定する際にライブラリ化された電磁界解析シミュレーション結果を参照するため、見積処理実行時に電磁界解析シミュレーションをおこなうことなく、即座に電気特性を特定することができる。

また、上記の電気特性見積プログラム、電気特性見積装置および電気特性見積方法は、前記出力した前記半導体パッケージのコストと、ワイヤ部分の電気特性値と、インターポーザー部分の電気特性値との少なくとも一つの値の変更指示を受け付けると、前記受け付けた変更指示に応じた設計情報を作成して、当該設計情報を出力してもよい。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、あるＰＫＧに関する電気特性とコストとの見積結果をＰＫＧの設計にフィードバックすることができる。

この電気特性見積プログラム、電気特性見積装置および電気特性見積方法によれば、コストを考慮しながら多様なＰＫＧの電気特性を高精度に見積もることができるという効果を奏する。

以下に添付図面を参照して、この電気特性見積プログラム、電気特性見積装置および電気特性見積方法の好適な実施の形態を詳細に説明する。

（電気特性見積処理の概要）
本実施の形態にかかる電気特性見積処理の概要について説明する。図１は、本実施の形態にかかる電気特性見積処理の概要を示す説明図である。本実施の形態にかかる電気特性見積処理では、ＰＫＧをワイヤ部分と、インターポーザー部分との各パーツに分割し、各パーツの電気特性値をそれぞれ独立して見積もる。また、このとき、見積対象となるＰＫＧのコスト算出を連動しておこなう。

具体的には、図１の電気特性見積処理１００のように、まず、半導体パッケージ（ＰＫＧ）設計ツール１１０によってＰＫＧの設計がおこなわれる。半導体パッケージ（ＰＫＧ）設計ツール１１０は、たとえば、ＰＫＧ設計用の３次元ＣＡＤを利用する。この３次元ＣＡＤによって用途に応じたＰＫＧの設計をおこなう。

電気特性見積ツール１２０では、半導体パッケージ（ＰＫＧ）設計ツール１１０によって設計されたＰＫＧの設計情報をインプット情報１１１として、ＰＫＧの電気特性値を見積もる。ＰＫＧの設計情報とは、具体的には、たとえば、候補となるＰＫＧの種類、ピン数、外形サイズ、ＰＫＧのワイヤ長や各配線長などの情報である。なお、所定のコスト内に収まるＰＫＧを設計したい場合は、インプット情報１１１としてコスト設定情報を設定してもよい。

電気特性見積ツール１２０による電気特性見積処理により、ＰＫＧ別電気特性見積値やＰＫＧコストがアウトプット情報１２１として出力される。また、インプット情報１１１としてコスト設定情報が設定された場合には、このコスト設定情報によって設定されたコスト範囲のＰＫＧに限定して電気特性見積値を出力してもよい。

電気特性見積ツール１２０によって出力されたアウトプット情報１２１は、半導体パッケージ（ＰＫＧ）設計ツール１１０にフィードバックされる。設計者は、半導体パッケージ（ＰＫＧ）設計ツール１１０にフィードバックされたアウトプット情報１２１を参照してＰＫＧの設計調整をおこなう。設計調整後のＰＫＧの設計情報は、再度、電気特性見積ツール１１０に入力され見積処理がおこなわれる。この処理を繰り返すことによって、半導体パッケージ（ＰＫＧ）設計ツール１１０において設計者の所望するＰＫＧの設計が可能となる。半導体パッケージ（ＰＫＧ）設計ツール１１０によってＰＫＧの設計が確定すると、ＰＫＧ製造装置１３０によって確定したＰＫＧの設計情報に応じたＰＫＧの製造がおこなわれる。

このように、本実施の形態の電気特性見積処理１００では、ＰＫＧ設計時にＰＫＧの電気特性やコストを見積もることができる。以下、電気特性見積ツール１２０の実現例として、電気特性見積装置が提供された場合について具体的に説明する。

（電気特性見積装置のハードウェア構成）
つぎに、本実施の形態にかかる電気特性見積装置のハードウェア構成について説明する。図２は、本実施の形態にかかる電気特性見積装置のハードウェア構成を示す説明図である。

図２において、電気特性見積装置２００は、コンピュータ本体２１０と、入力装置２２０と、出力装置２３０と、から構成されており、不図示のルータやモデムを介してＬＡＮ，ＷＡＮやインターネットなどのネットワーク２４０に接続可能である。

コンピュータ本体２１０は、ＣＰＵ，メモリ，インターフェースを有する。ＣＰＵは、電気特性見積装置２００の全体の制御を司る。メモリは、ＲＯＭ，ＲＡＭ，ＨＤ，光ディスク２１１，フラッシュメモリから構成される。メモリはＣＰＵのワークエリアとして使用される。

また、メモリには基本的な入出力プログラムや、電気特性見積プログラムなどの各種プログラムが格納されており、ＣＰＵからの命令に応じてロードされる。ＨＤおよび光ディスク２１１はディスクドライブによりデータのリード／ライトが制御される。また、光ディスク２１１およびフラッシュメモリはコンピュータ本体２１０に対し着脱自在である。インターフェースは、入力装置２２０からの入力、出力装置２３０への出力、ネットワーク２４０に対する送受信の制御をおこなう。

また、入力装置２２０としては、キーボード２２１、マウス２２２、スキャナ２２３などがある。キーボード２２１は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式であってもよい。マウス２２２は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。スキャナ２２３は、画像を光学的に読み取る。読み取られた画像は画像データとして取り込まれ、コンピュータ本体２１０内のメモリに格納される。なお、スキャナ２２３にＯＣＲ機能を持たせてもよい。

また、出力装置２３０としては、ディスプレイ２３１、スピーカ２３２、プリンタ２３３などがある。ディスプレイ２３１は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。また、プリンタ２３３は、画像データや文書データを印刷する。またスピーカ２３２は、効果音や読み上げ音などの音声を出力する。

（電気特性見積装置の機能的構成）
つぎに、電気特性見積装置の機能的構成について説明する。図３は、電気特性見積装置の機能的構成を示すブロック図である。図３において、電気特性見積装置２００は、構成情報取得部３０１と、コスト算出部３０２と、ワイヤ長情報取得部３０３と、インターポーザー配線長情報取得部３０４と、特定部３０５と、出力部３０６とを備えている。また、電気特性見積装置２００には、電磁界解析シミュレーションをおこなう電磁界解析シミュレータ３２０が接続されている。

構成情報取得部３０１は、ＰＫＧの構成に関する情報を取得する。ＰＫＧの構成に関する情報とは、候補となるＰＫＧの種類、ピン数など、どのようなＬＳＩチップを利用したＰＫＧを設計するかをあらわす情報である。構成情報取得部３０１は、ＰＫＧの設計者からのＰＫＧの構成に関する情報の入力を受け付けてもよいし、ＰＫＧの設計情報から適宜抽出するような機能を備えていてもよい。

コスト算出部３０２は、構成情報取得部３０１によって取得されたＰＫＧの構成に関する情報から基板コストと、組み立てコストとを特定し、ＰＫＧのコストを算出する。なお、コスト算出部３０２によって算出するコスト値の表現に制約はなく、実際の単価のような絶対値でも、基準値や従来値を基にした相対値でもよい。

ワイヤ長情報取得部３０３は、ＬＳＩチップをＰＫＧに接続するワイヤ長情報を設計情報３１０から取得する。また、インターポーザー配線長情報取得部３０４は、ＰＫＧのインターポーザー配線長情報を設計情報３１０から取得する。

特定部３０５は、ワイヤ長情報取得部３０３によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果をＰＫＧのワイヤ部分の電気特性値として特定する。また特定部３０５は、インターポーザー配線長情報取得部３０４によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果をＰＫＧのインターポーザー部分の電気特性値として特定する。

また、特定部３０５は、ＰＫＧのワイヤ部分の電気特性値として誘導係数と静電容量とを特定すると、ＰＫＧの動作周波数に応じた抵抗値を算出し、インターポーザー部分の電気特性値として誘導係数と静電容量とを特定すると、半導体パッケージの動作周波数に応じた抵抗値を算出する。

なお、特定部３０５によってワイヤ長情報もしくはインターポーザー配線長情報の電磁界解析シミュレーションは、電磁界解析シミュレータ３２０によって電気特性見積処理ごとに電気特性を特定してもよいが、あらかじめ電磁界解析シミュレータ３２０にワイヤ長の変化ごとの電磁界解析シミュレーション結果と、インターポーザー配線長の変化ごとの電磁界解析シミュレーション結果とを蓄積したライブラリを用意し、このライブラリを参照してワイヤ部分の電気特性値およびインターポーザー部分の電気特性値を特定してもよい。

出力部３０６は、コスト算出部３０２によって算出したＰＫＧのコストと、特定部３０５によって特定したワイヤ部分の電気特性値と、インターポーザー部分の電気特性値とを出力する。ここでいう出力とは、出力装置２３０からの出力に限らず、コストと各電気特性値との情報を光ディスク２１１などの記録手段に格納する処理も含む。なお、出力部３０６は、特定部３０５によって抵抗値が算出された場合には、この抵抗値も併せて出力する。

また、電気特性見積装置２００は、上述した各機能３０１〜３０６に加えて、出力部３０６によって出力されたＰＫＧのコストと、ワイヤ部分の電気特性値と、インターポーザー部分の電気特性値との少なくとも一つの値の変更指示を受け付ける受付部と、この受付部によって受け付けた変更指示に応じた設計情報を作成する作成部を備えてもよい（いずれも不図示）。このような構成が追加された場合、出力部３０６は、作成部によって設計情報が作成されると、この設計情報を出力する。

上述した各機能３０１〜３０６は、電気特性見積装置２００の記憶部に記憶された当該機能３０１〜３０６に関する電気特性見積プログラムをＣＰＵに実行させることにより、または、入出力Ｉ／Ｆにより他の機器を制御することによって電気特性見積処理を実現することができる。

（電気特性見積処理の手順）
つぎに、電気特性見積装置２００による電気特性見積処理の手順について説明する。図４は、電気特性見積装置による電気特性見積処理の手順を示すフローチャートである。図４のフローチャートにおいて、まず、構成情報取得部３０１においてＰＫＧの構成に関する情報を取得したか否かを判断する（ステップＳ４０１）。ここでＰＫＧの構成に関する情報を取得するまで待ち（ステップＳ４０１：Ｎｏのループ）、取得すると（ステップＳ４０１：Ｙｅｓ）、コスト算出部３０２において取得したＰＫＧの構成に関する情報からＰＫＧコストの算出をおこなう（ステップＳ４０２）。

コスト算出が終わると、ワイヤ長情報取得部３０３が設計情報からワイヤ長情報を取得したか否かを判断する（ステップＳ４０３）。ここでも、ワイヤ長情報を取得するまで待ち（ステップＳ４０３：Ｎｏのループ）、取得すると（ステップＳ４０３：Ｙｅｓ）、特定部３０５によってワイヤ部分の電気特性を特定する（ステップＳ４０４）。

また、同じくインターポーザー配線長情報取得部３０４が設計情報からインターポーザー配線長情報を取得したか否かを判断する（ステップＳ４０５）。ここでも、インターポーザー配線長情報を取得するまで待ち（ステップＳ４０５：Ｎｏのループ）、取得すると（ステップＳ４０５：Ｙｅｓ）、特定部３０５によってインターポーザー部分の電気的特性を特定する（ステップＳ４０６）。

そして、最後に、コスト算出部３０２によって算出したＰＫＧコストと、特定部３０５によって特定したＰＫＧのワイヤ部分、インターポーザー部分それぞれの電気特性と出力し（ステップＳ４０７）、一連の処理を終了する。なお、出力結果からＰＫＧ設計が修正された場合は、修正後のＰＫＧの構成に関する情報と設計情報とを用いて再度、上述したステップＳ４０１〜Ｓ４０７の処理をおこなう。

以上説明したように、電気特性見積装置２００は、ＰＫＧのワイヤ部分とインターポーザー部分とをそれぞれ独立して見積もった電気特性を出力するとともに、ＰＫＧのコストを併せて出力することができる。ＰＫＧをパーツごとに分けそれぞれの電気特性を見積もるため、構造が複雑か簡素かを問わずＰＫＧがどのような種類であっても、高精度な電気特性の見積をおこなうことができる。

また、電気特性見積装置２００では、電気特性の見積結果を、ＰＫＧ設計にフィードバックさせることができ、さらに、フィードバックの際にコストを考慮したＰＫＧ設計をおこなうことができる。

つぎに、上述のような特定部３０５における各パーツ（ワイヤ部分、インターポーザー部分）の電気特性の見積処理と、コスト算出部３０２におけるコスト算出処理について、以下に、具体例を個別に説明する。

（ワイヤ長に応じた電気特性の見積）
まず、ワイヤ部分の見積、すなわち、ワイヤ長に応じた電気特性の見積について説明する。図５は、３次元ワイヤモデルの一例を示す説明図である。図５には、ＬＳＩチップと、ＰＫＧの基板部分とを接続するワイヤの配線例が示されている。近年のＬＳＩの高機能化、ピン数の増加に対応するためＰＫＧの構成も多層化が進み、ワイヤも多段配線されることが多い。したがって、図５のように、３次元ワイヤモデルからチップ厚、引き上げ高さ、ＣＡＤワイヤ長を考慮してワイヤ長を取得する必要がある。

また、図６−１は、電気特性を特定するための近似式の一例を示す説明図、図６−２は、ワイヤ長に応じた電気特性の算出例を示す図表である。図５のような３次元ワイヤモデルによってＣＡＤワイヤ長を求めると、図６−２の図表６２０のように、キャパシタンス（静電容量）、インダクタンス（誘導係数）が特定される。これら電気特性値は、図６−１に示したような近似式６１０から求めることができる。

なお、図６−１の近似式は、事前に電磁界解析シミュレータによる算出結果から求めたものである。図６−１では、インダクタンスの例を示してあるが、キャパシタンスも同様に電磁界解析シミュレータによる算出結果から求めることができる。さらに、近似式を求めたインダクタンスとキャパシタンスからＬＳＩチップの動作周波数に応じた抵抗値を算出することもできる。

これら３次元ワイヤモデルを含んだ電気特性の見積処理の際には、半導体パッケージ（ＰＫＧ）設計ツール１１０によって求めた３次元ワイヤモデルを利用してもよいし、特定部３０５や電磁界解析シミュレータ３２０に３次元ワイヤモデルの対応ツールを搭載してワイヤ長を求め、その後、電気特性を特定してもよい。

（インターポーザー配線長に応じた電気特性の見積）
つぎに、インターポーザー部分の見積、すなわち、インターポーザー配線長に応じた電気特性の見積について説明する。図７は、インターポーザー配線の２次元モデルの一例を示す説明図である。図７のインターポーザーモデル７００のように、インターポーザー配線（ライン１〜ライン５）は、相互に作用し合うため、配置地点（ラインｘ）と、最小配線間隔Ｗごとにそれぞれ電気特性を算出する必要がある。ここでは、最小配線間隔Ｗは、インターポーザー配線幅を最小配線間隔Ｗとし、最小配線間隔Ｗの１倍から５倍までの配線間隔でパラメータを設定した。

図８−１〜図８−５は、最小配線間隔に応じた電気特性の一例を示す図表である。図８−１は最小配線間隔Ｗ×１、図８−２は最小配線間隔Ｗ×２、図８−３は最小配線間隔Ｗ×３、図８−４は最小配線間隔Ｗ×４、図８−５は最小配線間隔Ｗ×５の場合の各配置地点（ラインｘ）の電気特性（自己インダクタンスＬｍ、キャパシタンスＣｍ）をあらわしている。このように、配線間隔ごとも電気特性を特定できるため、インターポーザーの配線間隔の最適化、配線構造の最適化をおこなうことができる。

これらインターポーザー配線の２次元モデルを考慮した電気特性の見積処理の際には、半導体パッケージ（ＰＫＧ）設計ツール１１０によって求めたインターポーザー配線の２次元モデルを利用してもよいし、特定部３０５や電磁界解析シミュレータ３２０にインターポーザー配線の２次元モデルの対応ツールを搭載して相互成分を求め、その後、電気特性を特定してもよい。

（ＰＫＧコストの算出）
つぎに、ＰＫＧコストの算出について説明する。図９は、ＰＫＧコストの算出例を示す図表である。図９の図表９００のように、コスト算出部３０２では、各ＰＫＧの構成のバリエーションごとにコストデータを算出する。図表９００に示した各コストデータは、ＰＫＧの種類に応じた各基板コストと、各組み立てコストとのデータから個別に算出した値である。なお、図表９００には、サイズ１０ｍｍ^２、２層、デザインルールＡのＰＫＧのコストを基準「１．０」として定量的にコストをあらわしているが、具体的な単価（○○円など）を表示してもよい。

（電気特性見積例）
つぎに、上述した各見積とコスト算出を利用した、あるＰＫＧの電気特性見積例を説明する。図１０は、電気特性見積の一例を示すフローチャートである。また、図１１は、見積対象ＰＫＧの一例を示す説明図である。以下、図１０のフローチャートを用いて図１１に示すＰＫＧ１１００の電気特性見積の手順を説明する。

図１０のフローチャートにおいて、見積対象ＰＫＧの情報が入力されたか否かを判断する（ステップＳ１００１）。ここでは、図１１のＰＫＧ１１００が見積対象ＰＫＧとなる。見積対象ＰＫＧの情報とは、たとえば、ＰＫＧ種類（ＢＧＡ４００ｐｉｎなど）、ＰＫＧ外形（＊＊ｍｍ）、多層構造の場合であれば層数（＊層など）の構成に関する情報と、ＰＫＧの設計情報からＬＳＩチップ＋ＰＫＧ外形図を作成し、メジャー機能などを用いて電気特性見積をしたい部分のワイヤ長とインターポーザー配線長との情報を取得する。具体的には、ワイヤ長＝＊＊ｍｍ、インターポーザー配線長＝＊＊ｍｍという情報が取得される。

この対象ＰＫＧの情報が入力されるまで待ち（ステップＳ１００１：Ｎｏのループ）、ＰＫＧの情報が入力されると（ステップＳ１００１：Ｙｅｓ）、対象ＰＫＧのワイヤ部の電気特性見積処理（ステップＳ１００２）、インターポーザー部電気特性見積処理（ステップＳ１００３）をおこなう。なお、ステップＳ１００２およびＳ１００３の処理は順不同である。

つぎに、コスト範囲が入力されたか否かを判断する（ステップＳ１００４）。ここで、コスト範囲が入力されている場合には（ステップＳ１００４：Ｙｅｓ）、入力されたコスト範囲に収まるＰＫＧのワイヤＬＣＲ値、インターポーザーＬＣＲ値を出力し（ステップＳ１００５）、一連の処理を終了する。

一方、ステップＳ１００４において、コスト範囲が入力されていなかった場合（ステップＳ１００４：Ｎｏ）、ＰＫＧの情報からコストを算出する（ステップＳ１００６）。そして、ＰＫＧのワイヤＬＲＣ値、インターポーザーＬＣＲ値およびコストを出力し（ステップＳ１００７）、一連の処理を終了する。

図１２は、電気特性見積結果の出力例を示す説明図である。図１２では、電気特性見積装置２００の出力例として、ディスプレイにウィンドウ１２００が表示されている。図１１のフローチャートで説明したような電気特性見積がおこなわれると、ウィンドウ１２００のように、ＰＫＧの設計情報（ＣＡＤワイヤ長、引き上げ高さ）１２１０に応じて、ＰＫＧのＬＣＲ値１２２０が見積もられ、出力される。このとき、同一ウィンドウ１２００には、コストを比較するためＰＫＧの設計情報に応じたコスト算出値１２３０も出力される。

また、上述したように電気特性見積装置２００による電気特性値の見積結果はクロストークやＳＳＯノイズなどの電気的ノイズの見積処理に適用できる。ＰＫＧの構成に応じた電気特性を見積もれるため、ＰＫＧごとの感度振りを含めたノイズの見積が可能となる。これらのノイズ見積結果は、ＰＫＧの設計制約にフィードバックするこができる。しがって、ＰＫＧ設計の初期段階から所望するコスト帯に対応した最適な構成のＰＫＧを選択することができる。

以上説明したように、本実施の形態によれば、ＰＫＧの設計初期段階で、品質の高い電気特性値の見積をおこなうことができる。また、ＰＫＧの種類や外形など構成の違いごとの電気特性値を比較検討することができるため、用途に合った最適なＰＫＧを設計することができる。さらに、電気特性値の見積結果と連動してＰＫＧのコストを出力することができるため、設計初期段階から、ＰＫＧのコストを意識した開発をおこなうことができる。このように、本実施の形態にかかる電気特性見積処理を利用することによって、コストを考慮しながら多様なＰＫＧの電気特性を高精度に見積もることができる。

なお、本実施の形態で説明した電気特性見積方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。

また、本実施の形態で説明した電気特性見積装置２００は、スタンダードセルやストラクチャードＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述した電気特性見積装置２００の機能（３０１〜３０６）をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、電気特性見積装置２００を製造することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータに実行させる電気特性見積プログラムであって、
前記半導体パッケージの構成に関する情報を取得させる構成情報取得工程と、
前記構成情報取得工程によって取得させた半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定させ、前記半導体パッケージのコストを算出させるコスト算出工程と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得させるワイヤ長情報取得工程と、
前記ワイヤ長情報取得工程によって取得させたワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定させる第１の特定工程と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得させるインターポーザー配線長情報取得工程と、
前記インターポーザー配線長情報取得工程によって取得させたインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定させる第２の特定工程と、
前記コスト算出工程によって算出させた前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力させる出力工程と、
を前記コンピュータに実行させることを特徴とする電気特性見積プログラム。

（付記２）前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる抵抗値算出工程を前記コンピュータに実行させ、
前記出力工程は、前記抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力させることを特徴とする付記１に記載の電気特性見積プログラム。

（付記３）前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる抵抗値算出工程を前記コンピュータに実行させ、
前記出力工程は、前記抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力させることを特徴とする付記１に記載の電気特性見積プログラム。

（付記４）前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる第１の抵抗値算出工程と、
前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる第２の抵抗値算出工程と、を前記コンピュータに実行させ、
前記出力工程は、前記第１の抵抗値算出工程および第２の抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力させることを特徴とする付記１に記載の電気特性見積プログラム。

（付記５）前記第１の特定工程は、あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照させて前記ワイヤ部分の電気特性値を特定させ、
前記第２の特定工程は、あらかじめインターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照させて前記インターポーザー部分の電気特性値を特定させることを特徴とする付記１〜４のいずれか一つに記載の電気特性見積プログラム。

（付記６）前記出力工程によって出力させた前記半導体パッケージのコストと、前記ワイヤ部分の電気特性値と、前記インターポーザー部分の電気特性値との少なくとも一つの値の変更指示を受け付けさせる受付工程と、
前記受付工程によって受け付けさせた変更指示に応じた設計情報を作成させる作成工程と、
前記作成工程によって設計情報が作成されると、当該設計情報を出力させる設計情報出力工程と、
を前記コンピュータに実行させることを特徴とする付記１〜５のいずれか一つに記載の電気特性見積プログラム。

（付記７）ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積装置であって、
前記半導体パッケージの構成に関する情報を取得する構成情報取得手段と、
前記構成情報取得手段によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出手段と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得手段と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得手段と、
前記ワイヤ長情報取得手段によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定し、前記インターポーザー配線長情報取得手段によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する特定手段と、
前記コスト算出手段によって算出した前記半導体パッケージのコストと、前記特定手段によって特定したワイヤ部分の電気特性値と、インターポーザー部分の電気特性値とを出力する出力手段と、
を備えることを特徴とする電気特性見積装置。

（付記８）前記特定手段は、前記ワイヤ部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出手段を備え、
前記出力手段は、前記抵抗値算出手段によって抵抗値が算出された場合、前記抵抗値を出力することを特徴とする付記７に記載の電気特性見積装置。

（付記９）前記特定手段は、前記インターポーザー部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出手段を備え、
前記出力手段は、前記抵抗値算出手段によって抵抗値が算出された場合、前記抵抗値を出力することを特徴とする付記７に記載の電気特性見積装置。

（付記１０）前記特定手段は、前記ワイヤ部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出し、前記インターポーザー部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出手段を備え、
前記出力手段は、前記抵抗値算出手段によって算出された抵抗値を出力することを特徴とする付記７記載の電気特性見積装置。

（付記１１）前記特定手段は、あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果と、インターポーザー配線長の変化ごとの電磁界解析シミュレーション結果とを蓄積したライブラリを参照して前記ワイヤ部分の電気特性値および前記インターポーザー部分の電気特性値を特定することを特徴とする付記７〜１０のいずれか一つに記載の電気特性見積装置。

（付記１２）前記出力手段によって出力された前記半導体パッケージのコストと、前記ワイヤ部分の電気特性値と、前記インターポーザー部分の電気特性値との少なくとも一つの値の変更指示を受け付ける受付手段と、
前記受付手段によって受け付けた変更指示に応じた設計情報を作成する作成手段と、を備え、
前記出力手段は、前記作成手段によって設計情報が作成されると、当該設計情報を出力することを特徴とする付記７〜１１のいずれか一つに記載の電気特性見積装置。

（付記１３）ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積方法であって、
前記半導体パッケージの構成に関する情報を取得する構成情報取得工程と、
前記構成情報取得工程によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出工程と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得工程と、
前記ワイヤ長情報取得工程によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定する第１の特定工程と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得工程と、
前記インターポーザー配線長情報取得工程によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する第２の特定工程と、
前記コスト算出工程によって算出した前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力する出力工程と、
を含むことを特徴とする電気特性見積方法。

（付記１４）前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出工程を含み、
前記出力工程は、前記抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力することを特徴とする付記１３に記載の電気特性見積方法。

（付記１５）前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出工程を含み、
前記出力工程は、前記抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力することを特徴とする付記１３に記載の電気特性見積方法。

（付記１６）前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する第１の抵抗値算出工程と、
前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する第２の抵抗値算出工程と、を含み、
前記出力工程は、前記第１の抵抗値算出工程および第２の抵抗値算出工程によって抵抗値が算出された場合、前記抵抗値を出力することを特徴とする付記１３に記載の電気特性見積方法。

（付記１７）前記第１の特定工程は、あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して前記ワイヤ部分の電気特性値を特定し、
前記第２の特定工程は、あらかじめインターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して前記インターポーザー部分の電気特性値を特定することを特徴とする付記１３〜１６のいずれか一つに記載の電気特性見積方法。

（付記１８）前記出力工程によって出力された前記半導体パッケージのコストと、前記ワイヤ部分の電気特性値と、前記インターポーザー部分の電気特性値との少なくとも一つの値の変更指示を受け付ける受付工程と、
前記受付工程によって受け付けた変更指示に応じた設計情報を作成する作成工程と、
前記作成工程によって設計情報が作成されると、当該設計情報を出力する設計情報出力工程と、
を含むことを特徴とする付記１３〜１７のいずれか一つに記載の電気特性見積方法。

本実施の形態にかかる電気特性見積処理の概要を示す説明図である。本実施の形態にかかる電気特性見積装置のハードウェア構成を示す説明図である。電気特性見積装置の機能的構成を示すブロック図である。電気特性見積装置による電気特性見積処理の手順を示すフローチャートである。３次元ワイヤモデルの一例を示す説明図である。電気特性を特定するための近似式の一例を示す説明図である。ワイヤ長に応じた電気特性の算出例を示す図表である。インターポーザー配線の２次元モデルの一例を示す説明図である。最小配線間隔（１倍）に応じた電気特性の一例を示す図表である。最小配線間隔（２倍）に応じた電気特性の一例を示す図表である。最小配線間隔（３倍）に応じた電気特性の一例を示す図表である。最小配線間隔（４倍）に応じた電気特性の一例を示す図表である。最小配線間隔（５倍）に応じた電気特性の一例を示す図表である。ＰＫＧコストの算出例を示す図表である。電気特性見積の一例を示すフローチャートである。見積対象ＰＫＧの一例を示す説明図である。電気特性見積結果の出力例を示す説明図である。

符号の説明

１１０半導体パッケージ（ＰＫＧ）設計ツール
１２０電気特性見積ツール
１３０ＰＫＧ製造装置
２００電気特性見積装置
２１０コンピュータ本体
２２０入力装置
２３０出力装置
２４０ネットワーク

Claims

ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータに実行させる電気特性見積プログラムであって、
前記半導体パッケージの構成に関する情報を取得させる構成情報取得工程と、
前記構成情報取得工程によって取得させた半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定させ、前記半導体パッケージのコストを算出させるコスト算出工程と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得させるワイヤ長情報取得工程と、
前記ワイヤ長情報取得工程によって取得させたワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定させる第１の特定工程と、
前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる抵抗値算出工程と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得させるインターポーザー配線長情報取得工程と、
前記インターポーザー配線長情報取得工程によって取得させたインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定させる第２の特定工程と、
前記コスト算出工程によって算出させた前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記抵抗値算出工程によって算出された抵抗値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力させる出力工程と、
を前記コンピュータに実行させることを特徴とする電気特性見積プログラム。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータに実行させる電気特性見積プログラムであって、
前記半導体パッケージの構成に関する情報を取得させる構成情報取得工程と、
前記構成情報取得工程によって取得させた半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定させ、前記半導体パッケージのコストを算出させるコスト算出工程と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得させるワイヤ長情報取得工程と、
前記ワイヤ長情報取得工程によって取得させたワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定させる第１の特定工程と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得させるインターポーザー配線長情報取得工程と、
前記インターポーザー配線長情報取得工程によって取得させたインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定させる第２の特定工程と、
前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出させる抵抗値算出工程と、
前記コスト算出工程によって算出させた前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値と、前記抵抗値算出工程によって算出された抵抗値と、を出力させる出力工程と、
を前記コンピュータに実行させることを特徴とする電気特性見積プログラム。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータに実行させる電気特性見積プログラムであって、
前記半導体パッケージの構成に関する情報を取得させる構成情報取得工程と、
前記構成情報取得工程によって取得させた半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定させ、前記半導体パッケージのコストを算出させるコスト算出工程と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得させるワイヤ長情報取得工程と、
あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照させて、前記ワイヤ長情報取得工程によって取得させたワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定させる第１の特定工程と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得させるインターポーザー配線長情報取得工程と、
あらかじめインターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照させて、前記インターポーザー配線長情報取得工程によって取得させたインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定させる第２の特定工程と、
前記コスト算出工程によって算出させた前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力させる出力工程と、
を前記コンピュータに実行させることを特徴とする電気特性見積プログラム。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積装置であって、
前記半導体パッケージの構成に関する情報を取得する構成情報取得手段と、
前記構成情報取得手段によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出手段と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得手段と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得手段と、
前記ワイヤ長情報取得手段によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定し、前記インターポーザー配線長情報取得手段によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する特定手段と、
前記ワイヤ部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出手段と、
前記コスト算出手段によって算出した前記半導体パッケージのコストと、前記特定手段によって特定したワイヤ部分の電気特性値と、インターポーザー部分の電気特性値と、前記抵抗値算出手段によって算出された抵抗値と、を出力する出力手段と、
を備えることを特徴とする電気特性見積装置。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積装置であって、
前記半導体パッケージの構成に関する情報を取得する構成情報取得手段と、
前記構成情報取得手段によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出手段と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得手段と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得手段と、
前記ワイヤ長情報取得手段によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定し、前記インターポーザー配線長情報取得手段によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する特定手段と、
前記インターポーザー部分の電気特性値として誘導係数と静電容量とを特定すると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出手段と、
前記コスト算出手段によって算出した前記半導体パッケージのコストと、前記特定手段によって特定したワイヤ部分の電気特性値と、インターポーザー部分の電気特性値と、前記抵抗値算出手段によって算出された抵抗値と、を出力する出力手段と、
を備えることを特徴とする電気特性見積装置。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をおこなう電気特性見積装置であって、
前記半導体パッケージの構成に関する情報を取得する構成情報取得手段と、
前記構成情報取得手段によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出手段と、
前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得手段と、
前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得手段と、
あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して、前記ワイヤ長情報取得手段によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定し、あらかじめインターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して、前記インターポーザー配線長情報取得手段によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する特定手段と、
前記コスト算出手段によって算出した前記半導体パッケージのコストと、前記特定手段によって特定したワイヤ部分の電気特性値と、インターポーザー部分の電気特性値とを出力する出力手段と、
を備えることを特徴とする電気特性見積装置。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータがおこなう電気特性見積方法であって、
前記コンピュータが有する構成情報取得手段により、前記半導体パッケージの構成に関する情報を取得する構成情報取得工程と、
前記コンピュータが有するコスト算出手段により、前記構成情報取得工程によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出工程と、
前記コンピュータが有するワイヤ長情報取得手段により、前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得工程と、
前記コンピュータが有する特定手段により、前記ワイヤ長情報取得工程によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定する第１の特定工程と、
前記コンピュータが有する抵抗値算出手段により、前記第１の特定工程によって前記ワイヤ部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出工程と、
前記コンピュータが有するインターポーザー配線長情報取得手段により、前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得工程と、
前記コンピュータが有する特定手段により、前記インターポーザー配線長情報取得工程によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する第２の特定工程と、
前記コンピュータが有する出力手段により、前記コスト算出工程によって算出した前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記抵抗値算出工程によって算出された抵抗値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力する出力工程と、
を含むことを特徴とする電気特性見積方法。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータがおこなう電気特性見積方法であって、
前記コンピュータが有する構成情報取得手段により、前記半導体パッケージの構成に関する情報を取得する構成情報取得工程と、
前記コンピュータが有するコスト算出手段により、前記構成情報取得工程によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出工程と、
前記コンピュータが有するワイヤ長情報取得手段により、前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得工程と、
前記コンピュータが有する特定手段により、前記ワイヤ長情報取得工程によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定する第１の特定工程と、
前記コンピュータが有するインターポーザー配線長情報取得手段により、前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得工程と、
前記コンピュータが有する特定手段により、前記インターポーザー配線長情報取得工程によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する第２の特定工程と、
前記コンピュータが有する抵抗値算出手段により、前記第２の特定工程によって前記インターポーザー部分の電気特性値として誘導係数と静電容量とが特定されると、前記半導体パッケージの動作周波数に応じた抵抗値を算出する抵抗値算出工程と、
前記コンピュータが有する出力手段により、前記コスト算出工程によって算出した前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値と、前記抵抗値算出工程によって算出された抵抗値と、を出力する出力工程と、
を含むことを特徴とする電気特性見積方法。
ＬＳＩチップを搭載する半導体パッケージの設計情報から前記半導体パッケージの電気特性の見積処理をコンピュータがおこなう電気特性見積方法であって、
前記コンピュータが有する構成情報取得手段により、前記半導体パッケージの構成に関する情報を取得する構成情報取得工程と、
前記コンピュータが有するコスト算出手段により、前記構成情報取得工程によって取得された半導体パッケージの構成に関する情報から基板コストと、組み立てコストとを特定し、前記半導体パッケージのコストを算出するコスト算出工程と、
前記コンピュータが有するワイヤ長情報取得手段により、前記ＬＳＩチップを前記半導体パッケージに接続するワイヤ長情報を前記設計情報から取得するワイヤ長情報取得工程と、
前記コンピュータが有する特定手段により、あらかじめワイヤ長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して、前記ワイヤ長情報取得工程によって取得したワイヤ長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのワイヤ部分の電気特性値として特定する第１の特定工程と、
前記コンピュータが有するインターポーザー配線長情報取得手段により、前記半導体パッケージのインターポーザー配線長情報を前記設計情報から取得するインターポーザー配線長情報取得工程と、
前記コンピュータが有する特定手段により、あらかじめインターポーザー配線長の変化ごとの電磁界解析シミュレーション結果を蓄積したライブラリを参照して、前記インターポーザー配線長情報取得工程によって取得したインターポーザー配線長情報に応じた電磁界解析シミュレーション結果を前記半導体パッケージのインターポーザー部分の電気特性値として特定する第２の特定工程と、
前記コンピュータが有する出力手段により、前記コスト算出工程によって算出した前記半導体パッケージのコストと、前記第１の特定工程によって特定させたワイヤ部分の電気特性値と、前記第２の特定工程によって特定させたインターポーザー部分の電気特性値とを出力する出力工程と、
を含むことを特徴とする電気特性見積方法。