JP6599057B1 - 設計支援装置、設計支援方法および機械学習装置 - Google Patents

設計支援装置、設計支援方法および機械学習装置 Download PDF

Info

Publication number
JP6599057B1
JP6599057B1 JP2019528777A JP2019528777A JP6599057B1 JP 6599057 B1 JP6599057 B1 JP 6599057B1 JP 2019528777 A JP2019528777 A JP 2019528777A JP 2019528777 A JP2019528777 A JP 2019528777A JP 6599057 B1 JP6599057 B1 JP 6599057B1
Authority
JP
Japan
Prior art keywords
substrate
data
evaluation
board
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528777A
Other languages
English (en)
Other versions
JPWO2020095362A1 (ja
Inventor
光彦 神田
安泰 関本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6599057B1 publication Critical patent/JP6599057B1/ja
Publication of JPWO2020095362A1 publication Critical patent/JPWO2020095362A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/27Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

設計支援装置(1)は、基板および基板に形成される基板パターンの情報を含む基板データ(111)と、基板が組み込まれる電子機器の電磁環境両立性の評価結果を示すEMC評価データ(112)とを含んだ学習用データ(110)を分析して電磁環境両立性の変動要因を学習する分析部(12)と、電子機器に組み込まれて電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データ(121)が入力された場合に、分析部(12)による変動要因の学習結果に基づいて、新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する評価部(14)と、を備える。

Description

本発明は、電子機器に組み込む基板の設計を支援する設計支援装置、設計支援方法および機械学習装置に関する。
電子機器は、EMC(Electromagnetic Compatibility:電磁環境両立性)に関連する規格(以下、EMC規格と称する)を満足する必要がある。そのため、電子部品が実装されて電子機器に組み込まれる基板を設計する際には、EMC規格を満足するように考慮する必要がある。EMC規格を満足するためには、EMI(Electro Magnetic Interference)およびEMS(Electromagnetic Susceptibility)のそれぞれが規定値を満足する必要がある。また、EMCの測定結果は、基板上の電子部品の配置、基板に形成されたパターンの引き回しや幅、隣り合ったパターン同士の距離などが変化した場合に影響を受ける。EMCの測定結果は複数の要因の影響を受けるため、測定結果が規格を満足する基板を効率的に設計するには、EMCに関する知識および基板設計の経験を要する。
特許文献1には、電子部品が実装された基板のEMI対策を効率的に行えるようにする発明が記載されている。特許文献1に記載の発明では、基板から放射される電磁波を、測定位置を変化させながら測定し、測定データを測定位置ごとに分析して1以上の特徴量を算出する。また、測定位置ごとに算出した特徴量をクラスター分析により分類し、分類結果を測定位置とともにユーザに提示する。
国際公開第2014/065032号
しかしながら、特許文献1に記載の発明では、設計者等のユーザがEMI対策が必要と判断した場合、対策を行った基板を実際に作製し、作製した基板から放射される電磁波を再度測定して特徴量の算出および分類を行う必要があり、基板の設計に手間がかかるという問題があった。
本発明は、上記に鑑みてなされたものであって、基板を実際に作製する前にEMCの対策を可能にすることで基板の設計効率を向上させることが可能な設計支援装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる設計支援装置は、基板および基板に形成される基板パターンの情報を含む基板データと、基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを分析して電磁環境両立性の変動要因を学習する分析部を備える。また、設計支援装置は、電子機器に組み込まれて電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データが入力された場合に、分析部による変動要因の学習結果に基づいて、新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する評価部と、過去に入力された1つ以上の学習用データを保持する記憶部と、を備える。分析部は、学習用データが新たに入力されると、新たに入力された学習用データに含まれる基板データが表す第1の基板パターンを、記憶部で保持されている学習用データのそれぞれに含まれる基板データが表す第2の基板パターンのそれぞれと比較し、比較の結果と、第1の基板パターンに対応する評価データおよび第2の基板パターンに対応する評価データとに基づいて、変動要因を学習する。
本発明にかかる設計支援装置は、基板を実際に作製する前にEMCの対策を可能にして基板の設計効率を向上させることができる、という効果を奏する。
実施の形態1にかかる設計支援装置の構成例を示す図 EMC評価データを説明するための図 本発明にかかる設計支援装置を実現するハードウェアの構成例を示す図 実施の形態1にかかる設計支援装置が行う学習動作の一例を示すフローチャート 実施の形態1にかかる設計支援装置の分析部の動作の一例を示すフローチャート 実施の形態1にかかる設計支援装置の分析部の動作を説明するための第1の図 実施の形態1にかかる設計支援装置の分析部の動作を説明するための第2の図 実施の形態1にかかる設計支援装置の分析部の動作を説明するための第3の図 実施の形態1にかかる設計支援装置の分析部が生成する第1の分析結果の一例を示す図 実施の形態1にかかる設計支援装置の分析部が生成する第1の分析結果の一覧の例を示す図 実施の形態1にかかる設計支援装置の分析部が生成する第2の分析結果の一例を示す図 実施の形態1にかかる設計支援装置の評価部の動作の一例を示すフローチャート 実施の形態1にかかる設計支援装置の評価部が出力する新規基板の評価結果の一例を示す図 実施の形態2にかかる設計支援装置の分析部の動作の一例を示すフローチャート 実施の形態2にかかる設計支援装置の分析部が生成する第1の分析結果の一例を示す図 実施の形態2にかかる設計支援装置の分析部が生成する第1の分析結果の一覧の例を示す図 実施の形態2にかかる設計支援装置の分析部が生成する第2の分析結果の一例を示す図 実施の形態3にかかる設計支援装置の構成例を示す図 実施の形態3にかかる設計支援装置の分析部が生成する第2の分析結果の一例を示す図 実施の形態4にかかる設計支援装置の構成例を示す図
以下に、本発明の実施の形態にかかる設計支援装置、設計支援方法および機械学習装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
まず、各実施の形態の詳細について説明する前に、本発明にかかる設計支援装置の概要について説明する。本発明にかかる設計支援装置には、学習用データおよび新規基板データが入力される。学習用データには、電子機器に組み込まれる基板を表す基板データと、この基板が組み込まれた電子機器のEMCの評価結果を示すEMC評価データとが含まれる。学習用データに含まれる基板データが表す基板は、設計済みの基板である。新規基板データは、新たに作製される基板を表す。学習用データに含まれる基板データの構成と新規基板データの構成は同一である。設計支援装置は、学習用データが入力された場合、入力された学習用データ(第1の学習用データとする)と、過去に入力され、保持しておいた学習用データ(第2の学習用データとする)とを使用して、EMCに影響を与える基板要素であるEMCの変動要因を学習する。基板要素の詳細については別途説明する。また、設計支援装置は、新規基板データが入力された場合、EMCの変動要因の学習結果に基づいて、入力された新規基板データが表す基板に含まれる基板要素のうち、EMCの変動要因となる基板要素の情報を生成する。これにより、基板の設計者は、新規基板データが表す基板を実際に作製してEMCの評価を行う前に、EMCの変動要因の情報を得ることができ、必要に応じて設計を変更するなどの対策を行うことができるようになる。
実施の形態1.
図1は、本発明の実施の形態1にかかる設計支援装置の構成例を示す図である。実施の形態1にかかる設計支援装置1は、データ取得部11、分析部12、記憶部13および評価部14を備える。データ取得部11、分析部12および記憶部13は、EMCの変動要因を学習する機械学習装置20を構成する。
データ取得部11は、設計支援装置1の外部からデータを取得する。データ取得部11が取得するデータとしては、学習用データ110を構成する基板データ111およびEMC評価データ112と、新規基板データ121とが該当する。基板データ111とEMC評価データ112とは、対応付けられた状態でデータ取得部11により取得される。
基板データ111は、基板を表すデータであり、基板の形状や層構成、基板に形成されるパターンである基板パターンの形状などの情報を含んで構成される。基板データ111は、例えば、基板の設計に用いられるCAD(Computer Aided Design)から得られるCADデータ、または、CADデータを変換して得られるデータである。基板データ111は、CADデータ、または、CADデータを変換して得られるデータに加えて、基板に実装される部品のデータを含んでいてもよい。部品のデータは、基板に実装される各部品が基板の何処に配置されるかを示すデータである。EMC評価データ112は、対応付けられている基板データ111で表される基板が組み込まれた電子機器のEMCの評価結果、すなわち電磁環境両立性の評価結果を示す評価データである。本実施の形態では、EMCの測定結果が、図2に示した4段階の評価レベルのどれに該当するのかを示すデータを、EMC評価データ112とする。よって、EMC評価データ112は、0〜3のいずれかとなり、数値が大きいほどEMCの評価結果が悪くなる。新規基板データ121は、新たに設計する基板を表すデータであり、基板データ111と同様のデータである。
基板データ111および新規基板データ121は、それぞれ、同じ種類の電子機器に組み込まれる基板を表す。すなわち、基板データ111および新規基板データ121のそれぞれは、同じ種類の電子機器に組み込まれ、同様の機能を実現するための基板を表す。新規基板データ121が表す基板としては、基板データ111が表す基板の一部を設計変更した基板、または、新たに設計された基板が該当する。設計変更した基板には、EMCの対策のための設計変更が加えられた基板も含まれる。また、新規基板データ121が表す基板は、電子機器に組み込まれてEMCの評価が行われる前の基板である。
分析部12は、データ取得部11が学習用データ110を取得するとこれを受け取り、受け取った学習用データ110に含まれる基板データ111およびEMC評価データ112を記憶部13に格納する。また、分析部12は、データ取得部11から受け取った基板データ111およびEMC評価データ112を用い、基板データ111およびEMC評価データ112を教師データとして機械学習を行い、EMCに影響を与えるパターンを学習する。すなわち、分析部12は、データ取得部11から学習用データ110を受け取ると、機械学習装置20の学習部として動作する。データ取得部11から基板データ111およびEMC評価データ112を受け取った場合、分析部12は、データ取得部11から受け取った基板データ111およびEMC評価データ112を、記憶部13に格納されている、過去に受け取った基板データ111およびEMC評価データ112と比較する。分析部12は、次に、比較結果に基づいて、EMCに影響を与えるパターンの情報を生成する。例えば、ある基板の基板データ111と、この基板を組み込んだ電子機器のEMC評価データ112とをデータ取得部11が取得し、その後、この基板に形成されるパターンの一部を変更した基板(以下、変更後基板とする)の基板データ111と、変更後基板を組み込んだ電子機器のEMC評価データ112とをデータ取得部11が取得した場合について考える。この場合、分析部12は、まず、取得された2つの基板データ111を比較して、基板に形成されるパターンがどのように変更されたかを特定し、さらに、2つのEMC評価データ112を比較することで、基板の変更内容がEMCに影響を与えるのか否かが分かる。このような動作を繰り返し行うことにより、分析部12は、EMCに影響を与えるパターンの情報を生成する。分析部12が行う学習動作については別途説明する。
記憶部13は、データ取得部11が外部から取得した各種データと、分析部12による学習結果、すなわち、分析部12が生成する、EMCに影響を与えるパターンの情報と、を保持する。
評価部14は、データ取得部11が新規基板データ121を取得するとこれを受け取り、受け取った新規基板データ121を評価する。具体的には、評価部14は、新規基板データ121が表す基板が組み込まれる電子機器のEMCの変動要因を特定する。このEMCの変動要因を特定する処理では、記憶部13が保持している、上述した「EMCに影響を与えるパターンの情報」が用いられる。すなわち、評価部14は、新規基板データ121を受け取ると、分析部12による学習結果に基づいて、新規基板データ121が表す基板が組み込まれる電子機器のEMCの変動要因を特定する。評価部14は、新規基板データ121の評価を行うと、評価結果を新規基板の評価結果131として出力する。新規基板の評価結果131の出力は、評価結果を示すデータを生成してファイルとして出力する形で行ってもよいし、図示を省略した表示装置に評価結果を表示させる形で行ってもよい。評価結果の表示形式は、ユーザが理解できる形式であればどのような形式であってもよい。例えば、評価結果が良好か不良かをテキストで表示する。
ここで、本発明にかかる設計支援装置1を実現するハードウェアについて説明する。図3は、設計支援装置1を実現するハードウェアの構成例を示す図である。設計支援装置1は、プロセッサ101、記憶装置102、入力装置103、表示装置104および通信インタフェース105により実現される。図3に示したハードウェアは、例えばパーソナルコンピュータである。図3に示したハードウェアがパーソナルコンピュータである場合、設計支援装置1は、設計支援装置1として動作するためのプログラムをパーソナルコンピュータの記憶装置すなわち図3に示した記憶装置102にインストールし、インストールされたプログラムをプロセッサ101が実行することにより実現される。すなわち、図1に示したデータ取得部11、分析部12および評価部14は、記憶装置102にインストールされた、設計支援装置1として動作するためのプログラムをプロセッサ101が実行することにより実現される。
プロセッサ101は、CPU(Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、DSP(Digital Signal Processor)ともいう)等である。記憶装置102は、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリー、等の、不揮発性または揮発性の半導体メモリ、磁気ディスク等である。記憶装置102は、プロセッサ101が設計支援装置1として動作するためのプログラムを保持する。記憶装置102は、プロセッサ101が各種処理を実行する際のワーク用メモリとしても使用される。また、記憶装置102は、図1に示す記憶部13を構成する。
入力装置103は、マウス、キーボード、タッチパネルなどである。また、入力装置103には、図1に示した学習用データ110および新規基板データ121をユーザが入力する際に用いられるハードウェア、例えば外部メモリの接続インタフェースが含まれる。表示装置104は、液晶モニタ、ディスプレイなどであり、図1に示した評価部14が新規基板の評価結果131の内容を表示する場合に使用される。通信インタフェース105は、ネットワークインタフェースカードなどである。設計支援装置1は、学習用データ110および新規基板データ121の少なくとも一方を、通信インタフェース105が接続されたネットワークを介して他の装置から取得してもよい。
つづいて、設計支援装置1が学習用データ110を取得した場合の動作について説明する。図4は、実施の形態1にかかる設計支援装置1が行う学習動作の一例を示すフローチャートである。
設計支援装置1による学習動作では、まず、データ取得部11が、基板データ111と、基板データ111に対応するEMC評価データ112とを取得する(ステップS11,S12)。
次に、分析部12が、データ取得部11で取得された基板データ111およびEMC評価データ112を受け取り、受け取った各データを分析する(ステップS13)。ステップS13において、分析部12は、データ取得部11から今回受け取った基板データ111およびEMC評価データ112と、データ取得部11から過去に受け取り、記憶部13に格納しておいた基板データ111およびEMC評価データ112とを比較することでデータの分析を行う。以下の説明では、データ取得部11から今回受け取った基板データ111およびEMC評価データ112を第1の学習用データと称し、記憶部13に格納されている、過去に受け取った基板データ111およびEMC評価データ112を第2の学習用データと称する場合がある。また、データ取得部11から今回受け取った基板データ111を第1の基板データと称し、記憶部13に格納されている、過去に受け取った基板データ111を第2の基板データと称する場合がある。同様に、データ取得部11から今回受け取ったEMC評価データ112を第1のEMC評価データと称し、記憶部13に格納されている、過去に受け取ったEMC評価データ112を第2のEMC評価データと称する場合がある。
ステップS13で分析部12が行う第1の学習用データと第2の学習用データとの比較処理では、第1の学習用データを、第2の学習用データのそれぞれと比較する。なお、第2の学習用データが存在しない場合、すなわち、分析部12がデータ取得部11から初めて第1の学習用データを受け取った場合、分析部12は、比較処理は行わずに、受け取ったデータすなわち基板データ111およびEMC評価データ112を記憶部13に格納する。分析部12の動作の詳細については後述する。
分析部12は、学習用データの分析が終了すると、分析結果を記憶部13に格納する(ステップS14)。このとき、分析部12は、データ取得部11から受け取った第1の学習用データも記憶部13に格納する。すなわち、分析部12は、ステップS11およびS12においてデータ取得部11で取得された基板データ111およびEMC評価データ112を、第2の学習用データに追加する。
つづいて、分析部12の動作の詳細について説明する。図5は、実施の形態1にかかる設計支援装置1の分析部12の動作の一例を示すフローチャートである。図5は、図4に示したステップS13で分析部12が行う動作を示している。
分析部12は、第1の学習用データを受け取ると、第1の学習用データに含まれる第1の基板データが表す基板に形成される基板パターンである第1の基板パターンと、第2の基板データの1つが表す基板に形成される基板パターンである第2の基板パターンとを比較し、基板パターンの差異点を抽出する(ステップS21)。分析部12は、第1の基板パターンと第2の基板パターンとを比較する際、それぞれの基板パターンの画像を第1の基板データおよび第2の基板データに基づいて生成し、画像同士を比較することで差異点を抽出する。例えば、第1の基板パターンの位置Aに存在するパターンの幅と、第2の基板パターンの位置Aに存在するパターンの幅が異なる場合、位置Aに存在するパターンの幅を差異点として抽出する。また、第1の基板パターンの位置Bに存在するパターンとこれに隣接するパターンとの間隔が、第2の基板パターンの位置Bに存在するパターンとこれに隣接するパターンとの間隔と異なる場合、位置Bに存在するパターンとこれに隣接するパターンとの間隔を差異点として抽出する。分析部12がステップS21で抽出する差異点は複数の場合もある。
分析部12は、例えば、図6に示したように、第1の基板パターンに存在するパターンA1とパターンA2の間隔と、第2の基板パターンの対応する位置に存在するパターンA1とパターンA2の間隔とを比較する。図6に示した例の場合、第1の基板パターンに含まれるパターンA1とパターンA2の間隔と、第2の基板パターンに含まれるパターンA1とパターンA2の間隔が異なるため、分析部12は、パターンA1とパターンA2の間隔を差異点と判断し、これを抽出する。また、分析部12は、例えば、図7に示したように、第1の基板パターンに存在するパターンC1と、第2の基板パターンの対応する位置に存在するパターンC1とを比較する。図7に示した例の場合、第1の基板パターンに含まれるパターンC1の幅と第2の基板パターンに含まれるパターンC1の幅が異なるため、分析部12は、パターンC1の幅を差異点と判断する。また、分析部12は、例えば、図8に示したように、第1の基板パターンに存在するパターンC1が第2の基板パターンの対応する位置に存在しない場合、パターンC1の有無を差異点と判断する。
基板データ111が部品のデータ(以下、部品データと称する)を含む場合、分析部12は、ステップS21において、第1の基板データに含まれる部品データと第2の基板データに含まれる部品データとを比較し、第1の基板データが表す基板に実装される部品と第2の基板データが表す基板に実装される部品との差異点を、上述した基板パターンの差異点と併せて抽出するようにしてもよい。以下の説明では、簡単化のため、分析部12は、基板パターンの差異点を抽出し、第1の基板データが表す基板に実装される部品と第2の基板データが表す基板に実装される部品との差異点の抽出は行わないこととする。
なお、これ以降の説明では、分析部12が抽出する基板パターンの差異点のそれぞれを基板要素と称する場合がある。例えば、上述した「パターンA1とパターンA2の間隔」、「パターンC1の幅」、「パターンC1の有無」などが基板要素に該当する。
分析部12は、次に、第1の基板パターンに対応する第1のEMC評価データと、第2の基板パターンに対応する第2のEMC評価データとを確認し、ステップS21で抽出した基板パターンの差異点がEMCに影響を与えるか否かを判別する(ステップS22)。分析部12は、第1のEMC評価データが示すEMC評価レベルが、第2のEMC評価データが示すEMC評価レベルと同じ場合、ステップS21で抽出した基板パターンの差異点がEMCに影響を与えないと判断する。一方、第1のEMC評価データが示すEMC評価レベルが、第2のEMC評価データが示すEMC評価レベルと異なる場合、ステップS21で抽出した基板パターンの差異点がEMCに影響を与えると判断する。
分析部12は、次に、ステップS22での判別結果に基づいて第1の分析結果を生成する(ステップS23)。図9は、実施の形態1にかかる分析部12が生成する第1の分析結果の一例を示す図である。図9に示した第1の分析結果は、分析部12が、ステップS21において、パターンA1の幅、パターンA1とパターンA2の間隔、および、パターンB5の有無を差異点として抽出し、ステップS22において、差異点がEMCに影響を与えると判断した場合の第1の分析結果の例である。
分析部12は、次に、全ての第2の基板データとの間で第1の分析結果を生成したか否かを確認する(ステップS24)。分析部12は、第1の分析結果を生成していない第2の基板データが存在する場合(ステップS24:No)、第1の分析結果の生成が済んでいない第2の基板データの1つを選択し、選択した第2の基板データを使用して、上述したステップS21〜S23を再度実行する。
分析部12は、全ての第2の基板データとの間で第1の分析結果を生成した場合(ステップS24:Yes)、第1の分析結果に基づいて、EMCに影響を与える基板パターンの情報である第2の分析結果を生成する(ステップS25)。ステップS25で使用する第1の分析結果は、例えば図10に示したものとなる。図10は、実施の形態1にかかる分析部12が生成する第1の分析結果の一覧の例を示す図である。図10の番号#1〜#7およびこれに続く番号のそれぞれに対応する差異点およびEMCへの影響の有無は、上述したステップS23が実行されるごとに生成され、追加されていく。すなわち、番号#1に対応する差異点およびEMCへの影響の有無は、1回目に実行したステップS23において生成され、番号#2に対応する差異点およびEMCへの影響の有無は、2回目に実行したステップS23において生成される。番号#3以下に対応する差異点およびEMCへの影響の有無についても同様である。
ステップS25において、分析部12は、例えば、EMCへの影響の有無が「有り」となっている各差異点については予め定められた点数を加算し、EMCへの影響の有無が「無し」となっている各差異点については点数を加算しないようにして、差異点ごとに、EMCへの影響度を示す点数を算出し、これを第2の分析結果とする。第1の分析結果が図10に示したものである場合、番号が#1,#2,#3,#5,#7,…のそれぞれに対応する差異点がEMCに影響を与えるものとなる。そのため、分析部12は、まず、番号#1の3つの差異点(パターンA1の幅,パターンA1とパターンA2の間隔,パターンB5の有無)のそれぞれについて、例えば、点数1を加算する。分析部12は、次に、番号#2の2つの差異点(パターンA2の幅,パターンA3の幅)のそれぞれについて、点数1を加算する。同様に、番号#3,#5,#7,…の差異点のそれぞれについて、点数1を加算する。この結果、図11に示したような第2の分析結果が生成される。図11に示した第2の分析結果の例では、基板要素の中の「パターンA1とパターンA2の間隔」は、EMCへの影響度を示す点数が「+5」であり、図示した基板要素の中ではEMCへの影響度が最も大きい。また、基板要素の中の「パターンC5とパターンC6の間隔」は、EMCへの影響度を示す点数が「0」であり、EMCへの影響度が小さい。すなわち、「パターンA1とパターンA2の間隔」が変化するとEMCの測定結果が大きく変化し、「パターンC5とパターンC6の間隔」が変化してもEMCの測定結果には大きな変化が見られない。このように、第2の分析結果は、EMCに影響を与える基板要素の情報と、EMCに影響を与えない、または、EMCに与える影響が小さい基板要素の情報とを含む。第2の分析結果に含まれる基板要素のうち、影響度が0よりも大きいものは、EMCの変動要因となる。このように、分析部12は、EMCへの影響の有無が「有り」となっている各差異点について予め定められた点数を加算することにより、EMCの変動要因となる基板要素を特定する。
第1の基板データが表す第1の基板パターンと第2の基板データの1つが表す第2の基板パターンとを比較したときに差異点として抽出される基板要素が1つの場合、第1の基板データに対応するEMC評価データ112と第2の基板データに対応するEMC評価データ112とを確認することで、抽出された基板要素がEMCに影響を与えるか否かが分かる。しかし、第1の基板データが表す第1の基板パターンと第2の基板データの1つが表す第2の基板パターンとを比較したときに差異点として抽出される基板要素が複数の場合、第1の基板データに対応するEMC評価データ112と第2の基板データに対応するEMC評価データ112とを確認するだけでは、抽出された基板要素のそれぞれがEMCに影響を与えるか否かを判別できない。なぜなら、複数の基板要素の1つだけがEMCに影響を与える可能性もあるし、全ての基板要素がEMCに影響を与える可能性もある。また、複数の基板要素の中に、EMCを良化させるものと、EMCを悪化させるものとが混在している可能性もある。そのため、分析部12は、1つの第1の分析結果に差異点として含まれる基板要素ごとに、EMCへの影響の有無を確認し、影響がある場合は各基板要素について、点数を加算するようにして、EMCへの影響度を算出する。第1の基板パターンと比較する第2の基板パターンの数が増加すると、EMCへの影響度が大きい基板要素についての点数が大きくなり、EMCへの影響度が大きい基板要素が絞り込まれる。
つづいて、評価部14の動作の詳細について説明する。図12は、実施の形態1にかかる設計支援装置1の評価部14の動作の一例を示すフローチャートである。図12は、評価部14が新規基板データ121で表される新規基板に形成されるパターンを評価する動作を示している。
新規基板データ121で表される新規基板に形成されるパターンを評価する動作では、まず、データ取得部11が、新規基板データ121を取得する(ステップS31)。
次に、評価部14が、EMCに影響を与える基板要素の1つを選択し、選択した基板要素が新規基板に含まれるか否かを確認する(ステップS32)。EMCに影響を与える基板要素は、図11に示した第2の分析結果に含まれる差異点のうち、「影響度」がある一定の値以上のものとする。ステップS32において、評価部14は、新規基板に形成されるパターンに、選択した基板要素が含まれるか否かを確認する。
評価部14は、選択した基板要素が新規基板に含まれる場合(ステップS33:Yes)、選択した基板要素がEMCに影響を与える基板要素として記憶する(ステップS34)。その後、評価部14は、EMCに影響を与える全ての基板要素について確認が終了したか否かを確認し(ステップS35)、確認が終了していない場合(ステップS35:No)、ステップS32に戻り、EMCに影響を与える他の基板要素について、上述したステップS32〜S34の処理を実行する。
評価部14は、ステップS33での判定が「No」の場合、ステップS34は実行せずに、ステップS35を実行する。
評価部14は、EMCに影響を与える全ての基板要素について確認が終了した場合(ステップS35:Yes)、新規基板の評価結果を生成して出力する(ステップS36)。ステップS36において、評価部14が出力する新規基板の評価結果の一例を図13に示す。図13に示したように、評価部14は、例えば、EMCに影響を与える可能性がある箇所と影響度とを表にしたものを評価結果として出力する。EMCに影響を与える可能性がある箇所は、EMCの変動要因であり、図11に示した第2の分析結果の基板要素の内容に対応する。新規基板の評価結果に含まれる影響度は、第2の分析結果に含まれる影響度の値を大まかに示す。例えば、第2の分析結果に含まれる影響度の値が第1閾値よりも大きい場合、新規基板の評価結果に含まれる影響度を「大」とし、第2の分析結果に含まれる影響度の値が第2閾値よりも大きく、かつ第1閾値以下の場合、新規基板の評価結果に含まれる影響度を「中」とする。ただし、第2閾値<第1閾値とする。また、第2の分析結果に含まれる影響度の値が0よりも大きく、かつ第2閾値以下の場合、新規基板の評価結果に含まれる影響度を「小」とする。
新規基板の評価結果が図13に示したものである場合、設計者は、新規基板データ121で表される新規基板を組み込んだ電子機器のEMC測定の結果が不適合であれば、EMCの対策として、新規基板の設計を変更して「パターンA1とパターンA2の間隔」を調整するのが有効であることが分かる。また、「パターンB1の幅」および「パターンB4の幅」の調整も有効であることが分かる。設計者は、影響度が大きい箇所から順番に調整していくことで、EMCの対策を効率的に進めることが可能となる。
このように、本実施の形態にかかる設計支援装置1は、基板データ111とこれに対応するEMC評価データ112とを学習用データ110として取得し、取得した学習用データ110と過去に取得済みの学習用データとに基づいて、EMCに影響を与える基板要素の情報を生成して記憶する。EMCに影響を与える基板要素の情報は上述した第2の分析結果に含まれる情報である。また、設計支援装置1は、新規基板データを取得した場合、EMCに影響を与える基板要素の情報に基づいて、新規基板データが表す新規基板に含まれる、EMCに影響を与える基板要素の情報を、新規基板の評価結果として出力する。これにより、新規基板の設計者は、EMCに影響がありそうな基板要素を容易に知ることができ、基板の設計を効率的に行うことが可能となる。
なお、設計支援装置1のデータ取得部11が取得する基板データ111および新規基板データ121が表す各基板は、多層基板の場合もある。この場合、分析部12は、データ取得部11が新たに取得した基板データ111が表す基板に形成されるパターンと、過去に取得済みの基板データが表す基板に形成されるパターンとを比較する際、中間の層に形成されるパターンについても比較を行う。
実施の形態2.
実施の形態2にかかる設計支援装置について説明する。実施の形態2にかかる設計支援装置の構成は、実施の形態1にかかる設計支援装置1と同様である(図1参照)。
本実施の形態にかかる設定支援装置は、分析部12および評価部14の動作が実施の形態1にかかる設計支援装置1と異なる。そのため、分析部12および評価部14の動作について説明を行い、実施の形態1と同様の箇所については説明を省略する。
図14は、実施の形態2にかかる設計支援装置1の分析部12の動作の一例を示すフローチャートである。図14に示したフローチャートは、図5に示したフローチャートのステップS22、S23およびS25をステップS22a、S23aおよびS25aに置き換えたものである。図14に示したステップS21およびS24の各処理は、図5に示したステップS21およびS24の各処理と同様であるため、説明を省略する。
ステップS21を実行後、実施の形態2にかかる分析部12は、第1の基板パターンに対応する第1のEMC評価データと、第2の基板パターンに対応する第2のEMC評価データとを確認し、ステップS21で比較した2つの基板パターンの違い、すなわち、第1の基板パターンと第2の基板パターンとの違いがEMCに与える影響を特定する(ステップS22a)。分析部12は、第1のEMC評価データが示すEMC評価レベルが、第2のEMC評価データが示すEMC評価レベルと異なる場合、ステップS21で抽出した基板パターンの差異点が、具体的にどのように異なるのかを確認し、EMCに与える影響の内容を特定する。例えば、第1の基板パターンに含まれるパターンB1の幅が、第2の基板パターンに含まれるパターンB1の幅よりも広く、かつ、第1の基板パターンに含まれるパターンC1とパターンC2の間隔が、第2の基板パターンに含まれるパターンC1とパターンC2の間隔よりも広く、かつ、第1のEMC評価データが示すEMC評価レベルが、第2のEMC評価データが示すEMC評価レベルよりも良好な場合、分析部12は、パターンB1の幅が広くなり、かつ、パターンC1とパターンC2の間隔が広くなるとEMC評価レベルが良化すると判断する。第1の基板パターンと第2の基板パターンとの差異点が2つの場合について説明したが、差異点が1つまたは3つ以上の場合も同様である。また、分析部12は、第1のEMC評価データが示すEMC評価レベルと、第2のEMC評価データが示すEMC評価レベルが同じ場合、ステップS21で比較した2つの基板パターンの違いがEMCに影響を与えないと判断する。
ステップS22aを実行後、実施の形態2にかかる分析部12は、ステップS22aでの処理結果、すなわち、ステップS21で比較した2つの基板パターンの違いがEMCに与える影響の内容を示す第1の分析結果を生成する(ステップS23a)。ステップS23aにおいて、分析部12は、図15に例示した内容の第1の分析結果を生成する。図15は、実施の形態2にかかる分析部12が生成する第1の分析結果の一例を示す図である。図15に示した「差異点」は、基板パターンがどのように変化するのか示す。また「EMCの変化」は、「差異点」に示した変化が基板パターンに生じたときにEMCがどのように変化するのかを示す。
実施の形態2にかかる分析部12は、全ての第2の基板データとの間で第1の分析結果を生成した場合(ステップS24:Yes)、図14に示したステップS21、S22aおよびS23aを繰り返し実行して生成した複数の第1の分析結果を用いた比較処理を行い、比較結果に基づいて第2の分析結果を生成する(ステップS25a)。ステップS25aで使用する第1の分析結果は、例えば図16に示したものとなる。図16は、実施の形態2にかかる分析部12が生成する第1の分析結果の一覧の例を示す図である。図16の番号#1〜#7およびこれに続く番号のそれぞれに対応する「差異点」および「EMCの変化」は、上述したステップS23aが実行されるごとに生成され、追加されていく。すなわち、番号#1に対応する差異点およびEMCへの影響の有無は、1回目に実行したステップS23aにおいて生成され、番号#2に対応する差異点およびEMCへの影響の有無は、2回目に実行したステップS23aにおいて生成される。番号#3以下に対応する差異点およびEMCへの影響の有無についても同様である。
図16に例示した第1の分析結果の一覧に含まれる第1の分析結果の各々は、1つ以上の差異点がどのように変化した場合にEMCがどのように変化するのかを表している。例えば、番号#1の第1の分析結果は、(a)パターンA1の幅が拡大し、かつ、(b)パターンA1とパターンA2の間隔が拡大し、かつ、(c)パターンB5が無くなった場合に、EMCが良化することを示している。しかし、これだけでは、上記(a)〜(c)の中のどの変化がEMCの良化に寄与するのかが分からない。これに対して、番号#6の第1の分析結果は、パターンA1とパターンA2の間隔が拡大し、かつ、パターンB5が無くなった場合はEMCが変化しないことを示している。すなわち、番号#6の第1の分析結果は、上記(b)および(c)の変化が生じてもEMCは変化しないことを示している。そのため、番号#1の第1の分析結果と番号#6の第1の分析結果とを比較することにより、上記(a)に示す変化が生じた場合、すなわち、パターンA1の幅が拡大した場合にEMCが良化することが分かる。このように、各番号の第1の分析結果同士を比較していくことにより、1つの差異点がEMCにどのような影響を与えるのかを特定できる。そのため、分析部12は、上記のステップS23aを実行して生成した第1の分析結果同士を比較することにより、基板の差異点のそれぞれについて、差異点がEMCにどのような影響を与えるのかを特定し、特定した結果を示す第2の分析結果を生成する。なお、1つの差異点がEMCに与える影響には、EMCが変化しない場合、すなわち、差異点がEMCに影響を与えない場合も含まれる。2つの第1の分析結果を比較して1つの差異点がEMCにどのような影響を与えるのかを特定する場合について説明したが、分析部12は、3つ以上の第1の分析結果を比較することで1つの差異点がEMCにどのような影響を与えるのかを特定する場合もある。また、分析部12は、1つの差異点がEMCにどのような影響を与えるのかを特定した結果を、1つ以上の第1の分析結果と比較することにより、他の1つの差異点がEMCにどのような影響を与えるのかを特定する場合もある。
図17は、実施の形態2にかかる分析部12が生成する第2の分析結果の一例を示す図である。図17に示した第2の分析結果は、基板要素と、影響の有無と、影響の内容とを含む。分析部12は、2つ以上の第1の分析結果を用いた比較処理を行い、1つの差異点がEMCに与える影響、すなわち、1つの基板要素が変化した場合にEMCがどのような影響を受けるのか、または、EMCが影響を受けないのかを特定するごとに、第2の分析結果を更新する。
実施の形態2にかかる評価部14は、図12に示したフローチャートに従い動作を行うが、ステップS32では、図17に示した内容の第2の分析結果を使用して処理を行う。すなわち、評価部14は、ステップS32において、図17に示した「影響の有無」の項目が「有り」の基板要素の1つを選択し、選択した基板要素が新規基板に形成されるパターンに含まれるか否かを確認する。また、評価部14は、ステップS36において、図13に示した新規基板の評価結果の代わりに、図13に示した新規基板の評価結果の「影響度」を「影響の内容」に変更したものを出力する。実施の形態2にかかる評価部14が出力する新規基板の評価結果に含まれる「影響の内容」は、図17に示した第2の分析結果に含まれる「影響の内容」と同じものとする。
このように、本実施の形態にかかる設計支援装置1において、分析部12は、学習用データに基づいて、1つの基板要素の変化がEMCに与える影響の内容を示す情報を生成する。1つの基板要素の変化がEMCに与える影響の内容を示す情報は上述した第2の分析結果である。また、評価部14は、新規基板データを取得した場合、1つの基板要素の変化がEMCに与える影響の内容を示す情報に基づいて、新規基板データが表す新規基板に含まれる基板要素のそれぞれがEMCに与える影響の情報を、新規基板の評価結果として出力する。これにより、新規基板の設計者は、EMCの対策が必要な場合にどの基板要素をどのように変更すればよいかを知ることができ、基板の設計を効率的に行うことが可能となる。
実施の形態3.
図18は、実施の形態3にかかる設計支援装置の構成例を示す図である。実施の形態3にかかる設計支援装置1aは、実施の形態1および2で説明した設計支援装置1の分析部12および評価部14を分析部12aおよび評価部14aに置き換え、さらに、対策案生成部15を追加した構成となる。分析部12a、評価部14aおよび対策案生成部15以外の各構成要素の動作は実施の形態1および2と同様であるため、説明を省略する。なお、データ取得部11、分析部12aおよび記憶部13は、実施の形態3にかかる機械学習装置20aを構成する。分析部12aは、機械学習装置20aの学習部として動作する。
分析部12aは、実施の形態1にかかる分析部12が行う処理と、実施の形態2にかかる分析部12が行う処理とを行い、実施の形態1で説明した第2の分析結果(図11参照)と、実施の形態2で説明した第2の分析結果(図17参照)とをマージした構成の第2の分析結果を生成する。具体的には、分析部12aは、図11に示した実施の形態1にかかる第2の分析結果に含まれる「基板要素」および「影響度」と、図17に示した実施の形態2にかかる第2の分析結果に含まれる「影響の有無」および「影響の内容」とを含む構成の第2の分析結果を生成する。図19は、実施の形態3にかかる設計支援装置1aの分析部12aが生成する第2の分析結果の一例を示す図である。なお、「影響の有無」は「影響度」から知ることができるため、分析部12aが生成する第2の分析結果は「影響の有無」を含まなくても構わない。
評価部14aは、実施の形態1にかかる評価部14と同様に、図12に示したフローチャートのステップS31〜S35の処理を行い、ステップS35で「Yes」と判定した場合、新規基板に形成されるパターンに含まれる、EMCに影響を与える基板要素の情報を対策案生成部15に出力する。なお、評価部14aは、ステップS35で「Yes」と判定した場合にEMCに影響を与える基板要素の情報を出力するのではなく、ステップS33で「Yes」と判定した場合に実行するステップS34において、EMCに影響を与える基板要素の情報を対策案生成部15に出力するようにしてもよい。この場合、評価部14aは、ステップS35で「Yes」と判定すると、EMCに影響を与える基板要素の情報の出力が完了したことを対策案生成部15に通知する。
対策案生成部15は、評価部14aから受け取った情報と、記憶部13が保持している第2の分析結果とに基づいて、新規基板のEMCを改善するための対策案132を生成して出力する。例えば、評価部14aは、評価部14aから受け取った情報が示す基板要素のうち、図19に示した第2の分析結果に含まれる「影響度」の値が大きい上位N個(Nは1以上の整数)の基板要素を選択し、選択した基板要素に対応する「影響の内容」に基づいて対策案132を生成する。一例として、「影響度」の値が大きい上位1個の基板要素を選択する場合、対策案生成部15は、「パターンA1とパターンA2の間隔」を選択し、この基板要素では間隔が狭くなるとEMCが悪化することから、パターンA1とパターンA2の間隔を広げる変更内容を示す情報を生成し、対策案132として出力する。
対策案生成部15は、上記の対策案132を生成する処理で選択する基板要素の数Nを、基板要素のEMCへの影響度に基づいて決定してもよい。例えば、対策案生成部15は、評価部14aから受け取った情報が示す基板要素の中に、第2の分析結果に含まれる「影響度」の値が予め定められた閾値よりも大きなものが存在する場合、上記Nの値を第1の数に決定する。また、対策案生成部15は、評価部14aから受け取った情報が示す基板要素の中に、第2の分析結果に含まれる「影響度」の値が予め定められた閾値よりも大きなものが存在しない場合、上記Nの値を上記第1の数よりも大きい第2の数に決定する。影響度の値が閾値よりも大きいものが存在する場合、影響度が最も大きいものから順番に、いくつかの箇所について対策を行えばEMCが改善すると考えられる。一方、影響度の値が閾値よりも大きいものが存在しない場合、EMCを改善するためにはより多くの箇所への対策が必要となる可能性がある。そのため、この例では、第1の数よりも第2の数を大きくしている。
なお、本実施の形態では、対策案生成部15が対策案132を生成する構成としたが、対策案生成部15を削除し、対策案生成部15の代わりに評価部14aが対策案132を生成する構成としてもよい。
このように、本実施の形態にかかる設計支援装置1aにおいて、分析部12aは、実施の形態2で説明した分析部12と同様に、学習用データに基づいて、1つの基板要素の変化がEMCに与える影響の内容を示す情報を生成する。また、評価部14aは、新規基板データを取得した場合、新規基板データが表す新規基板に含まれる、EMCに影響を与える基板要素を抽出し、対策案生成部15は、抽出された基板要素と、1つの基板要素の変化がEMCに与える影響の内容を示す情報とに基づいて、新規基板のEMCを改善するための対策案を生成する。また、EMCに対する影響度が大きい基板要素を選択し、選択した基板要素についての対策案を生成する。これにより、新規基板の設計者は、EMCの対策が必要な場合に、影響度の大きい基板要素をどのように変更すればよいかを知ることができ、基板の設計を効率的に行うことが可能となる。
実施の形態4.
図20は、実施の形態4にかかる設計支援装置の構成例を示す図である。実施の形態4にかかる設計支援装置1bは、実施の形態1および2で説明した設計支援装置1の分析部12を分析部12aに置き換え、さらに、設計ルール生成部16を追加した構成となる。分析部12aおよび設計ルール生成部16以外の各構成要素の動作は実施の形態1および2と同様であるため、説明を省略する。また、本実施の形態にかかる設計支援装置1bの分析部12aは、実施の形態3にかかる設計支援装置1aの分析部12aと同様であるため、説明を省略する。
設計ルール生成部16は、例えば、予め定められた条件を満たした場合、記憶部13で保持されている第2の分析結果に基づいて、基板パターンの設計ルール133を生成し、出力する。基板パターンの設計ルール133の出力は、設計ルールを示すデータを生成してファイルとして出力する形で行ってもよいし、図示を省略した表示装置に設計ルールを表示させる形で行ってもよい。上記の予め定められた条件としては、例えば、新規基板の設計者などであるユーザから、設計ルールの生成開始を指示する操作を受け付けた場合が該当する。また、設計支援装置1bが学習用データ110を受け取り、これに伴い分析部12aが処理を行い記憶部13で保持している第2の分析結果が更新された場合、設計ルール生成部16は、予め定められた条件を満たしたと判断してもよい。
設計ルール生成部16は、例えば、第2の分析結果に含まれる「基板要素」のうち、「影響度」の値が予め定められた閾値以上の基板要素を選択し、選択した基板要素に対応する「影響の内容」に基づいて、基板パターンの設計ルール133を生成する。第2の分析結果が図19に示したものであり、上記の閾値が「+2」である場合、設計ルール生成部16は、基板要素の中の「パターンA1の幅」と、「パターンA1とパターンA2の間隔」と、「パターンA2の幅」とを選択し、選択した各基板要素がEMCに与える影響の内容に基づいて、「パターンA1の幅およびパターンA2の幅を狭くし、パターンA1とパターンA2の間隔を広くする」という内容を表す設計ルールを生成し、基板パターンの設計ルール133として出力する。
なお、本実施の形態では、実施の形態1および2で説明した設計支援装置1に対して設計ルール生成部16を追加し、分析部12を分析部12aに置き換えた構成について説明したがこれに限定されない。実施の形態3で説明した設計支援装置1aに対して設計ルール生成部16を追加した構成としてもよい。
このように、本実施の形態にかかる設計支援装置1bは、実施の形態3で説明した第2の分析結果に基づいて基板パターンの設計ルールを生成する設計ルール生成部16を備える。これにより、基板の設計者は、基板を新たに設計する際に、基板パターンの設計ルール133を確認し、EMCへの影響を考慮しながら設計を進めることができるようになる。その結果、EMCの対策のために改造を行う回数が抑制され、基板設計を効率的に行うことが可能となる。
上記の各実施の形態では、分析部(分析部12および12a)が、EMCに影響を与えるパターンを学習する際に、基板に形成されるパターン同士を比較することとしたが、パターン同士の比較に加えて、基板に実装される部品同士の比較を行うようにしてもよい。部品同士を比較する場合、分析部は、部品データを使用し、比較する各基板の同じ場所に配置されている部品が異なる場合、部品の違いを差異点として抽出する。パターンの違いに加えて部品の違いについても差異点として抽出することにより、EMCの対策を行う際に、部品の変更も選択肢とすることができ、より柔軟な対策を採ることが可能となる。
上述した各実施の形態では、基板データ111およびEMC評価データ112を用いて機械学習を行い、EMCに影響を与えるパターンを学習する、すなわち、EMCに影響を与えるパターンの情報を更新することとした。しかし、学習に用いるデータはこれに限定されない。例えば、上述した基板データ111およびEMC評価データ112に加えて、回路図データを用いるようにしてもよい。
回路図データを用いる場合、各実施の形態で説明した分析部(分析部12および12a)は、2つの基板のそれぞれに形成される基板パターンを比較する際に、まず、各基板に対応する回路図データを確認し、基板のどの領域に、どの機能に関わるパターンが形成されているかを特定する。ここでの機能の例は、電源機能、通信機能、制御機能といった機能が該当する。すなわち、分析部は、電源回路のパターン、通信回路のパターン、制御回路のパターンなど、各機能を実現するパターンが基板のどの領域に形成されているのかを、回路図データを確認して特定する。その後、分析部は、各機能を実現するパターンが形成されている領域ごとに、パターンを比較して差異点を抽出する。例えば、基板の第1の領域に電源回路のパターンが形成され、基板の第2の領域に通信回路が形成され、基板の第3の領域に制御回路が形成されている場合、分析部は、2つの基板のそれぞれの第1の領域に形成されているパターン同士を比較して差異点を抽出する処理と、2つの基板のそれぞれの第2の領域に形成されているパターン同士を比較して差異点を抽出する処理と、2つの基板のそれぞれの第3の領域に形成されているパターン同士を比較して差異点を抽出する処理と、を実行し、差異点の抽出が完了すると、上述した第1の分析結果を生成する。
また、回路図データを用いる場合、各実施の形態で説明した分析部は、各機能を実現するパターンが形成されている領域ごとに、第1の分析結果の生成および第2の分析結果の生成を行ってもよい。例えば、1つの基板に電源回路のパターン、通信回路のパターンおよび制御回路のパターンが形成される場合、分析部は、電源回路についての第1の分析結果および第2の分析結果と、通信回路についての第1の分析結果および第2の分析結果と、制御回路についての第1の分析結果および第2の分析結果と、を生成する。
EMCに影響を与えるパターンを学習する際に、基板データ111およびEMC評価データ112に加えて回路図データを用いる構成とすることにより、回路図に含まれている機能毎の回路の分類が活用できるので、どの機能を実現するパターンに問題があるのかが明確となり、対策が必要な箇所を容易に知ることができる。また、異なる製品に組み込まれる基板同士であっても、同じ機能を実現するための回路のパターンが形成されていれば、そのパターン同士を比較して第1の分析結果および第2の分析結果を生成する学習動作を行うことができる。すなわち、分析部12は、より多くの製品についての基板データ111、EMC評価データ112および回路図データを使用して、EMCに影響を与えるパターンを学習することが可能となる。その結果、各実施の形態で説明した評価部が新規基板データ121を評価する際の評価精度の向上が図れる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 設計支援装置、11 データ取得部、12,12a 分析部、13 記憶部、14,14a 評価部、15 対策案生成部、16 設計ルール生成部、20,20a 機械学習装置、110 学習用データ、111 基板データ、112 EMC評価データ、121 新規基板データ、131 新規基板の評価結果。

Claims (9)

  1. 基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを分析して前記電磁環境両立性の変動要因を学習する分析部と、
    電子機器に組み込まれて前記電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データが入力された場合に、前記分析部による前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する評価部と、
    過去に入力された1つ以上の学習用データを保持する記憶部と、
    を備え
    前記分析部は、
    学習用データが新たに入力されると、新たに入力された前記学習用データに含まれる基板データが表す第1の基板パターンを、前記記憶部で保持されている学習用データのそれぞれに含まれる基板データが表す第2の基板パターンのそれぞれと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記変動要因を学習する、
    ことを特徴とする設計支援装置。
  2. 前記分析部は、前記変動要因の学習において、前記第1の基板パターンと前記第2の基板パターンとを比較して前記第1の基板パターンと前記第2の基板パターンの差異点を抽出し、抽出した差異点のそれぞれが前記電磁環境両立性に影響を与えるか否かを判定し、前記電磁環境両立性に影響を与える差異点を前記変動要因とする、
    ことを特徴とする請求項に記載の設計支援装置。
  3. 前記分析部は、同じ内容の変動要因を抽出した数に基づいて、各変動要因が前記電磁環境両立性に与える影響度を変動要因ごとに算出する、
    ことを特徴とする請求項に記載の設計支援装置。
  4. 前記評価部は、前記分析部が学習した変動要因のそれぞれについて、前記新規基板に含まれるか否かを確認し、前記新規基板に含まれる変動要因のそれぞれを、前記分析部が算出した影響度と対応付けて評価結果を生成する、
    ことを特徴とする請求項に記載の設計支援装置。
  5. 前記分析部は、前記変動要因の学習において、前記変動要因が前記電磁環境両立性に与える影響の内容を特定する、
    ことを特徴とする請求項1に記載の設計支援装置。
  6. 前記分析部による前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性を改善するための対策案を生成する対策案生成部、
    を備えることを特徴とする請求項1からのいずれか一つに記載の設計支援装置。
  7. 前記分析部による前記変動要因の学習結果に基づいて、前記電子機器に組み込まれる基板に形成される基板パターンの設計ルールを生成する設計ルール生成部、
    を備えることを特徴とする請求項1からのいずれか一つに記載の設計支援装置。
  8. 基板の設計支援を行う設計支援装置が実行する設計支援方法であって、
    基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを取得する第1のステップと、
    前記学習用データを分析して前記電磁環境両立性の変動要因を学習する第2のステップと、
    電子機器に組み込まれて前記電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データが入力された場合に、前記第2のステップにおける前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する第3のステップと、
    前記第3のステップで特定した前記変動要因の情報を出力する第4のステップと、
    を含み、
    前記第2のステップでは、学習用データが新たに入力されると、新たに入力された前記学習用データに含まれる基板データが表す第1の基板パターンを、過去に入力された学習用データに含まれる基板データが表す第2の基板パターンと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記変動要因を学習する、
    ことを特徴とする設計支援方法。
  9. 基板の設計支援を行う設計支援装置において、基板が組み込まれる電子機器の電磁環境両立性の変動要因を学習する機械学習装置であって、
    前記電子機器に組み込まれる基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板データに対応する基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを取得するデータ取得部と、
    前記データ取得部が取得した学習用データを保持する記憶部と、
    前記データ取得部が新たに学習用データを取得すると、新たに取得された学習用データに含まれる基板データが表す第1の基板パターンを、前記記憶部で保持されている学習用データに含まれる基板データが表す第2の基板パターンと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記電磁環境両立性の変動要因を学習する学習部と、
    を備えることを特徴とする機械学習装置。
JP2019528777A 2018-11-06 2018-11-06 設計支援装置、設計支援方法および機械学習装置 Active JP6599057B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/041202 WO2020095362A1 (ja) 2018-11-06 2018-11-06 設計支援装置、設計支援方法および機械学習装置

Publications (2)

Publication Number Publication Date
JP6599057B1 true JP6599057B1 (ja) 2019-10-30
JPWO2020095362A1 JPWO2020095362A1 (ja) 2021-02-15

Family

ID=68383297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528777A Active JP6599057B1 (ja) 2018-11-06 2018-11-06 設計支援装置、設計支援方法および機械学習装置

Country Status (3)

Country Link
JP (1) JP6599057B1 (ja)
CN (1) CN113056742B (ja)
WO (1) WO2020095362A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409220B2 (ja) 2020-05-12 2024-01-09 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7357593B2 (ja) 2020-08-18 2023-10-06 三菱電機株式会社 機械学習装置、設計支援装置、機械学習方法および設計支援方法
WO2022074750A1 (ja) * 2020-10-06 2022-04-14 富士通株式会社 訓練データ生成プログラム、訓練データ生成方法及び訓練データ生成装置
JP2022072113A (ja) 2020-10-29 2022-05-17 富士通株式会社 機械学習プログラム、機械学習方法および情報処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247207A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 不具合部分推定システム
JP4064050B2 (ja) * 2000-11-07 2008-03-19 株式会社リコー 電磁環境適合性検討支援装置とコンピュータ読み取り可能な記録媒体
JP4401135B2 (ja) * 2003-09-30 2010-01-20 富士通株式会社 解析モデル作成装置
JP2012119512A (ja) * 2010-12-01 2012-06-21 Hitachi High-Technologies Corp 基板の品質評価方法及びその装置
JP5614297B2 (ja) * 2011-01-18 2014-10-29 富士通株式会社 指標算出プログラム及び方法並びに設計支援装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409220B2 (ja) 2020-05-12 2024-01-09 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置

Also Published As

Publication number Publication date
CN113056742A (zh) 2021-06-29
JPWO2020095362A1 (ja) 2021-02-15
WO2020095362A1 (ja) 2020-05-14
CN113056742B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
JP6599057B1 (ja) 設計支援装置、設計支援方法および機械学習装置
CN108733890B (zh) 用于分析集成电路的设计的方法、设备和介质
US7643980B2 (en) Electromagnetic field analysis apparatus, method and computer program
CN107480369B (zh) 一种pcb设计中分类显示drc的设计、操作方法
US20110066994A1 (en) System and method of assisting circuit design
CN104834759B (zh) 电子设计的实现方法和装置
US10198547B2 (en) Support apparatus, design support method, program, and memory medium
US20110066993A1 (en) Printed circuit board layout system and method thereof
KR20090072939A (ko) 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법
JP4575326B2 (ja) 基板レイアウトチェックシステムおよび方法
JP2010134775A (ja) 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置
KR101807585B1 (ko) 유한요소 해석을 이용한 설계 자동화 장치 및 방법
CN105447212A (zh) 产生集成电路的验证平台文件的方法与编译系统
KR102329365B1 (ko) 개발 지원 장치, 개발 지원 시스템, 및, 개발 지원 방법
JP2008217227A (ja) プリント板設計cadにおけるクリアランスチェック制御装置、及び方法
JP2009116410A (ja) 電気特性見積プログラム、電気特性見積装置および電気特性見積方法
WO2023171412A1 (ja) 設計支援装置、および学習装置
JP5239745B2 (ja) 電流判定プログラム、電流判定装置および電流判定方法
JP5293461B2 (ja) スキャンチェーンの生成方法、スキャンチェーンの生成プログラムおよび集積回路
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
JP5045512B2 (ja) 回路設計支援装置及び回路設計支援方法
JP2010165135A (ja) デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法
JP6046478B2 (ja) 回路検証方法、装置、プログラム及び記録媒体
JP2009003900A (ja) メッシュモデル作成装置およびプログラム
JP6569498B2 (ja) 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190528

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190528

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6599057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250