JP6599057B1 - 設計支援装置、設計支援方法および機械学習装置 - Google Patents
設計支援装置、設計支援方法および機械学習装置 Download PDFInfo
- Publication number
- JP6599057B1 JP6599057B1 JP2019528777A JP2019528777A JP6599057B1 JP 6599057 B1 JP6599057 B1 JP 6599057B1 JP 2019528777 A JP2019528777 A JP 2019528777A JP 2019528777 A JP2019528777 A JP 2019528777A JP 6599057 B1 JP6599057 B1 JP 6599057B1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- data
- evaluation
- board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
図1は、本発明の実施の形態1にかかる設計支援装置の構成例を示す図である。実施の形態1にかかる設計支援装置1は、データ取得部11、分析部12、記憶部13および評価部14を備える。データ取得部11、分析部12および記憶部13は、EMCの変動要因を学習する機械学習装置20を構成する。
実施の形態2にかかる設計支援装置について説明する。実施の形態2にかかる設計支援装置の構成は、実施の形態1にかかる設計支援装置1と同様である(図1参照)。
図18は、実施の形態3にかかる設計支援装置の構成例を示す図である。実施の形態3にかかる設計支援装置1aは、実施の形態1および2で説明した設計支援装置1の分析部12および評価部14を分析部12aおよび評価部14aに置き換え、さらに、対策案生成部15を追加した構成となる。分析部12a、評価部14aおよび対策案生成部15以外の各構成要素の動作は実施の形態1および2と同様であるため、説明を省略する。なお、データ取得部11、分析部12aおよび記憶部13は、実施の形態3にかかる機械学習装置20aを構成する。分析部12aは、機械学習装置20aの学習部として動作する。
図20は、実施の形態4にかかる設計支援装置の構成例を示す図である。実施の形態4にかかる設計支援装置1bは、実施の形態1および2で説明した設計支援装置1の分析部12を分析部12aに置き換え、さらに、設計ルール生成部16を追加した構成となる。分析部12aおよび設計ルール生成部16以外の各構成要素の動作は実施の形態1および2と同様であるため、説明を省略する。また、本実施の形態にかかる設計支援装置1bの分析部12aは、実施の形態3にかかる設計支援装置1aの分析部12aと同様であるため、説明を省略する。
Claims (9)
- 基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを分析して前記電磁環境両立性の変動要因を学習する分析部と、
電子機器に組み込まれて前記電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データが入力された場合に、前記分析部による前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する評価部と、
過去に入力された1つ以上の学習用データを保持する記憶部と、
を備え、
前記分析部は、
学習用データが新たに入力されると、新たに入力された前記学習用データに含まれる基板データが表す第1の基板パターンを、前記記憶部で保持されている学習用データのそれぞれに含まれる基板データが表す第2の基板パターンのそれぞれと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記変動要因を学習する、
ことを特徴とする設計支援装置。 - 前記分析部は、前記変動要因の学習において、前記第1の基板パターンと前記第2の基板パターンとを比較して前記第1の基板パターンと前記第2の基板パターンの差異点を抽出し、抽出した差異点のそれぞれが前記電磁環境両立性に影響を与えるか否かを判定し、前記電磁環境両立性に影響を与える差異点を前記変動要因とする、
ことを特徴とする請求項1に記載の設計支援装置。 - 前記分析部は、同じ内容の変動要因を抽出した数に基づいて、各変動要因が前記電磁環境両立性に与える影響度を変動要因ごとに算出する、
ことを特徴とする請求項2に記載の設計支援装置。 - 前記評価部は、前記分析部が学習した変動要因のそれぞれについて、前記新規基板に含まれるか否かを確認し、前記新規基板に含まれる変動要因のそれぞれを、前記分析部が算出した影響度と対応付けて評価結果を生成する、
ことを特徴とする請求項3に記載の設計支援装置。 - 前記分析部は、前記変動要因の学習において、前記変動要因が前記電磁環境両立性に与える影響の内容を特定する、
ことを特徴とする請求項1に記載の設計支援装置。 - 前記分析部による前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性を改善するための対策案を生成する対策案生成部、
を備えることを特徴とする請求項1から5のいずれか一つに記載の設計支援装置。 - 前記分析部による前記変動要因の学習結果に基づいて、前記電子機器に組み込まれる基板に形成される基板パターンの設計ルールを生成する設計ルール生成部、
を備えることを特徴とする請求項1から6のいずれか一つに記載の設計支援装置。 - 基板の設計支援を行う設計支援装置が実行する設計支援方法であって、
基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを取得する第1のステップと、
前記学習用データを分析して前記電磁環境両立性の変動要因を学習する第2のステップと、
電子機器に組み込まれて前記電磁環境両立性の評価が行われる前の基板である新規基板に形成される基板パターンの情報を含む新規基板データが入力された場合に、前記第2のステップにおける前記変動要因の学習結果に基づいて、前記新規基板が組み込まれる電子機器の電磁環境両立性の変動要因を特定する第3のステップと、
前記第3のステップで特定した前記変動要因の情報を出力する第4のステップと、
を含み、
前記第2のステップでは、学習用データが新たに入力されると、新たに入力された前記学習用データに含まれる基板データが表す第1の基板パターンを、過去に入力された学習用データに含まれる基板データが表す第2の基板パターンと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記変動要因を学習する、
ことを特徴とする設計支援方法。 - 基板の設計支援を行う設計支援装置において、基板が組み込まれる電子機器の電磁環境両立性の変動要因を学習する機械学習装置であって、
前記電子機器に組み込まれる基板および前記基板に形成される基板パターンの情報を含む基板データと、前記基板データに対応する基板が組み込まれる電子機器の電磁環境両立性の評価結果を示す評価データとを含んだ学習用データを取得するデータ取得部と、
前記データ取得部が取得した学習用データを保持する記憶部と、
前記データ取得部が新たに学習用データを取得すると、新たに取得された学習用データに含まれる基板データが表す第1の基板パターンを、前記記憶部で保持されている学習用データに含まれる基板データが表す第2の基板パターンと比較し、前記比較の結果と、前記第1の基板パターンに対応する評価データおよび前記第2の基板パターンに対応する評価データとに基づいて、前記電磁環境両立性の変動要因を学習する学習部と、
を備えることを特徴とする機械学習装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/041202 WO2020095362A1 (ja) | 2018-11-06 | 2018-11-06 | 設計支援装置、設計支援方法および機械学習装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6599057B1 true JP6599057B1 (ja) | 2019-10-30 |
JPWO2020095362A1 JPWO2020095362A1 (ja) | 2021-02-15 |
Family
ID=68383297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019528777A Active JP6599057B1 (ja) | 2018-11-06 | 2018-11-06 | 設計支援装置、設計支援方法および機械学習装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6599057B1 (ja) |
CN (1) | CN113056742B (ja) |
WO (1) | WO2020095362A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7409220B2 (ja) | 2020-05-12 | 2024-01-09 | 富士通株式会社 | 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7357593B2 (ja) | 2020-08-18 | 2023-10-06 | 三菱電機株式会社 | 機械学習装置、設計支援装置、機械学習方法および設計支援方法 |
WO2022074750A1 (ja) * | 2020-10-06 | 2022-04-14 | 富士通株式会社 | 訓練データ生成プログラム、訓練データ生成方法及び訓練データ生成装置 |
JP2022072113A (ja) | 2020-10-29 | 2022-05-17 | 富士通株式会社 | 機械学習プログラム、機械学習方法および情報処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247207A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 不具合部分推定システム |
JP4064050B2 (ja) * | 2000-11-07 | 2008-03-19 | 株式会社リコー | 電磁環境適合性検討支援装置とコンピュータ読み取り可能な記録媒体 |
JP4401135B2 (ja) * | 2003-09-30 | 2010-01-20 | 富士通株式会社 | 解析モデル作成装置 |
JP2012119512A (ja) * | 2010-12-01 | 2012-06-21 | Hitachi High-Technologies Corp | 基板の品質評価方法及びその装置 |
JP5614297B2 (ja) * | 2011-01-18 | 2014-10-29 | 富士通株式会社 | 指標算出プログラム及び方法並びに設計支援装置 |
-
2018
- 2018-11-06 WO PCT/JP2018/041202 patent/WO2020095362A1/ja active Application Filing
- 2018-11-06 CN CN201880099221.5A patent/CN113056742B/zh active Active
- 2018-11-06 JP JP2019528777A patent/JP6599057B1/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7409220B2 (ja) | 2020-05-12 | 2024-01-09 | 富士通株式会社 | 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113056742A (zh) | 2021-06-29 |
JPWO2020095362A1 (ja) | 2021-02-15 |
WO2020095362A1 (ja) | 2020-05-14 |
CN113056742B (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6599057B1 (ja) | 設計支援装置、設計支援方法および機械学習装置 | |
CN108733890B (zh) | 用于分析集成电路的设计的方法、设备和介质 | |
US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
CN107480369B (zh) | 一种pcb设计中分类显示drc的设计、操作方法 | |
US20110066994A1 (en) | System and method of assisting circuit design | |
CN104834759B (zh) | 电子设计的实现方法和装置 | |
US10198547B2 (en) | Support apparatus, design support method, program, and memory medium | |
US20110066993A1 (en) | Printed circuit board layout system and method thereof | |
KR20090072939A (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
JP4575326B2 (ja) | 基板レイアウトチェックシステムおよび方法 | |
JP2010134775A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置 | |
KR101807585B1 (ko) | 유한요소 해석을 이용한 설계 자동화 장치 및 방법 | |
CN105447212A (zh) | 产生集成电路的验证平台文件的方法与编译系统 | |
KR102329365B1 (ko) | 개발 지원 장치, 개발 지원 시스템, 및, 개발 지원 방법 | |
JP2008217227A (ja) | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 | |
JP2009116410A (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
WO2023171412A1 (ja) | 設計支援装置、および学習装置 | |
JP5239745B2 (ja) | 電流判定プログラム、電流判定装置および電流判定方法 | |
JP5293461B2 (ja) | スキャンチェーンの生成方法、スキャンチェーンの生成プログラムおよび集積回路 | |
JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
JP5045512B2 (ja) | 回路設計支援装置及び回路設計支援方法 | |
JP2010165135A (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP6046478B2 (ja) | 回路検証方法、装置、プログラム及び記録媒体 | |
JP2009003900A (ja) | メッシュモデル作成装置およびプログラム | |
JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190528 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190528 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6599057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |