JP2010165135A - デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 - Google Patents
デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 Download PDFInfo
- Publication number
- JP2010165135A JP2010165135A JP2009006250A JP2009006250A JP2010165135A JP 2010165135 A JP2010165135 A JP 2010165135A JP 2009006250 A JP2009006250 A JP 2009006250A JP 2009006250 A JP2009006250 A JP 2009006250A JP 2010165135 A JP2010165135 A JP 2010165135A
- Authority
- JP
- Japan
- Prior art keywords
- model
- input
- electrical
- board
- simulation model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】デバイスシミュレーションモデル生成装置10は、ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を分類したライブラリから部品に適用する電気的な入出力特性を選定する入出力特性選定手段11と、選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段12と、生成した電気特性モデルを、ボードに配置する部品の物理的な入出力端子を対応付ける端子対応付け手段13と、部品の電気特性モデルに対してパッケージモデルを追加してデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段14とを備えている。
【選択図】図1
Description
11 入出力特性選定手段
12 電気特性モデル生成手段
13 端子対応付け手段
14 デバイスシミュレーションモデル生成手段
20 デバイスシミュレーションモデル生成方法
21 入出力特性選定ステップ
22 電気特性モデル生成ステップ
23 端子対応付けステップ
24 デバイスシミュレーションモデル生成ステップ
200、200A 情報処理装置
201 入力データ領域
202、202A データ処理部
203 生成モデル領域
211 LSI・ICピンI/O分類対応表
212 I/O分類電気特性モデル
213 パッケージ電気特性モデル
Claims (4)
- ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定手段と、
この入出力特性選定手段によって選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段と、
この電気特性モデル生成手段によって生成した電気特性モデルを、ボードに配置する前記部品の物理的な入出力端子を対応付ける端子対応付け手段と、
この端子対応付け手段で対応付けた前記部品の電気特性モデルに対して、前記部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段
とを具備することを特徴とするデバイスシミュレーションモデル生成装置。 - ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定ステップと、
この入出力特性選定ステップで選定した入出力特性の電気特性モデルを生成する電気特性モデル生成ステップと、
この電気特性モデル生成ステップで生成した電気特性モデルを、ボードに配置する前記部品の物理的な入出力端子を対応付ける端子対応付けステップと、
この端子対応付けステップで対応付けた前記部品の電気特性モデルに対して、前記部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成ステップ
とを具備することを特徴とするデバイスシミュレーションモデル生成方法。 - 前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項1記載のデバイスシミュレーションモデル生成装置。
- 前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項2記載のデバイスシミュレーションモデル生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006250A JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006250A JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010165135A true JP2010165135A (ja) | 2010-07-29 |
JP4862899B2 JP4862899B2 (ja) | 2012-01-25 |
Family
ID=42581249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009006250A Active JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862899B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061312A1 (ja) * | 2012-10-16 | 2014-04-24 | 日本電気株式会社 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7249303B2 (ja) | 2020-03-23 | 2023-03-30 | 株式会社東芝 | 演算装置及び演算方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218884A (ja) * | 1996-02-09 | 1997-08-19 | Oki Electric Ind Co Ltd | プリント基板の回路シミュレーション方法 |
JP2007164573A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 電子機器設計支援システム及び方法、これを用いた部品内蔵基板 |
JP2008287546A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 部品内蔵基板設計支援システム、及びこれを用いた回路シミュレータ、プログラム、部品内蔵基板 |
-
2009
- 2009-01-15 JP JP2009006250A patent/JP4862899B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218884A (ja) * | 1996-02-09 | 1997-08-19 | Oki Electric Ind Co Ltd | プリント基板の回路シミュレーション方法 |
JP2007164573A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 電子機器設計支援システム及び方法、これを用いた部品内蔵基板 |
JP2008287546A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 部品内蔵基板設計支援システム、及びこれを用いた回路シミュレータ、プログラム、部品内蔵基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061312A1 (ja) * | 2012-10-16 | 2014-04-24 | 日本電気株式会社 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
US20150286758A1 (en) * | 2012-10-16 | 2015-10-08 | Nec Corporation | Circuit simulation device, circuit simulation method, and program |
JPWO2014061312A1 (ja) * | 2012-10-16 | 2016-09-05 | 日本電気株式会社 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4862899B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wakerly | Digital Design: Principles and Practices, 4/E | |
US8479130B1 (en) | Method of designing integrated circuit that accounts for device aging | |
EP0485199A2 (en) | Creation of a factory-programmed device using a logic description and a sample device implementing the description | |
US8196075B1 (en) | Generation of input/output models | |
CN102439469A (zh) | 单元意识错误模型创建和模式生成 | |
RU132297U1 (ru) | Автоматизированная система проектирования электронных устройств | |
US20200401750A1 (en) | Verifying glitches in reset path using formal verification and simulation | |
US7424690B2 (en) | Interconnect integrity verification | |
Farooq et al. | Pre-silicon verification using multi-FPGA platforms: A review | |
JP3655106B2 (ja) | ノイズチェック装置 | |
JPWO2007086120A1 (ja) | 情報処理装置、シミュレーション方法、情報処理プログラム | |
JP4264436B2 (ja) | フリップフロップ機能素子、半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計装置 | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
JP2023519139A (ja) | 電気回路設計検査システムおよび方法 | |
JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2011065319A (ja) | 情報処理装置 | |
US9465903B1 (en) | Programmable IC design creation using circuit board data | |
zu Bexten et al. | Physical verification flow for hierarchical analog ic design constraints | |
US10049174B2 (en) | Exact delay synthesis | |
JP2009140216A (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
JP4987787B2 (ja) | 配置検証装置 | |
JP4998213B2 (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4862899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |