JP4862899B2 - デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 - Google Patents
デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 Download PDFInfo
- Publication number
- JP4862899B2 JP4862899B2 JP2009006250A JP2009006250A JP4862899B2 JP 4862899 B2 JP4862899 B2 JP 4862899B2 JP 2009006250 A JP2009006250 A JP 2009006250A JP 2009006250 A JP2009006250 A JP 2009006250A JP 4862899 B2 JP4862899 B2 JP 4862899B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- model
- board
- characteristic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
11 入出力特性選定手段
12 電気特性モデル生成手段
13 端子対応付け手段
14 デバイスシミュレーションモデル生成手段
20 デバイスシミュレーションモデル生成方法
21 入出力特性選定ステップ
22 電気特性モデル生成ステップ
23 端子対応付けステップ
24 デバイスシミュレーションモデル生成ステップ
200、200A 情報処理装置
201 入力データ領域
202、202A データ処理部
203 生成モデル領域
211 LSI・ICピンI/O分類対応表
212 I/O分類電気特性モデル
213 パッケージ電気特性モデル
Claims (4)
- ボード設計に必要な予め定めた電気特性でボードに使用する回路検証用の電気特性モデルが用意されていない特定の部品についての電気的な入出力特性を、ボード設計に影響を与える幾つかの電気的な特性の中からそれぞれの特性別に既存の部品を参照して選択できるように予め既存の部品と関連付けて入出力特性を分類した電気特性モデルのライブラリの中からコンピュータが選択させる入出力特性選択手段と、
この入出力特性選択手段によって選択された論理的な入出力特性の電気特性モデルを前記ライブラリを基にコンピュータが生成する電気特性モデル生成手段と、
この電気特性モデル生成手段によって生成した前記電気特性モデルを、ボードに配置する前記特定の部品の物理的な入出力端子にコンピュータが対応付ける端子対応付け手段と、
この端子対応付け手段で対応付けた前記特定の部品の電気特性モデルに対して、前記特定の部品のパッケージに対応したパッケージモデルを追加して前記特定の部品全体としてのデバイスシミュレーションモデルをコンピュータが生成するデバイスシミュレーションモデル生成手段
とを具備することを特徴とするデバイスシミュレーションモデル生成装置。 - ボード設計に必要な予め定めた電気特性でボードに使用する回路検証用の電気特性モデルが用意されていない特定の部品についての電気的な入出力特性を、ボード設計に影響を与える幾つかの電気的な特性の中からそれぞれの特性別に既存の部品を参照して選択できるように予め既存の部品と関連付けて入出力特性を分類した電気特性モデルのライブラリの中からコンピュータが選択させる入出力特性選択ステップと、
この入出力特性選択ステップで選択された論理的な入出力特性の電気特性モデルを前記ライブラリを基にコンピュータが生成する電気特性モデル生成ステップと、
この電気特性モデル生成ステップで生成した前記電気特性モデルを、ボードに配置する前記特定の部品の物理的な入出力端子にコンピュータが対応付ける端子対応付けステップと、
この端子対応付けステップで対応付けた前記特定の部品の電気特性モデルに対して、前記特定の部品のパッケージに対応したパッケージモデルを追加して前記特定の部品全体としてのデバイスシミュレーションモデルをコンピュータが生成するデバイスシミュレーションモデル生成ステップ
とを具備することを特徴とするデバイスシミュレーションモデル生成方法。 - 前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項1記載のデバイスシミュレーションモデル生成装置。
- 前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項2記載のデバイスシミュレーションモデル生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006250A JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006250A JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010165135A JP2010165135A (ja) | 2010-07-29 |
JP4862899B2 true JP4862899B2 (ja) | 2012-01-25 |
Family
ID=42581249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009006250A Active JP4862899B2 (ja) | 2009-01-15 | 2009-01-15 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862899B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11615226B2 (en) | 2020-03-23 | 2023-03-28 | Kabushiki Kaisha Toshiba | Recording medium, computing method, and computing device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150286758A1 (en) * | 2012-10-16 | 2015-10-08 | Nec Corporation | Circuit simulation device, circuit simulation method, and program |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218884A (ja) * | 1996-02-09 | 1997-08-19 | Oki Electric Ind Co Ltd | プリント基板の回路シミュレーション方法 |
JP2007164573A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 電子機器設計支援システム及び方法、これを用いた部品内蔵基板 |
JP2008287546A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 部品内蔵基板設計支援システム、及びこれを用いた回路シミュレータ、プログラム、部品内蔵基板 |
-
2009
- 2009-01-15 JP JP2009006250A patent/JP4862899B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11615226B2 (en) | 2020-03-23 | 2023-03-28 | Kabushiki Kaisha Toshiba | Recording medium, computing method, and computing device |
Also Published As
Publication number | Publication date |
---|---|
JP2010165135A (ja) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103294842B (zh) | 半导体器件设计方法、系统和计算机可读介质 | |
US8479130B1 (en) | Method of designing integrated circuit that accounts for device aging | |
EP0485199A2 (en) | Creation of a factory-programmed device using a logic description and a sample device implementing the description | |
CN102439469A (zh) | 单元意识错误模型创建和模式生成 | |
RU132297U1 (ru) | Автоматизированная система проектирования электронных устройств | |
US7424690B2 (en) | Interconnect integrity verification | |
CN105138769A (zh) | 一种用于可编程电路的时序模型生成方法及装置 | |
JP3655106B2 (ja) | ノイズチェック装置 | |
US20080300832A1 (en) | Information processing apparatus, simulation method, and program thereof recorded on computer-readable storage medium | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
JP2023519139A (ja) | 電気回路設計検査システムおよび方法 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP6636968B2 (ja) | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム | |
US7275223B2 (en) | Facilitating high-level validation of integrated circuits in parallel with development of blocks in a hierarchical design approach | |
US9465903B1 (en) | Programmable IC design creation using circuit board data | |
JP2009140216A (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
US10049174B2 (en) | Exact delay synthesis | |
JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
JP4998213B2 (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
CN104462681B (zh) | 辅助干涉检查的方法 | |
JP2013190937A (ja) | 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法 | |
JP4066399B2 (ja) | 集積回路におけるホットキャリア効果のシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4862899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |