JP2023519139A - 電気回路設計検査システムおよび方法 - Google Patents
電気回路設計検査システムおよび方法 Download PDFInfo
- Publication number
- JP2023519139A JP2023519139A JP2022552321A JP2022552321A JP2023519139A JP 2023519139 A JP2023519139 A JP 2023519139A JP 2022552321 A JP2022552321 A JP 2022552321A JP 2022552321 A JP2022552321 A JP 2022552321A JP 2023519139 A JP2023519139 A JP 2023519139A
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- data
- electrical circuit
- specify
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 238000013461 design Methods 0.000 title claims abstract description 104
- 238000007689 inspection Methods 0.000 title claims abstract description 75
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 32
- 238000013473 artificial intelligence Methods 0.000 claims abstract description 28
- 238000012942 design verification Methods 0.000 claims description 53
- 238000012360 testing method Methods 0.000 claims description 25
- 238000004458 analytical method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 19
- 230000000153 supplemental effect Effects 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 13
- 238000003339 best practice Methods 0.000 claims description 12
- 230000000007 visual effect Effects 0.000 claims description 7
- 238000013501 data transformation Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000007405 data analysis Methods 0.000 claims description 5
- 238000013075 data extraction Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000010801 machine learning Methods 0.000 description 5
- 238000012552 review Methods 0.000 description 5
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000000429 assembly Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 235000000332 black box Nutrition 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010230 functional analysis Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
- G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
出力結果を生成するためにAIアルゴリズムを決定論アルゴリズムと共に利用することによって電気回路に関連した電気的ドキュメンテーションから自律的にデータを抽出、変換および分析するように構成された、電気設計検査のための人工知能(AI)ベースのシステムおよび方法。【選択図】図1A
Description
本開示は、電気設計検査のための人工知能(AI)ベースのシステムおよび方法に関し、より詳細であるが排他的ではなく、AIアルゴリズムを使用して、例えば、データシートなどの電気部品ドキュメンテーションから情報を自律的に抽出し、前記情報を利用して電気回路の電気回路図およびレイアウト表現の自動的で包括的な検査を実行することに関する。
電気部品を含む電気回路は、すべての最新電気装置の礎石である。ここ数十年間、電気部品のサイズが縮小しているので、所与の空間内に埋め込まれるか、または所与の空間上に取り付けられ得る電気部品の数が増大しており、結果として、電気回路は遥かに複雑になった。前記電気回路は、抵抗、キャパシタ、インダクタ、ダイオード、トランジスタ等の単純な受動部品であり得、マイクロプロセッサ、電圧レギュレータ、センサー等の高性能の能動部品でもあり得る。
前述を考慮し、それらの高い複雑性に起因して、プリント基板(PCB)、シリコンベースのチップを含む電気回路、および他のタイプの電気回路などの、電気回路の電気回路図およびレイアウトドキュメンテーションは多くの場合、単純で直接的なエラーから複雑な論理エラーに及ぶエラー/欠陥を含む。
複雑なアナログまたはデジタル部分回路を含み得る、典型的なアナログまたはデジタル回路は、様々な相互接続された受動および能動電気部品から成る。複雑な機能性は、複数の電気部品を様々な方法で一緒に接続してPCBなどの電気回路を作製することによって達成できる。
電気回路を形成する電気部品の特定の接続は多数の表現で定義され得る。極めて一般的なかかる表現はネットリストファイルであり、それは、その電気部品およびそれらのピン(「ノード」とも呼ばれる)のリスト、ならびに様々なノード間の相互接続を含む電気回路の接続の記述である。言い換えれば、ネットリストは、これらの接続の幾何学的特性(例えば、部品の位置、層の数、トレース長など)への言及のない、回路接続の高レベル記述である。これらの幾何学的特性は一般に、回路の幾何形状全体およびトポロジーを表す、レイアウトファイルで表される。
典型的には、新しい電気回路を開発するプロセスは、指定されたソフトウェアを使用し、所望の回路仕様に従って、回路の電気回路図およびレイアウトを設計し、次いで、回路の設計(回路図および/またはレイアウト)をシミュレートしてレビューすることを含む。
現在、設計レビューの重要な部分は、電気部品のデータシート全ての人間による読み取り、それらからの各部品の要件の理解、およびこれらの要件が設計と適合していて守られたかどうかのチェックに基づく。一旦、回路が、前述のように設計されて、シミュレートおよびレビューされると、それが要求どおりに機能することを確実にするために、設計の物理的実装、すなわち、プロトタイプが作製されて、次いで検査される(一般に、「ブリングアップ」フェーズとして知られている)。所望の機能が取得されない場合、回路は設計フェーズに戻されて、検出されたエラーが訂正されて設計は別の「ブリングアップ」フェーズを通り、その時点で、他のエラーが検出され得る。この反復プロセスは、「ブリングアップ」フェーズでエラーが検出されなくなるまで、繰り返される。この時点で、電気回路が市販用に製造され得る。
エラーが「ブリングアップ」フェーズだけで検出される度に電気回路を再設計して、その物理的実装を再作製することは費用と時間がかかり得る。その上、時々、いくつかのエラーは「ブリングアップ」フェーズにおいてさえ検出されず、最終製品へと進み、その信頼性を損なって、その製造業者の評判に対するリスクとなる。従って、そのプロセスの可能な限り初期においてできるだけ多くのエラーを検出し、反復数および欠陥製品のリスクを減らすことが望ましい。
エラーを探して、回路(回路図および/またはレイアウト)の設計をシミュレートおよびレビューするための様々な技法が存在する。これらは、とりわけ、機能分析、タイミングシミュレーション、および、設計されている回路のモデルを、電気回路の所望の機能を記述する参照モデルと比較する、論理等価チェックを含み得る。これらの技法は有用であるが、それらは、プル(アップ/ダウン)抵抗を欠いている、通信プロトコル回線の不一致、動作条件(電圧、電流、温度など)を上回っている、直接接続指示違反、誤った部品の配置およびトレースルーティングなどの、データシートからの情報に関連し得るエラーまたは非最適設計(違反しているか、または守られていない最良実施ガイドラインの観点から)を識別しない可能性がある。
これらのタイプの欠陥の一部は、既存の検証ソフトウェアツールによって部分的にチェックされ得るが、前記ツールは、それらのデータシート情報への包括的なアクセスの欠如に起因して極度に制限される。それ故、今日実施されるレビュープロセスは手動および非自動化の設計レビュー手順に非常に大きく依存しており、従って、時間がかかり(典型的には、今日、平均的な回路設計の人間による検査は数週間かかる)、面倒でエラーを起こしやすい。
その上、他の要因の中で特に、電気部品サイズの極小化(例えば、シリコンチップあたりの増加し続けるトランジスタ数に関する「ムーアの法則」を参照)によって引き起こされる、電気回路のますます増大する複雑さは、人間による検査を合理的な時間内に完全かつ正確に終了するのを非現実的にする。
前述した既存の検証ソフトウェアツールは、電気回路の部品のデータシートからの情報の手動挿入に依存する。いくつかのかかる現在の技法の例は次を含む:
1.PCB設計CAD(コンピュータ支援設計)ソフトウェアのほとんどで実装されている様々な「DRC」(「デザインルールチェック」)ツール。これらのツールは、非常に狭い範囲のエラーを検出することが可能である。例えば、電気回路図DRCツールは主に、互換性のないピンタイプの接続(例えば、出力-出力接続)および極度に不規則な接続(例えば、2より少ない接続をもつネット)に関連するエラーを検出することが可能である。
2.「Valydate Schematic Analysis」ツールは、米国特許公開US8650515B2のとおりMentor GraphicsのXpeditionパッケージ内で実装されており、回路部分のピンタイプ構成に基づいて、回路全体の一部に適用するチェックのサブセットを判断することを含む回路設計を検証するためのシステムおよび方法を開示する。前記開示される「Valydate Schematic Analysis」ツールは、回路の回路図ファイルの検査に制限されており、レイアウト設計の検査またはそれ以外の検証は提言しない。その上、「Valydate Schematic Analysis」ツールの検査技法は、データシートからのデータの予め構成されたパラメトリックモデルへの手動挿入に基づいており、それに限定される。
1.PCB設計CAD(コンピュータ支援設計)ソフトウェアのほとんどで実装されている様々な「DRC」(「デザインルールチェック」)ツール。これらのツールは、非常に狭い範囲のエラーを検出することが可能である。例えば、電気回路図DRCツールは主に、互換性のないピンタイプの接続(例えば、出力-出力接続)および極度に不規則な接続(例えば、2より少ない接続をもつネット)に関連するエラーを検出することが可能である。
2.「Valydate Schematic Analysis」ツールは、米国特許公開US8650515B2のとおりMentor GraphicsのXpeditionパッケージ内で実装されており、回路部分のピンタイプ構成に基づいて、回路全体の一部に適用するチェックのサブセットを判断することを含む回路設計を検証するためのシステムおよび方法を開示する。前記開示される「Valydate Schematic Analysis」ツールは、回路の回路図ファイルの検査に制限されており、レイアウト設計の検査またはそれ以外の検証は提言しない。その上、「Valydate Schematic Analysis」ツールの検査技法は、データシートからのデータの予め構成されたパラメトリックモデルへの手動挿入に基づいており、それに限定される。
前述の検証ツールは、これらのツールを使用する場合にさえ、業界は依然として人間の手動による設計レビューに大いに依存して、多数の「リスピン」(前述のとおり、設計-レイアウトの「ブリングアップ」フェーズの反復に対する通称)に悩まされているという事実から明らかなように、電気回路における最良実施ガイドラインの設計エラー/欠陥/違反の問題を解決しない。
従って、当技術分野において、自律的で、広範囲に及び、包括的で、電気回路設計における様々な抽象化/複雑さレベルからエラー/欠陥/最良実施ガイドライン違反を前もって検出することが可能な、電気回路設計ツールを検査するためのシステムおよび方法を提供する必要がある。かかる操作を効率的でタイムリーな方法で、数分程度で、実行することは、当技術分野においてなおさら必要である。
現在の技術の前記制限および欠点、ならびに検出されるエラーの限定された範囲、拡張性、使い易さおよび安定性に関する他の制限は、以下で提案される本発明を正当化する。
以下の実施形態およびその態様は、模範的で例示であって、範囲を制限することを意図していない、システム、装置および方法と共に説明されて例示される。様々な実施形態では、前述した問題の1つ以上が低減または除去されているが、他の実施形態は他の利点または改善を対象とする。
本発明は、いくつかの実質的な利点を提供し、その一部は以下に関する:
・検出されるより広い範囲のエラー-自動抽出は、合理的な手動プロセスと比較してより多くのデータを取得できる。結果として、本発明は、既存の技法と比較して、異なる複雑さレベルから、前例のない広い範囲の欠陥の検出を可能にする。
・拡張性-本発明は、自動抽出機能を提供し、それは、例えば、検査すべき新しいタイプのデータを追加する能力を提供することなど、例えば、新しい電気部品を、それらの電気的ドキュメンテーションを自動的に抽出して変換することによってサポートする能力を提供することなど、および例えば、既存の部品に対するデータの一貫した更新に関する能力を提供することなど、いくつかの寸法における拡張性を可能にする。例えば、ある部品の製造業者が電気的ドキュメンテーションの更新/修正を発行すると、それは、最新の電気回路の回路図およびレイアウト検査システムを提供するためにシームレスにアップロードされ得る。それに対して、これらの操作のいずれも、既存の手動検査ベースの技法を使用する場合、極めて困難で費用がかかる。
・使い易さ-本発明は、(以下で説明されるいくつかの特定の例外は別として)データの自律的な抽出を可能にする回路図およびレイアウト検査能力を提供する電気回路設計検査システムおよび方法を提供する。結果として、ユーザーは、大量のデータの複雑な挿入を実行することを要求されず(既存のソリューションにおいて時々要求されるが)、ネットリスト、ガーバーファイル、BOM、または任意の他の関連データなどの、電気設計データをアップロードする、ドラッグアンドドロップインタフェースなどの、フレンドリーインタフェースを簡単に使用できる。
・安定性-手動操作を回避することにより、本発明は、既知の既存の技法に影響を及ぼし得る、「ヒューマンエラー」のリスクを免れ得る。
・検出されるより広い範囲のエラー-自動抽出は、合理的な手動プロセスと比較してより多くのデータを取得できる。結果として、本発明は、既存の技法と比較して、異なる複雑さレベルから、前例のない広い範囲の欠陥の検出を可能にする。
・拡張性-本発明は、自動抽出機能を提供し、それは、例えば、検査すべき新しいタイプのデータを追加する能力を提供することなど、例えば、新しい電気部品を、それらの電気的ドキュメンテーションを自動的に抽出して変換することによってサポートする能力を提供することなど、および例えば、既存の部品に対するデータの一貫した更新に関する能力を提供することなど、いくつかの寸法における拡張性を可能にする。例えば、ある部品の製造業者が電気的ドキュメンテーションの更新/修正を発行すると、それは、最新の電気回路の回路図およびレイアウト検査システムを提供するためにシームレスにアップロードされ得る。それに対して、これらの操作のいずれも、既存の手動検査ベースの技法を使用する場合、極めて困難で費用がかかる。
・使い易さ-本発明は、(以下で説明されるいくつかの特定の例外は別として)データの自律的な抽出を可能にする回路図およびレイアウト検査能力を提供する電気回路設計検査システムおよび方法を提供する。結果として、ユーザーは、大量のデータの複雑な挿入を実行することを要求されず(既存のソリューションにおいて時々要求されるが)、ネットリスト、ガーバーファイル、BOM、または任意の他の関連データなどの、電気設計データをアップロードする、ドラッグアンドドロップインタフェースなどの、フレンドリーインタフェースを簡単に使用できる。
・安定性-手動操作を回避することにより、本発明は、既知の既存の技法に影響を及ぼし得る、「ヒューマンエラー」のリスクを免れ得る。
一態様によれば、電気設計検査のために人工知能(AI)ベース法を使用するための方法が提供され、ステップ(i);少なくとも1つの電気部品と関連付けられた少なくとも1つの電気的ドキュメンテーションからデータを抽出すること、かかる部品は少なくとも1つの電気設計表現で表された電気回路の部分である、ステップ(ii);電気回路に関する補足データおよび挿入のために選択された追加のユーザー定義ルールを抽出すること、ステップ(iii);ステップ(i)で抽出されたデータを形式言語に変換すること、ステップ(iv);ステップ(ii)で受信したデータおよびステップ(iii)で生成された変換データを利用して設計検証プロセスを実行すること、ステップ(v);検査結果出力を生成することを含み、ステップ(i)、(iii)~(v)は自律的な方法で実施されるように構成され、ステップ(iii)におけるデータ変換は、AIモデルを決定論アルゴリズムと共に利用することによって自律的な方法で実施されるように構成され、検査結果出力は、少なくとも1つの電気設計において表現された電気回路に関する様々な分析結果を指定するように構成される。
いくつかの実施形態によれば、ステップ(iv)におけるデータ分析は、AIモデルによって実施されるように更に構成される。
いくつかの実施形態によれば、ステップ(iv)におけるデータ分析は、電気回路理論に基づく決定論アルゴリズムによって実施されるように更に構成される。
いくつかの実施形態によれば、電気回路はプリント基板(PCB)/シリコンベースのチップである。
いくつかの実施形態によれば、補足の電気設計データは、電気回路の回路図特性を記述するネットリストファイルを含む。
いくつかの実施形態によれば、補足の電気設計データは、電気回路のレイアウト特性を記述するガーバーファイルを含む。
いくつかの実施形態によれば、補足の電気設計データは、部品表(BOM)に関するデータを含む。
いくつかの実施形態によれば、選択されたユーザー定義ルールは、電気設計検査プロセス中に提供されて選択されるように構成された少なくとも1つのユーザー定義ルールに関するデータを含む。
いくつかの実施形態によれば、ユーザーは、電気設計検査プロセス中に強制すべき、少なくとも1つのユーザー定義ルールを選択するか、または代替としてユーザー定義ルールを選択しないことが可能である。
いくつかの実施形態によれば、少なくとも1つのユーザー定義ルールは、電気設計検査プロセス中に強制するように構成されたルールの予め定義されたグローバルリストに対する補足である。
いくつかの実施形態によれば、ルールの予め定義されたグローバルリストは、ユーザーにより任意の方法で編集または修正するように構成される。
いくつかの実施形態によれば、ユーザー定義ルールの違反は、検査結果出力内に指定される。
いくつかの実施形態によれば、ステップ(iii)におけるデータ変換は、AIモデルによって実施されるように構成され、AIモデルは自然言語で書かれたデータを分析して、それを標準的な形式言語に翻訳するように構成される。
いくつかの実施形態によれば、AIモデルは、関連データを抽出して分析するように訓練されたテキスト解析およびNLPモデルである。
いくつかの実施形態によれば、AIモデルは、関連データを抽出して分析するように訓練された画像処理およびコンピュータビジョンモデルである。
いくつかの実施形態によれば、電気的ドキュメンテーションの自律的抽出は、前記電気的ドキュメンテーションがその制作者によって更新されるときはいつでも、システムによって使用される形式言語の自律的更新を可能にする。
いくつかの実施形態によれば、電気設計検査方法は、ユーザーが、非公開ドキュメンテーションおよび/または補足の電気設計データを手動で挿入するのを更に可能にする。
いくつかの実施形態によれば、検査結果出力は、少なくとも1つの製造業者の指示の設計違反を指定するように構成される。
いくつかの実施形態によれば、少なくとも1つの指示は、電気設計における部品の適切な使用のための要件を示すために指定された特定のテキストデータまたはグラフィック表現から判断され得る。
いくつかの実施形態によれば、検査結果出力は、部品間の誤った接続に起因する設計エラーを指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、関連部品の特性を組み合わせて、電気回路理論法則を適用することによって論理設計エラーを指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、電気回路内の任意の所与のピン/部品上の過電流/過電圧/過電力を指定するように構成される。
いくつかの実施形態によれば、電流/電圧/電力値は、電気回路内の少なくとも1つの電気部品の少なくとも1つの電気的ドキュメンテーション内で指定された電流/電圧/電力出力を計算する少なくとも1つの式を自動的に抽出および利用することによって計算され、それを電気設計表現における実際の接続と比較して、実際の電流/電圧/電力出力を判断する。
いくつかの実施形態によれば、検査結果出力は、タイミング制約違反を指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、グローバルルールまたは選択されたユーザー定義ルールのいずれかに基づいて、警告および/または最適実施推奨のリストを指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、電気回路内の任意の部品に関するフットプリントにおける不一致を指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、様々な欠陥をテキスト表現として示す報告書である。
いくつかの実施形態によれば、検査結果出力は、様々な欠陥を視覚的表現として示す図示的報告書である。
いくつかの実施形態によれば、検査結果出力は、前記様々な欠陥に対する考えられる修正を表す視覚的ガイドラインを更に示す。
いくつかの実施形態によれば、検査結果出力は、部品のピンを接続するための少なくとも1つの指示の任意の違反を指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、部品の熱/エクスポーズドパッドを接続するための少なくとも1つの指示の任意の違反を指定するように構成される。
いくつかの実施形態によれば、検査結果出力は、任意の欠いている必要なプルアップ/プルダウン抵抗を指定するように構成され、指定は、既知の通信プロトコルの一部としてネット/ライン機能から導出されるか、またはそのネット/ラインに接続された電気部品の少なくとも1つの少なくとも1つの電気的ドキュメンテーション内に出現する指示から導出され得る。
いくつかの実施形態によれば、電気設計検査方法は、既知の通信プロトコルに従ったラインの任意の混乱を指定するように構成され、通信プロトコルおよび個々のピンの役割は関連部品のドキュメンテーションによって判断される。
いくつかの実施形態によれば、電気設計検査方法は、互換性のない論理レベルをもつ部品のIOピン間の任意の誤った接続を指定するように構成され、論理レベルは関連部品のドキュメンテーションによって判断される。
いくつかの実施形態によれば、電気設計検査方法は、その絶対最大定格/推奨される動作条件制限を上回る任意のパラメータを指定するように構成され、条件制限は関連部品のドキュメンテーションによって判断される。
いくつかの実施形態によれば、電気設計検査方法は、I2Cバスアドレス間の衝突を指定するように構成され、各部品のバスアドレスはその電気的ドキュメンテーションによって判断される。
いくつかの実施形態によれば、電気設計検査方法は、正しい出力電圧を供給するのを阻止する、電圧レギュレータに対する任意の誤った入力電圧を指定するように構成される。
いくつかの実施形態によれば、電気設計検査方法は、既知の標準を守っていない電気回路の部分を形成する部品の任意の利用を指定するように構成され、検査する特定の標準は、補足データ内のユーザー定義ルールを用いてユーザーによって選択される。
いくつかの実施形態によれば、電気設計検査方法は、電気設計において表されている電気回路の部分を形成する少なくとも1つの部品の特性に関する統計データおよび分析を提示するように構成される。
いくつかの実施形態によれば、統計データおよび分析は、熱的特性/幾何学的特性に関係する。
いくつかの実施形態によれば、電気設計検査方法は、関連部品のドキュメンテーションと矛盾したグラウンドプレーンの上の部品の誤った配置を指定するように構成される。
第2の態様によれば、電気設計検査のためのシステムが提供されて:少なくとも1つの電気部品と関連付けられた少なくとも1つの電気的ドキュメンテーションからデータを抽出するためのデータ抽出手段、かかる部品は少なくとも1つの電気設計表現で表現された電気回路の部分である;電気回路に関する補足データおよび検査のために選択された追加のユーザー定義ルールが抽出可能な補足データ源;前記データ抽出手段によって少なくとも1つの電気的ドキュメンテーションから抽出されたデータが形式言語に変換可能な変換手段;AIモデルを決定論アルゴリズムと共に採用しながら、変換されて収集されたデータを利用して、検査結果を出力することにより、設計検証プロセスを自律的に操作する前記データ抽出および変換手段と結合されたコントローラを含む。
本発明のいくつかの実施形態は本明細書では添付の図面を参照して説明される。説明は、図面と共に、いくつかの実施形態がどのように実施され得るかを当業者に明らかにする。図面は、図示説明のためであり、実施形態の構造的詳細を、本発明の基本的理解にとって必要である以上に詳細に示すことは意図していない。
図面では:
以下の詳細な説明では、本発明の完全な理解を提供するために多数の特定の詳細が記載される。しかし、本発明はこれらの特定の詳細なしで実施され得ることが当業者によって理解されるであろう。他の事例では、周知の方法、手順、ならびに部品、モジュール、ユニットおよび/または回路は、本発明を曖昧にしないために詳細には説明されていない。一実施形態に関して説明されたいくつかの特徴または要素は、他の実施形態に関して説明される特徴または要素と組み合わされ得る。分かりやすくするために、同じか、または類似の特徴もしくは要素の説明は繰り返されない可能性がある。
本発明の実施形態はこれに関して制限されないが、例えば、「処理する」、「計算する(computing)」、「計算する(calculating)」、「判断する」、「確立する」、「分析する」、「チェックする」、「設定する」、「受信する」、または同様のもの等の用語を利用した説明は、コンピュータのレジスタおよび/またはメモリ内の物理的(例えば、電子的)量として表されたデータを、操作ならびに/または、動作および/もしくはプロセスを実行するための命令を格納し得る、コンピュータのレジスタおよび/もしくはメモリもしくは他の情報持続性記憶媒体内の物理的量として同様に表される他のデータに変換する、コントローラ、コンピュータ、コンピューティングプラットフォーム、コンピューティングシステム、または他の電子コンピューティング装置の動作(複数可)および/またはプロセス(複数可)を指し得る。
特に断らない限り、本明細書で説明される方法実施形態は、特定の順序またはシーケンスに制限されない。追加として、説明される方法実施形態またはその要素の一部は、同時に、同時点において、または共に生じ得るか、または実行できる。
用語「コントローラ」は本明細書では、メモリ装置、中央処理装置(CPU)またはマイクロプロセッサ、およびいくつかの入力/出力(I/O)ポートを備え得る任意のタイプのコンピューティングプラットフォーム、例えば、パーソナルコンピュータなどの汎用コンピュータ、ラップトップ、タブレット、モバイル携帯電話またはクラウドコンピューティングシステムを指す。
用語「電気的ドキュメンテーション」は本明細書では、形式言語などの均一のデータフォーマットで書かれていない、電気データシート、リファレンス設計、アプリケーションノート等の、電気回路表現に関連した任意のデータを指す。
用語「電気設計データ」は本明細書では、均一なデータフォーマットで書かれている、回路図、電気ダイアグラム、基本ダイアグラム、ネットリストなどの電気回路図、ガーバーファイルなどの電気レイアウト、BOMなどの、数値、テキストまたはグラフィックのいずれかの、任意の種類の電気回路表現を指す。
用語「データシート」は本明細書では、電気部品を製造している会社によって提供される任意の文書によるドキュメンテーションを指し、それはその特性および要件に関する情報を含む。これは、次の一般的な名前「データシート」、「リファレンス設計」、「アプリケーションノート」、「正誤表」、「ユーザーマニュアル」、「ユーザーガイドライン」等、を持つ文書を含み得るが、それらに限定されない。データシートは、PDF、TXT、DICなどの、様々なフォーマットで書かれ得る。
用語「ネットリスト」は本明細書では、電気回路図から生成された最終出力を指し、電気回路の接続を開示する。ネットリストは、任意の回路図設計CADソフトウェア(例えば、OrCAD、Altiumなど)からエクスポートされ得る。ネットリストは、複数のネットを含み得、その各々は、電気部品、またはより詳細には、一緒に接続される、部品の、複数のポート、もしくはピンを示す。ネットリスト内に指定される各電気部品は、リファレンスによって識別され得、前記リファレンスと関連付けられた特定の電気部品は別個に、典型的には部品表(BOM)によって、指定され得る。
用語「レイアウト」は本明細書では、回路の全体的な幾何形状およびトポロジーを指す。例えば、ガーバーファイルなどのレイアウトファイルは、電気回路内に埋め込まれたか、または電気回路上に配置された電気部品の幾何形状ベアリング、および電気回路自体の物理的特性を開示し得る。
用語「BOM」(部品表)は本明細書では、原料、組立体、サブ組立体、部品および部品、ならびに製品を製造するために必要な各々の量の包括的な項目表を指す。
用語「ネット」は本明細書では、相互に接続(短絡(shortened))されているピンのグループを指す。
用語「ライン」は本明細書では、直列抵抗を用いて相互に接続されているネットのグループを指す。
用語「論理レベル」は本明細書では、デジタル通信/制御の目的で「高」(「1」としても知られている)および「低」(「0」としても知られている)と考えられる電圧範囲を指す。
用語「ユーザー定義ルール」は本明細書では、電気設計において強制または検証するために選択された所望のルールである、ユーザーからの任意の種類の入力を指す。ユーザー定義ルールは、設計検査フェーズにおいて設計検証ユニット(図1の説明で開示される)によって強制される任意選択および/または追加の予め定義されたルールであり得る。ユーザー定義ルールは、グローバルルールに加えて追加されて、設計検証ユニットによって強制されるようにも指定され得る。
用語「自然言語」は本明細書では、話し言葉、自然のグラフ/ダイアグラム/回路図などの、非構造化、半構造化または完全な構造化、表現かどうかに関わらず、任意の形式の非標準化データを指す。
用語「形式言語」は本明細書では、電気部品に関する情報を標準化するために使用される固有の統一された言語を指す。
本発明は、データシートなどの電気的ドキュメンテーションからのデータの自動抽出を使用して、いくつかの利用をもたらす、例えば:
・電気設計におけるエラーの早期検出、「リスピン」の必要数の低減となり、その結果として、より短いR&Dサイクル、より短い「商品化までの時間」およびより低コスト(作業時間および材料の両方の観点から)をもたらす。
・最終製品に向かって進むエラーの低リスク。
・「健全」で予測可能な設計プロセス、設計プロセス中、手動操作および検査に対する必要性がかなり低い。
・設計の品質を向上させる最良実施ガイドライン、および/またはユーザー定義ルールの強制。
・電気設計におけるエラーの早期検出、「リスピン」の必要数の低減となり、その結果として、より短いR&Dサイクル、より短い「商品化までの時間」およびより低コスト(作業時間および材料の両方の観点から)をもたらす。
・最終製品に向かって進むエラーの低リスク。
・「健全」で予測可能な設計プロセス、設計プロセス中、手動操作および検査に対する必要性がかなり低い。
・設計の品質を向上させる最良実施ガイドライン、および/またはユーザー定義ルールの強制。
いくつかの実施形態によれば、電気回路設計検査システムは、設計者が、比較的些細なものから重要ものまで、直接的から複雑で潜在的な設計違反まで、様々な欠陥を検出するのを可能にする自動検査ツールを提供するように構成されたソフトウェアによって操作される任意のコントローラであり得、前記検査は、電気回路の電気回路図準備/設計の段階に続いて適用されるように構成され、従って、物理的なプロトタイプが作製される前に、「ブリングアップ」フェーズまで遥々進む必要なく、電気回路の電気回路図およびレイアウトを完全に検査することが可能な早期検査システムを提供する。
いくつかの実施形態によれば、電気回路設計検査システムおよび方法は、ユーザーが、例えば、ネットリスト、ガーバーファイル、BOM等の電気設計データ、および任意選択のユーザー定義ルールを挿入するのを可能にし得る。それは、ユーザーが、開示されたデータシートなどの、非公開の電気的ドキュメンテーションを挿入するのも可能にし得る。
いくつかの実施形態によれば、電気設計データおよび/または非公開ドキュメンテーションは、ドラッグアンドドロップUIなどの便利なユーザーインタフェース(UI)を使用して挿入され得る。
いくつかの実施形態によれば、電気設計データおよび/または非公開ドキュメンテーションは一部、自律的に抽出され得る。例えば、前記データは、1つ以上のフォルダ、サーバー、データセンター等から、ユーザーがあるデータ位置への経路を手動で挿入するのを可能にすることによって抽出され得、検査プロセスの残りは自律的に続行し得る。
いくつかの実施形態によれば、ユーザーは、電気回路設計検査システムに手動でサインインするように要求され得、次にユーザーは、所望のユーザー定義ルールなどを、リストから選択するか、または要求されたユーザー定義ルールを手動で編集もしくは調整するように要求され得る。次に、ユーザーは、ドラッグアンドドロップUIを使用して要求された電気設計データおよび補足/非公開の電気的ドキュメンテーションデータを電気回路設計検査システムに入力し得る。次に、ユーザーは電気回路設計検査システムに、挿入された電気設計データを分析するように命令して結果を待ち得る。次に、ユーザーは、前記結果に基づいて生成された報告書を表示するか、またはダウンロードすることを選択し得る。
ここで、本発明の電気回路設計検査システムおよび方法10の動作の流れ図を図式的に例示する、図1を参照する。図のように、動作100において、専用のAIベースのテキスト解析および/またはコンピュータビジョンアルゴリズムなどの、解析アルゴリズムが、データシートなどの電気的ドキュメンテーションを、動作102のとおり形式言語に変換し得る。
いくつかの実施形態によれば、部品の特性および要件を提示する電気的ドキュメンテーション内の各関連情報項目は以下を使用して推測され得る:
・ブラックボックスの機械学習(ML)アルゴリズム、例えば、テキスト情報項目に対するテキスト解析およびNLPアルゴリズムおよびモデル、ならびにグラフィック情報項目に対するNN、CNN、RNN、または他のAIモデルなどの、コンピュータビジョンアルゴリズムおよびモデル。
いくつかの実施形態によれば、前記MLアルゴリズムまたはAIモデルは、異なる電気的ドキュメンテーションからの多量の情報項目に関してそれらを訓練することによって学習および向上し得る。
・電気回路理論および領域知識に基づく決定論アルゴリズム。
・MLおよび決定論アルゴリズムを、MLアルゴリズムまたはAIモデルを調整することによって、問題の特定の領域、すなわち、電気回路理論言語(特殊な句、記号等を含む)、ルール、特別な特性、法則などに結合する特注のアルゴリズム。
・ブラックボックスの機械学習(ML)アルゴリズム、例えば、テキスト情報項目に対するテキスト解析およびNLPアルゴリズムおよびモデル、ならびにグラフィック情報項目に対するNN、CNN、RNN、または他のAIモデルなどの、コンピュータビジョンアルゴリズムおよびモデル。
いくつかの実施形態によれば、前記MLアルゴリズムまたはAIモデルは、異なる電気的ドキュメンテーションからの多量の情報項目に関してそれらを訓練することによって学習および向上し得る。
・電気回路理論および領域知識に基づく決定論アルゴリズム。
・MLおよび決定論アルゴリズムを、MLアルゴリズムまたはAIモデルを調整することによって、問題の特定の領域、すなわち、電気回路理論言語(特殊な句、記号等を含む)、ルール、特別な特性、法則などに結合する特注のアルゴリズム。
いくつかの実施形態によれば、AI解析アルゴリズムによって抽出して分析するように指定されたデータは、電気回路を形成する電気部品のいくつかの特性を含み得る。電気回路図およびレイアウト検査に加えて、解析される特性の一部は機械的、例えば、部品の物理的寸法、機械的応力範囲などであり得、解析される特性の一部は熱的、例えば、熱プロファイル、熱抵抗などであり得る。
いくつかの実施形態によれば、これらの様々な特性は、かかる補足データがその種類の検査に対する関連情報、例えば、機械的検査に対するDXFファイルなど、を含むという条件で、他の種類の検査、例えば、機械的検査、熱的検査、コンピュータ支援エンジニアリング検査などに対して使用され得る。
いくつかの実施形態によれば、データシートなどの電気的ドキュメンテーションは、少なくとも1つの電気設計表現(電気回路図)で表される電気回路の部分を形成する少なくとも1つの電気部品を開示する。
いくつかの実施形態によれば、データシートは、自然言語、グラフ、ダイアグラム、回路図などの様々な形式で書かれ得、従って、自動検査システムは、典型的なデータシートを処理して評価することができない可能性があり、そのためなおさら、その一貫性に関する推奨/訂正を生成することはできない。AI解析アルゴリズムは、検査されるデータシートを書くために使用された任意のデータを、形式的で標準的な言語に変換するように構成されて、統一された分析および検査を可能にし得る。
いくつかの実施形態によれば、解析アルゴリズムは、オンラインで入手可能な公開の電気的ドキュメンテーションからデータを抽出するように構成され得る。動作104および108で、電気回路設計検査システム10は、電気回路設計ファイル、BOMおよび任意選択のユーザー定義ルールを分析するように構成される。
いくつかの実施形態によれば、電気回路設計ファイルは、CAD(PADS、OrCAD、Altium等)などの任意の回路図設計ソフトウェアからエクスポートされ得るネットリストを含み得る。いくつかの実施形態によれば、解析アルゴリズムは、電気回路上で組み立てられることを意図した全ての部品のリストであり、各部品の正確な識別および電気回路内でのその位置を含む、部品表(BOM)からデータを抽出して分析するように構成され得る。いくつかの実施形態によれば、解析アルゴリズムは、評価される電気回路の電気的ドキュメンテーションに関連した任意の他の文書もしくはデータ源または任意選択のユーザー定義ルールからデータを抽出して分析するように構成され得る。
いくつかの実施形態によれば、AI解析アルゴリズムによって抽出して分析するように指定されたデータは、電気回路を形成する電気部品のいくつかの特性を含み得る。従って、データは「1Vの順電圧降下」等のような特性データ、およびそれを使用するための適切な方法に関する要件等の特性、例えば、「ピン番号3を0.1uFキャパシタを持つGNDと並列に接続する」等、を含み得る。いくつかの実施形態によれば、自然言語などの非標準化言語で元々書かれた、上で開示された前記データは、独自の均一な形式言語(動作102)に翻訳されて変換されるように指定されて、前記データの標準化を可能にする。
いくつかの実施形態によれば、ユーザーは、ユーザーインタフェースIU、例えば、ドラッグアンドドロップインタフェース等、を使用して電気回路設計の任意の態様を検出して検証するために、電気回路設計ファイルおよびBOM(動作104)を、設計検証プロセスを実行するように構成された設計検証ユニット(DVU)(動作110)にアップロードし得る。
いくつかの実施形態によれば、ユーザーは、DVUによって設計検査フェーズで強制されるように構成された追加のルール(動作108)も定義し得る。いくつかの実施形態によれば、ユーザー定義の追加ルールは、DVUによって既に強制されて検査されたルールの予め定義されたグローバルリストに含まれていない。
いくつかの実施形態によれば、DVUは、ネットリスト、BOMなどの電気設計データファイルから、およびユーザーによって設定された任意選択の追加ルール(動作104および108上に示されている)からデータを受信するように、具体的には、電気回路を含み、データシートなどの電気的ドキュメンテーション内に表された部品に関するデータを受信するように構成され、それは、前記部品が回路図(動作104で見られるとおり)内で実際に使用される方法に関する情報と共に、形式言語(100および102上に示されている)に翻訳されて変換される。DVUは次いで、電気的検査アルゴリズム、例えば、電気回路理論等に基づく電気的検査アルゴリズムを実行し得、グローバル電気/物理ルールの違反、および任意選択で、ユーザー定義ルール(動作108上に示されている)の違反をチェックし得る。
いくつかの実施形態によれば、DVUは次いで、検査報告書(動作112上に示されている)を生成し得、それは、DVUによって実行された設計検査のプロセスに基づいて、エラー、警告、最良実施ガイドライン違反または任意の他の指示のリストを含み得る。いくつかの実施形態によれば、検査報告書は、検出された欠陥または任意の他の検出事項を修正するための視覚的ガイドラインを含み得る。いくつかの実施形態によれば、ユーザー定義ルールと共に、DVUによって生成された検査報告書は、長期にわたって様々なユーザーから学習された任意選択の最良実施ガイドラインをさらに提出し得る。
いくつかの実施形態によれば、DVU(ステップ110に示されている)は、電気回路設計の任意の態様を検出および検証し得る。例えば、DVUは、部品に対する間違った、無効な、または範囲外の入力、データシートなどの電気的ドキュメンテーションからの直接的指示の違反、通信回線における任意の不一致、任意の所与のピン/部品に関する過電流、過電圧もしくは過電力または接続の指示違反、タイミング制約違反などを識別し得る。
いくつかの実施形態によれば、電流/電圧/電力値は、電気回路内の電気部品の電気的ドキュメンテーションに指定された電流/電圧/電力出力を計算する少なくとも1つの式を自律的に抽出および利用することによって計算され、それを電気設計表現における実際の接続と比較して、実際の電流/電圧/電力出力を判断する。
いくつかの実施形態によれば、ステップ112に示される報告書は、DVUによって提供され得、上で開示された電気回路設計の任意の態様を示すか、または強調表示し得る。例えば、DVUによって生成された報告書は、電気回路(PCB、シリコンベースのチップを含む回路、または任意の他のタイプの電気回路など)およびその部品の視覚表現を提示し得、エラーもしくは違反または任意の他の欠陥もしくは推奨が見つかった位置(例えば、誤った電圧を受信している入力ポート、タイミングに違反する経路など)を指すインジケータ(例えば、着色矢印)または動画デモを追加し得る。
ここで、本発明のいくつかの実施形態に従った、電気回路の回路図およびレイアウト検査システムの更に詳細なフローを例示する流れ図を図式的に示す、図1Bを参照する。図のように、動作502において、電気回路設計検査システムおよび方法10は、電気設計データおよびユーザー定義ルールを受信するように構成される。動作504で、電気設計データ内の各部品の電気的ドキュメンテーションが抽出される。動作506で、各部品の各電気的ドキュメンテーションは形式言語に変換される。動作508で、部品が選択される。動作510で、選択された部品の一部を構成するピンが選択される。いくつかの実施形態によれば、電気回路設計検査システムおよび方法10は、ピンレベルではなく部品レベルで検査を実行し得るので、動作510は任意選択であり得る。動作512で、形式言語に変換されたデータの関連セグメントは、そのピンに対する要件をチェックされる。代替として、いくつかの実施形態によれば、形式言語に変換されたデータの関連セグメントは、部品全体の要件をチェックされ得る。動作514で、電気設計データ内のピン特性および接続が分析される。代替として、いくつかの実施形態によれば、電気設計データ内の部品の特性および接続が分析され得る。動作516で、電気回路設計検査システムおよび方法10は、要件およびユーザー定義ルールが守られているかどうかを判断し得る。守られていない場合、動作518で、関連違反が検査報告書に書き込まれ得る。守られている場合、動作520で、電気回路設計検査システムおよび方法10は、部品内で任意の他のピンが検査に対して残っているかどうかを判断し得る。残っていない場合、動作510が繰り返され得る。残っている場合、電気回路設計検査システムおよび方法10は、動作508を繰り返すことにより、検査すべき次の部品を選択し得る。
ここで、図3~図5に更に示されている、電気回路の回路図20の検査のために必要な考えられるステップの一般的な流れ図を図式的に例示する、図2を参照する。
いくつかの実施形態によれば、電気回路の回路図の前記小セグメントの接続はネットリスト表現でテキスト形式に翻訳できる。いくつかの実施形態によれば、電気回路の回路図の前記小セグメントは、電気設計検査システム10の回路図検査機能を表し、単純な部品、1つのエラーおよび2つの情報を開示する。
更に、典型的なCADソフトウェアに出現するような、テキサスインスツルメンツ(TI)による、TPS61165という名前の部品を使用して、本発明の電気回路設計検査システム10によって検査され得る、電気回路の回路図30の小セグメントを図式的に例示する、図3を参照する。
TPS61165データシート内に出現して、接続するための適切な方法を含む、その要件の一部を示す、「代表的アプリケーション」略図40を図式的に例示する、図4も参照する。
TPS61165データシート内に出現して、そのピンの各々をどのように適切に接続するかを指示するテキストの「ピン機能」テーブル50を図式的に例示する、図5も参照する。
いくつかの実施形態によれば、前記例は、検査される電気回路の回路図態様およびレイアウト態様の両方について、他の種類の部品、エラー(または警告/最良実施ガイドライン違反)、情報に対して繰り返されて強化され得る。
いくつかの実施形態によれば、ステップ202で、データが、電気回路図などの、電気的ドキュメンテーションから抽出され、例えば、データは、TPS61165という名前の、電気部品を表す、電気回路図30から抽出され得る。いくつかの実施形態によれば、ステップ204で、ステップ202で電気回路図から抽出されたデータは、任意のタイプの言語から、図1に関して本開示で詳述された形式言語に変換される。いくつかの実施形態によれば、ステップ206で、前記部品の正しい回路図に対する信頼できるリファレンスを提供するために、コンピュータビジョンアルゴリズムが適用されて、TPS61165部品に関する「代表的アプリケーション」図を解析し得る。いくつかの実施形態によれば、ステップ208で、前記部品の正しい接続指示に対する信頼できるリファレンスを提供するために、構造データアルゴリズムが適用されて、TPS61165部品に関する「ピン機能」テーブルを解析し得る。いくつかの実施形態によれば、ステップ210で、検査結果出力が生成され得る。
いくつかの実施形態によれば、TPS61165という名前の電気部品は、電気回路図30内に示されており、TPS61165ピンの1つ(COMP 302という名前のピン)は、接地に直接接続(「短絡」)される。しかし、TPS61165データシート40によれば、COMP 302は、図4に示される代表的アプリケーション図に示されるキャパシタ402を介して接地に接続すべきである。図3に見られるように、キャパシタは要求されるようにCOMP 302に接続されておらず、接続エラーを表す。
いくつかの実施形態によれば、電気回路設計検査システム10はかかるエラーを以下のいずれかによって検出し得る:
a.キャパシタ、接地、ワイヤー等の既知の電気記号を検出できるコンピュータビジョンアルゴリズムを使用して図4に示される「代表的アプリケーション」図40を解析し、それから要求される接続を推測する。
b.COMP 302ピンに対する関連行、その特性に対する関連列を検出できる構造データ解析アルゴリズムを使用して図5に示される「ピン機能」テーブル50を解析し、次いでテキスト解析およびNLPアルゴリズムを適用してこのピンに対する接続要件を推測する。
a.キャパシタ、接地、ワイヤー等の既知の電気記号を検出できるコンピュータビジョンアルゴリズムを使用して図4に示される「代表的アプリケーション」図40を解析し、それから要求される接続を推測する。
b.COMP 302ピンに対する関連行、その特性に対する関連列を検出できる構造データ解析アルゴリズムを使用して図5に示される「ピン機能」テーブル50を解析し、次いでテキスト解析およびNLPアルゴリズムを適用してこのピンに対する接続要件を推測する。
いくつかの実施形態によれば、上で開示された検査プロセスは、いくつかの目的を達成し得、例えば、電気回路設計検査システム10は、電気回路を形成する電気部品の、データシート等の、電気的ドキュメンテーション内に出現するような、製造業者の指示の設計違反の即時検出を可能にし得る。
いくつかの実施形態によれば、製造業者の指示は、特定のテキストデータまたはグラフィック表現であり、ドキュメンテーション内に出現して、電気設計における部品の適切な使用のための要件を示す。
いくつかの実施形態によれば、電気回路設計検査システム10は、例えば、データシート等のそれらの電気的ドキュメンテーションから抽出された要件に基づき、部品間の誤った/欠陥のある接続に起因する設計エラーの即時検出を提供し得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、論理設計エラーの即時検出を提供し得る。例えば、電気回路設計検査システム10は、例えば、データシート等の、それらの電気的ドキュメンテーションから抽出されたとおり電気回路を形成する全ての関連部品の特性を組み合わせ、このデータを使用して回路理論法則を適用する。
いくつかの実施形態によれば、電気回路設計検査システム10は、ユーザー定義ルールの違反に関して即時検出手段を提供し得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、既知のグローバルルールまたはユーザーから長期間に亘って学習したルールのいずれかに基づき、警告リストおよび最良実施ガイドライン違反の即時生成を更に提供し得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、検査されるPCBに関連した電気レイアウトフィールドエラー/欠陥/最良実施ガイドライン違反を検出して指定するように構成され得る。例えば、電気回路設計検査システム10は、実際の物理的基板上の、部品および接続(経路)の、幾何学的に、提案された配置に関連したエラー/欠陥/最良実施ガイドライン違反を検出して指定する能力を有し得、前記データは、前記検査された電気回路を表すデータシート(複数可)から抽出され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、部品の一部を形成するピン(複数可)の直接/間接的接続指示に関する様々な違反を検出して指定する能力を提供し得る。例えば、電気回路設計検査システム10は、部品の他のピン(複数可)を接地/電力供給するために必要な接続を検出して指定し得、検出可能な違反は、例えば、抵抗/キャパシタ/インダクタ/ダイオード/トランジスタ等として動作する別の部品によって直接または別の部品を介してのいずれかで、実施され得る。
いくつかの実施形態によれば、接続指示は、典型的/要求される接続を示し、関連部品のデータシート内に開示される、特定のテキスト指示、または任意の種類のグラフィック表現(図、図解、グラフ等)のいずれかから決定/抽出され得る。
いくつかの実施形態によれば、接続指示は、2つ以上のピンに対する指示を提供し得、かつ/または2つ以上の標的接続に対する指示を提供し得、かつ/または電気回路10を形成する2つ以上の中間部品の接続に対する指示を提供し得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、部品の熱/エクスポーズドパッドを接続するための指示の任意の違反を検出して指定するように構成され得、一方、指示は、関連部品のデータシート内の典型的/要求される接続を示す、特定のテキスト指示、または任意の種類のグラフィック表現(図、図解、グラフ等)から判断され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、ネット上、またはPCBの一部を形成する電気回路内のライン上の任意の欠いている必要なプルアップ/プルダウン抵抗を検出して指摘するように構成され得る。いくつかの実施形態によれば、欠いている必要なプルアップ/プルダウン抵抗は、以下のいずれかから導出され得る:
a.ネットまたはラインに接続された部品を表すデータシート内に記述された仕様に従った、そのネットまたはラインの通信プロトコルの一部としての機能。
b.そのネット/ラインに接続された部品を記述する、例えば、データシート等の電気的ドキュメンテーションの1つ内の指示。
a.ネットまたはラインに接続された部品を表すデータシート内に記述された仕様に従った、そのネットまたはラインの通信プロトコルの一部としての機能。
b.そのネット/ラインに接続された部品を記述する、例えば、データシート等の電気的ドキュメンテーションの1つ内の指示。
いくつかの実施形態によれば、電気回路設計検査システム10は、既知の通信プロトコル(例えば、I2CプロトコルにおけるSDAピンに接続されたSCLピン)に従ってラインの任意の混乱を検出して指定するように構成され得る。例えば、電気回路設計検査システム10は、I2C、RS232、USB、SPI、I2S、RS485、イーサネット等に従ってラインの混乱を指定するように構成され得る。いくつかの実施形態によれば、電気回路設計検査システム10は、ある通信プロトコルに従い互換性のない役割をもつピンの任意の接続に従ってラインの任意の混乱を指定するように構成され得、いくつかの実施形態によれば、ラインの任意の混乱を指定するために使用される通信プロトコルおよび個々のピンの役割は、データシート等の、関連部品の電気的ドキュメンテーションによって決定される。
いくつかの実施形態によれば、電気回路設計検査システム10は、関連部品のデータシートによって判断される互換性のない論理レベル(VOH、VIH、VOL、VIL)を持つ部品の入力/出力(I/O)ピン間の任意の誤っているか、または欠陥のある接続を検出して指定するように構成され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、データシート等の、部品の電気的ドキュメンテーション内の関連テキスト/数学的/グラフィカルデータに従ったその絶対最大定格/推奨される動作条件制限を上回る、供給/IO入力電圧、部品のIOピン間の誤った接続などの、任意のパラメータ;例えば、互換性のない論理レベルを持つIOピン間の誤った接続等、自由大気/接合部温度、シンク/ソース電流、静電放電など、を検出して指定するように構成され得る。いくつかの実施形態によれば、前記絶対最大定格/推奨される動作条件制限は、データシート等の、部品の電気的ドキュメンテーション内のある解析公式、グラフ、または任意の他の表現へのそれらの依存に関して、および電気回路を形成する部品に関する補足資料内でユーザーによって供給され得る他のパラメータまたは条件(例えば、周囲温度等)への更なる依存において、判断され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、そのデータシート、既知の標準(ROHS、軍用/自動車用/工業用格付け等)に従って、守られていない、PCBの電気回路内の部品の任意の利用を検出して指定するように構成され得る。いくつかの実施形態によれば、前記標準は、前記部品に関連した補足データ内にユーザーにより必要に応じて定義され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、I2Cバスアドレス間の衝突を検出して指定するように構成され得る。言い換えれば、2つ以上の部品が同じスレーブアドレスを有するI2Cバスを含む回路が、電気回路設計検査システム10を使用して指定されて検出され得る。いくつかの実施形態によれば、電気回路を形成する各スレーブ部品のアドレスは、部品のデータシート内で直接特性によって決定され得る。いくつかの実施形態によれば、電気回路を形成する各スレーブ部品のアドレスは、部品のデータシート内の関連式から導出および計算され得、電気回路を形成する各スレーブ部品の前記アドレス導出および計算は、そのアドレス関連ピンの接続に基づく。
いくつかの実施形態によれば、電気回路設計検査システム10は、[固定/調整可能低ドロップアウト(LDO)であり得る]、電圧レギュレータに対する誤っているか、または欠陥のある入力電圧を検出して指定するように構成され得、前記誤っているか、または欠陥のある入力電圧は、上で開示されるように、前記電圧レギュレータが正しい出力電圧を供給するのを阻止し得る。例えば:供給電圧(Vin)が、予期される出力電圧(Vout)の合計より小さい固定LDOならびにドロップアウト電圧(Vdropout)が電気回路設計検査システム10によって検出されて指定され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、PCBの部分として回路内で利用される部品の幾何学的特性(高さ、幅等)または熱的特性に関する統計データおよび分析を提示するように構成され得る。いくつかの実施形態によれば、これらの特性は、回路内で使用される関連フットプリント(JEDECパッケージなどの部品のパッケージ等)に関連する関連部品のデータシート内で開示または示されるテキストもしくはグラフィカル記述から判断され得る。
いくつかの実施形態によれば、電気回路設計検査システム10は、前記部品のデータシート内で指定された指示に反して、PBCのグラウンドプレーン上の部品(アンテナなど)の間違っているか、または欠陥のある配置を指定するように構成され得る。
本発明は、特定の実施形態を参照して説明されているが、この記述は限定された意味で解釈されることを意図していない。開示される実施形態の様々な修正、および本発明の代替実施形態は、本発明の記述を参照すると、当業者には明らかになるであろう。従って、添付のクレームは本発明の範囲に含まれるかかる修正を包含することが企図される。
Claims (46)
- 電気設計検査のための人工知能(AI)ベースの方法であって、
(i)少なくとも1つの電気部品と関連付けられた少なくとも1つの電気的ドキュメンテーションからデータを抽出するステップと、ことであって、かかる部品は少なくとも1つの電気設計表現で表された電気回路の部分であることと、
(ii)前記電気回路に関する補足データおよび前記検査のために選択された追加のユーザー定義ルールを抽出するステップと、
(iii)ステップ(i)で抽出された前記データを形式言語に変換するステップと、
(iv)ステップ(ii)で受信した前記データおよびステップ(iii)で生成された前記変換データを利用して設計検証プロセスを実行するステップと、
(v)検査結果出力を生成するステップとを含み、
ステップ(i)、(iii)~(v)は自律的な方法で実施されるように構成され、
ステップ(iii)における前記データ変換は、AIモデルを決定論アルゴリズムと共に利用することによって自律的な方法で実施されるように構成され、かつ
前記検査結果出力は、前記少なくとも1つの電気設計で表現された前記電気回路に関する様々な分析結果を指定するように構成される、
方法。 - ステップ(iv)における前記データ分析は、AIモデルによって実施されるように更に構成される、請求項1に記載の方法。
- ステップ(iv)における前記データ分析は、電気回路理論に基づき決定論アルゴリズムによって実施されるように更に構成される、請求項1に記載の方法。
- 前記電気回路はプリント基板(PCB)である、請求項1に記載の方法。
- 前記電気回路はシリコンベースのチップである、請求項1に記載の方法。
- 前記補足の電気設計データは、前記電気回路の回路図特性を記述するネットリストファイルを含む、請求項1に記載の方法。
- 前記補足の電気設計データは、前記電気回路のレイアウト特性を記述するガーバーファイルを含む、請求項1に記載の方法。
- 前記補足の電気設計データは、部品表(BOM)に関するデータを含む、請求項1に記載の方法。
- 前記選択されたユーザー定義ルールは、前記電気設計検査プロセス中に提供されて選択されるように構成された少なくとも1つのユーザー定義ルールに関するデータを含む、請求項1に記載の方法。
- 前記ユーザーは、前記電気設計検査プロセス中に強制すべき、少なくとも1つのユーザー定義ルールを選択するか、または代替としてユーザー定義ルールを選択しないことが可能である、請求項9に記載の方法。
- 前記少なくとも1つのユーザー定義ルールは、前記電気設計検査プロセス中に強制するように構成されたルールの予め定義されたグローバルリストに対する補足である、請求項9に記載の方法。
- ルールの前記予め定義されたグローバルリストは、前記ユーザーにより任意の方法で編集または修正するように構成される、請求項11に記載の方法。
- 前記ユーザー定義ルールの違反は、前記検査結果出力内に指定される、請求項1に記載の方法。
- ステップ(iii)における前記データ変換は、AIモデルによって実施されるように構成され、前記AIモデルは、自然言語で書かれたデータを分析して、それを標準的な形式言語に翻訳するように構成される、請求項1に記載の方法。
- 前記AIモデルは、関連データを抽出して分析するように訓練されたテキスト解析およびNLPモデルである、請求項14に記載の方法。
- 前記AIモデルは、関連データを抽出して分析するように訓練された画像処理およびコンピュータビジョンモデルである、請求項14に記載の方法。
- 電気的ドキュメンテーションの前記自律的抽出は、前記電気的ドキュメンテーションがその制作者によって更新されるときはいつでも、前記システムによって使用される前記形式言語の自律的更新を可能にする、請求項1に記載の方法。
- 前記電気設計検査方法は、ユーザーが、非公開ドキュメンテーションおよび/または補足の電気設計データを挿入するのを更に可能にする、請求項1に記載の方法。
- 前記検査結果出力は、少なくとも1つの製造業者の指示の設計違反を指定するように構成される、請求項1に記載の方法。
- 少なくとも1つの指示は、前記電気設計における前記部品の適切な使用のための要件を示すために指定された特定のテキストデータまたはグラフィック表現から判断され得る、請求項19に記載の方法。
- 前記検査結果出力は、部品間の誤った接続に起因する設計エラーを指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、関連部品の前記特性を組み合わせて、電気回路理論法則を適用することによって論理設計エラーを指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、前記電気回路内の任意の所与のピン/部品上の過電流/過電圧/過電力を指定するように構成される、請求項1に記載の方法。
- 前記電流/電圧/電力値は、前記電気回路内の少なくとも1つの電気部品の少なくとも1つの電気的ドキュメンテーション内で指定された電流/電圧/電力出力を計算する少なくとも1つの式を自動的に抽出および利用することによって計算され、それを前記電気設計表現における実際の接続と比較して、前記実際の電流/電圧/電力出力を判断する、請求項23に記載の方法。
- 前記検査結果出力は、タイミング制約違反を指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、グローバルルールまたは選択されたユーザー定義ルールのいずれかに基づいて、警告および/または最適実施推奨のリストを指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、前記電気回路内の任意の部品に関するフットプリントにおける不一致を指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、様々な欠陥をテキスト表現として示す報告書である、請求項1に記載の方法。
- 前記検査結果出力は、様々な欠陥を視覚的表現として示す図示的報告書である
請求項1に記載の方法。 - 前記検査結果出力は、前記様々な欠陥に対する考えられる修正を表す視覚的ガイドラインを更に示す、請求項1に記載の方法。
- 前記検査結果出力は、部品のピンを接続するための少なくとも1つの指示の任意の違反を指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、部品の熱/エクスポーズドパッドを接続するための少なくとも1つの指示の任意の違反を指定するように構成される、請求項1に記載の方法。
- 前記検査結果出力は、任意の欠いている必要なプルアップ/プルダウン抵抗を指定するように構成される、請求項1に記載の方法。
- 前記指定は、既知の通信プロトコルの一部としてネット/ライン機能から導出され得る、請求項33に記載の方法。
- 前記指定は、そのネット/ラインに接続された前記電気部品の少なくとも1つの少なくとも1つの電気的ドキュメンテーション内に出現する指示から導出され得る、請求項33に記載の方法。
- 前記電気設計検査方法は、既知の通信プロトコルに従ったラインの任意の混乱を指定するように構成され、通信プロトコルおよび前記個々のピンの役割は前記関連部品のドキュメンテーションによって判断される、請求項1に記載の方法。
- 前記電気設計検査方法は、互換性のない論理レベルをもつ部品のIOピン間の任意の誤った接続を指定するように構成され、前記論理レベルは前記関連部品のドキュメンテーションによって判断される、請求項1に記載の方法。
- 前記電気設計検査方法は、その絶対最大定格/推奨される動作条件制限を上回る任意のパラメータを指定するように構成され、前記条件制限は前記関連部品のドキュメンテーションによって判断される、請求項1に記載の方法。
- 前記電気設計検査方法は、I2Cバスアドレス間の衝突を指定するように構成され、各部品の前記バスアドレスはその電気的ドキュメンテーションによって決定される、請求項1に記載の方法。
- 前記電気設計検査方法は、正しい出力電圧を供給するのを阻止する、電圧レギュレータに対する任意の誤った入力電圧を指定するように構成される、請求項1に記載の方法。
- 前記電気設計検査方法は、既知の標準を守っていない前記電気回路の部分を形成する部品の利用を指定するように構成され、検査する前記特定の標準は、前記補足データ内の前記ユーザー定義ルールを用いて前記ユーザーによって選択される、請求項1に記載の方法。
- 前記電気設計検査方法は、前記電気設計において表されている前記電気回路の部分を形成する少なくとも1つの部品の前記特性に関する統計データおよび分析を提示するように構成される、請求項1に記載の方法。
- 前記統計データおよび分析は、熱的特性に関係する、請求項42に記載の方法。
- 前記統計データおよび分析は、幾何学的特性に関係する、請求項42に記載の方法。
- 前記電気設計検査方法は、関連部品のドキュメンテーションと矛盾したグラウンドプレーンの上の部品の誤った配置を指定するように構成される、請求項1に記載の方法。
- 電気設計検査のための人工知能(AI)ベースのシステムであって、
少なくとも1つの電気部品と関連付けられた少なくとも1つの電気的ドキュメンテーションからデータを抽出するためのデータ抽出手段であって、かかる部品は少なくとも1つの電気設計表現で表現された電気回路の部分である、データ抽出手段と、
前記電気回路に関する補足データおよび前記検査のために選択された追加のユーザー定義ルールが抽出可能な補足データ源と、
前記データ抽出手段によって少なくとも1つの電気的ドキュメンテーションから抽出された前記データが形式言語に変換可能な変換手段と、
AIモデルを決定論アルゴリズムと共に採用しながら、前記変換されて収集されたデータを利用して、検査結果を出力することにより、設計検証プロセスを自律的に操作する前記データ抽出および変換手段と結合されたコントローラと
を備える、人工知能(AI)ベースのシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062994362P | 2020-03-25 | 2020-03-25 | |
US62/994,362 | 2020-03-25 | ||
PCT/IL2021/050346 WO2021191912A1 (en) | 2020-03-25 | 2021-03-25 | Electrical circuit design inspection system and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023519139A true JP2023519139A (ja) | 2023-05-10 |
Family
ID=77891084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022552321A Pending JP2023519139A (ja) | 2020-03-25 | 2021-03-25 | 電気回路設計検査システムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230153512A1 (ja) |
EP (1) | EP4090984A4 (ja) |
JP (1) | JP2023519139A (ja) |
KR (1) | KR20220157428A (ja) |
IL (1) | IL294933A (ja) |
WO (1) | WO2021191912A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115270675B (zh) * | 2022-09-29 | 2023-03-24 | 禹创半导体(深圳)有限公司 | 一种基于命令文件检查esd跨领域接口的方法 |
KR102647278B1 (ko) | 2023-05-11 | 2024-03-13 | 주식회사 이포넷 | 블록체인 기반 개방형 회로 설계 시스템 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8683282B2 (en) * | 2011-03-01 | 2014-03-25 | International Business Machines Corporation | Automatic identification of information useful for generation-based functional verification |
US9322847B2 (en) * | 2013-06-24 | 2016-04-26 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus and method for integrated circuit forensics |
US10102320B2 (en) * | 2015-02-26 | 2018-10-16 | Autodesk, Inc. | Predictive multi-user client-server electronic circuit design system utilizing machine learning techniques |
US10783311B2 (en) * | 2016-10-31 | 2020-09-22 | Synopsys, Inc. | DRC processing tool for early stage IC layout designs |
US10789550B2 (en) * | 2017-04-13 | 2020-09-29 | Battelle Memorial Institute | System and method for generating test vectors |
-
2021
- 2021-03-25 EP EP21775525.5A patent/EP4090984A4/en active Pending
- 2021-03-25 KR KR1020227036032A patent/KR20220157428A/ko unknown
- 2021-03-25 JP JP2022552321A patent/JP2023519139A/ja active Pending
- 2021-03-25 IL IL294933A patent/IL294933A/en unknown
- 2021-03-25 US US17/906,832 patent/US20230153512A1/en active Pending
- 2021-03-25 WO PCT/IL2021/050346 patent/WO2021191912A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
IL294933A (en) | 2022-09-01 |
EP4090984A1 (en) | 2022-11-23 |
US20230153512A1 (en) | 2023-05-18 |
KR20220157428A (ko) | 2022-11-29 |
EP4090984A4 (en) | 2023-07-19 |
WO2021191912A1 (en) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8682631B2 (en) | Specifications-driven platform for analog, mixed-signal, and radio frequency verification | |
US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
CN103268375B (zh) | 标准单元库版图设计规则检查验证方法 | |
US11544434B1 (en) | Matched net and device analysis based on parasitics | |
JPH05167046A (ja) | ファクトリ・プログラムドデバイスの製造システム及び製造方法 | |
US10997332B1 (en) | System and method for computing electrical over-stress of devices associated with an electronic design | |
CN103838894B (zh) | 一种pdk自动测试实现方法 | |
US20220075920A1 (en) | Automated Debug of Falsified Power-Aware Formal Properties using Static Checker Results | |
US8266566B2 (en) | Stability-dependent spare cell insertion | |
US20150302125A1 (en) | Method and system of change evaluation of an electronic design for verification confirmation | |
JP2023519139A (ja) | 電気回路設計検査システムおよび方法 | |
US20140325460A1 (en) | Method for simulation of partial vlsi asic design | |
US7424690B2 (en) | Interconnect integrity verification | |
CN103853863A (zh) | Pdk自动测试界面实现方法 | |
US20080244484A1 (en) | Circuit design verification system, method and medium | |
CN116611386A (zh) | 将局部穿线电阻变换成全局分布电阻 | |
CN115408967A (zh) | 通过结构分析标识安全相关端口与其安全机制的关联 | |
US10997333B1 (en) | Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view | |
US6904397B1 (en) | System and method for assisting in the development and integration of reusable circuit designs | |
Ma et al. | A case study: automatic topology synthesis for analog circuit from an ASDeX specification | |
CN105160082A (zh) | 电子电路的再利用与验证方法 | |
CN116681030B (zh) | 一种签核检查方法、装置、设备及存储介质 | |
JP6146224B2 (ja) | 判定方法、判定プログラム、および判定装置 | |
US11755802B2 (en) | Detecting shared rescources and coupling factors | |
US11573873B1 (en) | Adaptive cell-aware test model for circuit diagnosis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240308 |