JP2011118492A - テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム - Google Patents
テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム Download PDFInfo
- Publication number
- JP2011118492A JP2011118492A JP2009272996A JP2009272996A JP2011118492A JP 2011118492 A JP2011118492 A JP 2011118492A JP 2009272996 A JP2009272996 A JP 2009272996A JP 2009272996 A JP2009272996 A JP 2009272996A JP 2011118492 A JP2011118492 A JP 2011118492A
- Authority
- JP
- Japan
- Prior art keywords
- test
- database
- storage means
- dft
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】処理手段が、(1)テスト難易度算出式に基づき、テスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量との1以上の情報を利用しテスト難易度を算出し、(2)テストメニューデータベースから、テスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを特定し、DFT手法と優先度との関連付けをテストフローデータベースに記憶させ、(3)テストフローデータベースのDFT手法と優先度の関連付けを、関連付いている優先度の順にDFT手法をソートし、ソートしたDFT手法をテストフローとして出力手段に表示させ提示する。
【選択図】図1
Description
そこで、上記課題を解決するため、本発明に係るテストフロー提示コンピュータプログラムは、情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段とを備えたコンピュータシステムにおけるコンピュータプログラムであって、LSIのテストフロー作成を支援するテストフロー提示コンピュータプログラムである。
前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含む、テストメニューデータベースを記憶し、
前記DFT手法と前記優先度との関連付けを1以上含むテストフローデータベースを記憶している。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、当該テストメニューデータベースのテストメニューレコードごとにテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出したテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
ここで、「記憶手段」とは、例えば、RAM、ROM、HDD等のコンピュータシステムにおける記憶装置が該当する。
「処理手段」とは、例えば、CPU等のコンピュータシステムにおける演算装置や、通信ネットワークで接続されたコンピュータシステムにおける中央処理サーバコンピュータが該当する。
「出力手段」とは、例えば、ディスプレイ等のコンピュータシステムにおける情報を表示する出力装置や、通信ネットワークで接続されたコンピュータシステムにおける情報端末としての携帯電話端末やパーソナルコンピュータ等が該当する。
「入力手段」とは、例えば、キーボード、マウス、タッチパネル等のコンピュータシステムにおける入力装置や、通信ネットワークで接続されたコンピュータシステムにおける情報端末としての携帯電話端末やパーソナルコンピュータ等が該当する。
また、「パッケージピン数」とは、チップの使用として決定されるLSIを収めるパッケージに備わっている接続ピン数である。
「テストピン数」とは、「パッケージピン数」のうち、「機能ピン数」及び「電源・グランドピン数」を除いた、LSIのテストに使用できるピン数のことである。
「機能ピン数」とは、LSIの本来の回路に使用される必要ピン数である。
「電源・グランドピン数」とは、電源供給及び、接地に使用されるピンのピン数のことであり、信号のやりとり以外に使用されるピンのピン数である。これらの合計数を電源・グランドピン数と呼ぶ。
「プロセステクノロジー情報」とは、半導体工場の性能、及びそこで製造される半導体製品そのものに関する情報であり、クリーンルームの塵除去能力、最小加工線幅、配線材料、メタル層の数、などが該当する。
「テスター容量」とは、LSIのテストを実行するテスターのメモリ容量である。
「テスト難易度」とは、それぞれのDFT手法を適用したLSIのテストの難易度について、数値で難易度を表したものである。
「テスト難易度基準式」とは、テスト難易度算出式により算出されたテスト難易度が、当該基準式を満たしているか否かにより、特定の「DFT手法」が必要であるか否かを判断するための判定式である。
「DFT手法」とは、LSIのテストを行うため、設計段階でテストの際に必要となる回路の追加や工夫を施す手法である。これにより、LSIのテストの適用時間を短縮し、テスト対象範囲を拡大したテストを実施することが出来る。
「優先度」とは、それぞれのDFT手法を実施するために適した順番を表す優先順位を表したものである。それぞれのDFT手法を実施する順番を誤ると、不都合が生じる場合があるからである。
「テストメニューレコード」とは、テスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであり、テストメニューデータベースを構成する各レコードである。テストメニューデータベースは、テストメニューレコードを2以上含んでいる。
「当該関連付いている優先度の順にDFT手法をソートし」とは、優先度が表す優先順位の順に、DFT手法をソートする、という意味である。
本発明では、前記(1)の処理により、テスト難易度算出式に基づいて、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、それぞれのテストメニューデータベースに記憶されているLSIのテストごと(DFT手法ごと、テストメニューレコードごと)に、テスト難易度が算出される。
そして、前記(2)の処理により、それぞれのテストメニューデータベースのテストメニューレコードごとに算出したテスト難易度に応じたDFT手法と優先度との関連付けを特定し、テストフローデータベースに記憶させていく。
その上で、テストフローデータベースに記憶されたDFT手法と優先度との関連付けを、前記(3)の処理により、テストフローとして矛盾が生じないように、優先度を基準としてソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示させる。
よって、技術者の知識や経験に依存することなく、良品を良品として、不良品を不良品として正確に検出するために必要となるテストを含み、不必要なテストを含まないテストフローの作成を自動化することができる。
また、必ずしも数学的な最適を保証するものでなくとも、設計開発工数を人手でやるよりも削減することや、製造コスト及びテストコストを削減すること、製造されたLSIの信頼性を向上させること、についてテストフローの作成を自動化することができる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記記憶手段に、さらに、前記テスト難易度算出要素データベースの数値と前記DFT手法をもとにテスト難易度を算出する第2のテスト難易度算出式と、テスト難易度基準式とDFT手法と優先度との関連付けと、を含む第2のテストメニューデータベースを記憶している。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該テストメニューデータベースのテストメニューレコードごとに第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段の第2のテストメニューデータベースにおける第2のテスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第2のテスト難易度を算出すること、
(4) 前記記憶手段の第2のテストメニューデータベースから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
ここで、「第2のテスト難易度算出式」とは、テスト難易度算出要素データベースの数値とDFT手法とをもとに、テスト難易度を算出するための算出式であって、テスト難易度算出要素データベースの数値の1以上の情報と、1以上のDFT手法を変数として、テスト難易度を算出するための式である。
「第2のテストメニューデータベース」は、第2のテストメニューレコードを1以上含んでいる。
「第2のテストメニューレコード」とは、第2のテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであり、第2のテストメニューデータベースを構成する各レコードである。
本発明では、前記(1)の処理により、テスト難易度算出式に基づいて、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、それぞれのテストメニューデータベースに記憶されているLSIのテストごと(DFT手法ごと、テストメニューレコードごと)に、テスト難易度が算出される。
そして、前記(2)の処理により、それぞれのテストメニューデータベースのテストメニューレコードごとに算出したテスト難易度に応じたDFT手法と優先度との関連付けを特定し、テストフローデータベースに記憶させていく。
そして、前記(4)の処理により、それぞれの第2のテストメニューデータベースの第2のテストメニューレコードごとに算出したテスト難易度に応じたDFT手法と優先度との関連付けを特定し、テストフローデータベースに記憶させていく。
特に、回路設計図に関する情報を記憶したテスト難易度算出要素データベースだけではなく、すでに必要と判断したDFT手法の情報も元にして、さらに各DFT手法が必要かどうかについて、第2のテスト難易度を算出し、テスト難易度基準式で判断し、自動的に、矛盾のないテストフローを得ることができるため、柔軟なテストフロー作成が可能となる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記記憶手段に、さらに、第2のテストメニューデータベースに第2のテストメニューレコードを2以上含んで記憶している。
前記記憶手段のテストメニューデータベースのテストメニューレコードごとに、以下の(1)及び(2)の処理を行わせ、
前記記憶手段の第2のテストメニューデータベースの第2のテストメニューレコードごとに、以下の(3)及び(4)の処理を行わせ、
以下の(5)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラムである。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該テストメニューデータベースのテストメニューレコードごとに第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段の第2のテストメニューデータベースにおける第2のテスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該第2のテストメニューデータベースの第2のテストメニューレコードごとに第2のテスト難易度を算出すること、
(4) 前記記憶手段の第2のテストメニューデータベースの第2のテストメニューレコードから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
本発明では、この一連のハードウェア資源が協調した情報処理の結果、回路設計者が作成した情報等から構成される、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、各DFT手法が必要かどうかについて、テスト難易度を算出し、テスト難易度基準式で判断し、優先度の順にソートすることで、自動的に、矛盾のないテストフローを得ることができる。
特に、回路設計図に関する情報を記憶したテスト難易度算出要素データベースだけではなく、すでに必要と判断したDFT手法の情報も元にして、さらに各DFT手法が必要かどうかについて、第2のテスト難易度を算出し、テスト難易度基準式で判断し、自動的に、矛盾のないテストフローを得ることができるため、柔軟なテストフロー作成が可能となる。
さらに、テストメニューデータベースには、2以上のテストメニューレコードが存在し、第2のテストメニューデータベースには、2以上の第2のテストメニューレコードが存在しているため、夫々のデータベースのレコードに、より多面的、詳細で柔軟な判断基準を設定することができる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記記憶手段のテストメニューデータベースが、前記テスト難易度算出要素データベースの数値又は前記テスト難易度算出要素データベースの数値及び前記DFT手法をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含んでいる。
前記記憶手段のテストメニューデータベースのテストメニューレコードについて、以下の(1)及び(2)の処理と、(3)及び(4)の処理を行わせ、
以下の(5)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラムである。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記テスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第2のテスト難易度を算出すること、
(4) 前記記憶手段のテストメニューデータベースから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
「テストメニューレコード」には、前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式が存在するレコードと、前記テスト難易度算出要素データベースの数値及び前記DFT手法をもとにテスト難易度を算出するテスト難易度算出式が存在するレコード、がある。
よって、「前記記憶手段のテストメニューデータベースのテストメニューレコードについて、以下の(1)及び(2)の処理と、(3)及び(4)の処理を行わせ」とは、前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式が存在するレコードについては、少なくとも(1)及び(2)の処理を行い、前記テスト難易度算出要素データベースの数値及び前記DFT手法をもとにテスト難易度を算出するテスト難易度算出式が存在するレコードについては、少なくとも(3)及び(4)の処理を行う、という程度の意味である。
特に、テストフローデータベースにDFT手法が蓄積されていない段階では、回路設計図に関する情報を記憶したテスト難易度算出要素データベースの情報からテストフローを生成し、テストフローデータベースにDFT手法が蓄積された段階では、回路設計図に関する情報を記憶したテスト難易度算出要素データベースの情報と、テストフローデータベースに記憶されたDFT手法とから、テストフローを生成することができる。
例えば、複数のレコードから構成される1のテストメニューデータベースだけでも、柔軟で詳細な設定が可能となる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピュータシステムの記憶手段が、さらに、前記DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、1以上の前記CADツールを記憶するCADツール環境制約データベースと、を記憶している。
(6) 前記記憶手段のCADツール特定データベースに含まれる前記DFT手法のうち、前記記憶手段のCADツール環境制約データベースに含まれている前記CADツールに関連付いているDFT手法のみを、
前記記憶手段における前記テストフローとしてのDFT手法として採用すること。
ここで、「CADツール環境制約データベース」とは、コンピュータシステムの利用者が利用することができるCADツールソフトウェアの環境制約を表すデータベースである。CADツールソフトウェアは、高価なものが多く、テストフローで提示されたDFT手法を実現するCADツールソフトウェアが利用者の環境に存在しない場合があるため、環境制約を判断するために「CADツール環境制約データベース」が利用される。
また、「CADツール特定データベース」とは、DFT手法を具体的に実現するためのCADツールソフトウェアを特定するデータベースである。特定のDFT手法を具体的に実現するためのCADツールソフトウェアが、2以上存在するケースがあるからである。
本発明により、事前に、コンピュータシステムの利用者がCADツールソフトウェア環境制約をCADツール環境制約データベースに入力しておく事により、利用することができるCADツールソフトウェアについてのDFT手法のみが、テストフローとしてのDFT手法として採用される。
これにより、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピュータシステムの記憶手段が、さらに、前記DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、1以上の前記CADツールを記憶するCADツール環境制約データベースと、を記憶している。
(6) 前記記憶手段のCADツール環境制約データベースに含まれているCADツールのうち、前記記憶手段のCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、
当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、前記CADプランとして前記記憶手段に記憶させること。
ここで、「スクリプト生成情報」とは、特定のDFT手法を実現するためのコンピュータプログラムの一種であるスクリプトを生成するための情報である。DFT手法及びCADツールの組み合わせによって、特定することができる。
「使用優先度」とは、それぞれのDFT手法を実現するための各種のCADツールのうち、CADツールの使用を優先する順番を表す優先順位を表したものである。特定のDFT手法を実現するためのCADツールが複数存在する場合、LSIの特性や、CADツールの特徴、等から、使用の優先順位をつけた方がよいことが多々あるからである。
「前記記憶手段のCADツール環境制約データベースに含まれているCADツールのうち、前記記憶手段のCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツール」とは、CADツール環境制約データベースに含まれている利用者が利用可能なCADツールのうち、当該DFT手法について最も使用を優先すべきCADツール、という意味である。
「当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、前記CADプランとして前記記憶手段に記憶させる」とは、優先度とDFT手法とCADツールとスクリプト生成情報との関連付けを1以上含む、CADプランを、記憶手段に記憶させる、という意味である。
本発明により、事前に、コンピュータシステムの利用者がCADツールソフトウェア環境制約をCADツール環境制約データベースに入力しておく事により、利用することができるCADツールソフトウェアについてのDFT手法のみが、テストフローとしてのDFT手法として採用される。これにより、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
特に、スクリプト生成情報に基づいて、テストフローとしての優先度が表すDFT手法の順番通りに、テストを実行するためのスクリプト生成情報に基づいてスクリプト生成されるため、CADですぐ実行することができるCADプランを得ることができる。
また、得られたCADプランでは、各々のDFT手法を実現するCADツールの選択を利用者が任意に決めずとも、利用者の環境に合致したCADツールの特定がなされている。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピュータシステムの記憶手段が、さらに、前記DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、前記CADツールを2以上関連付けたCADツールフローと、コンバート方法情報と、の関連付けを含むコンバートデータベースと、1以上の前記CADツールを記憶するCADツール環境制約データベースと、を記憶している。
(6) 前記テストフローとして前記記憶手段に記憶されたDFT手法ごとに、
前記記憶手段のCADツール環境制約データベースに含まれているCADツールのうち、前記記憶手段のCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、
当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、CADプランとして前記記憶手段に記憶させ、
前記テストフローとして前記記憶手段に記憶されたDFT手法の順番に対応したCADプランを作成すること、
(7) 当該CADプランとして前記記憶手段に記憶されたCADツールの順番に基づいて、
前記記憶手段のコンバートデータベースから、当該CADツールの順番に該当する前記CADツールフローを特定し、特定したCADツールフローに関連付いているコンバート方法情報に基づき、当該CADツールの順番にコンバートスクリプトを関連付けて挿入し、前記記憶手段のCADプランに記憶させること。
ここで、「CADツールフロー」とは、CADツールを特定の順番に2以上関連付けた情報であって、CADツールが特定の順番に実行される場合に、コンバートスクリプトの実行の可否を判断するために利用される。
「CADツールフロー」の具体例として、「コンバート元CADツール」と「コンバート先CADツール」とを関連付け、CADツールの順番を表す構成が考えられる。
「コンバートスクリプト」とは、特定のCADで使用できる形式のデータを、他のCADでも利用できる形式のデータに変換するプログラムである。
「コンバート方法情報」とは、コンバートスクリプトが必要か否かと、必要ならば具体的にどのコンバートスクリプトが必要か、を表す情報である。
「特定したCADツールフローに関連付いているコンバート方法情報に基づき、当該CADツールの順番にコンバートスクリプトを関連付けて挿入し」とは、合致したCADツールフローに関連付いているコンバート方法情報に基づいて、コンバートスクリプトが必要な場合には、必要となるCADプランのCADツールの順番に、コンバートスクリプトを挿入して関連付ける、という意味である。
本発明により、事前に、コンピュータシステムの利用者がCADツールフローと、コンバートスクリプトと、の関連付けを含むコンバートデータベースを入力しておく事により、CADプランとしてのCADツールの順番に、コンバートスクリプトの実行を必要とするものが含まれる場合、コンバートスクリプトを、当該CADツールの順番に挿入する。
これにより、異なるCADでテストフローを実行する際にも、利用者がCADツール環境の差異を意識せずに、CADプランを生成する事ができる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピータシステムの記憶手段が、さらに、1以上の前記DFT手法と、前記テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上記憶している。
(6) 前記記憶手段のテスト制約見積式ごとに、当該テスト制約見積式に基づいて、
前記テストフローデータベースとして前記記憶手段に記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、
をもとにテスト制約値を算出し、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とし、
(7) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示し、
(8) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、満たさないテスト制約値を前記出力手段に表示させ提示すること。
ここで、
「テスト制約見積式」とは、1以上のDFT手法と、テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するための算出式である。
「テスト制約値」とは、それぞれのDFT手法を適用したLSIのテストについて、制約条件について数値で度合いを表したものである。
「テスト制約基準値」とは、テスト制約見積式により算出されたテスト制約値が、当該基準値を満たしているか否かにより、特定の「DFT手法」を実現すべきか否か、テスト難易度算出要素データベースの数値を修正すべきか否か、などを判断するための判定値である。
本発明により、テスト制約見積式ごとに算出したテスト制約値が、テスト制約基準値を満たすかどうか判断し、満たす場合はテストフローを表示し、満たさない場合は、満たさないテスト制約値を表示し、再入力の助けとすることができる。
これにより、テスト制約基準値を満たさないテストフローの生成、実行を、利用者が修正する事ができるため、テストのやり直し等による時間、費用のロスが削減できる。
特に、具体的にどのテスト制約値が問題となっているのかを利用者が知ることができるため、利用者が、どのようにテスト難易度算出要素データベースの数値を修正すればよいかについての情報を得ることができる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピータシステムの記憶手段が、さらに、1以上の前記DFT手法と、前記テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上記憶し、テスト制約基準値修正式を1以上記憶している。
(6) 前記記憶手段のテスト制約見積式ごとに、当該テスト制約見積式に基づいて、
前記テストフローデータベースとして前記記憶手段に記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、
をもとにテスト制約値を算出し、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とし、
(7) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示し、
(8) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、当該テスト制約基準値のうち満たさないテスト制約基準値について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、前記(1)−(7)の処理を行うこと。
「テスト制約基準値修正式」とは、テスト制約値、テスト制約基準値、などの情報を変数として、テスト難易度算出要素データベースの1以上の数値を修正するための算出式である。
「当該テスト制約基準値のうち満たさないテスト制約基準値について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し」とは、テスト制約基準値のうち、満たさないテスト制約基準値やテスト制約値を変数として、テスト制約基準値修正式により、テスト難易度算出要素データベースのうち、当該満たさないテスト制約基準値に関する値を更新することを意味する。
本発明により、テスト制約見積式ごとに算出したテスト制約値が、テスト制約基準値を満たすかどうか判断し、満たす場合はテストフローを表示し、満たさない場合は、満たさないテスト制約基準値について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、再度、処理を行う。
これにより、テスト制約基準値を満たさないテストフローの生成、実行について、利用者が明示的に修正しなくても、テスト制約基準値を満たすようになるまで、再度のテストフロー作成が行われる。
また、他の発明に係るテストフロー提示コンピュータプログラムは、前記コンピータシステムの記憶手段が、さらに、
前記DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、
1以上の前記CADツールを記憶するCADツール環境制約データベースと、
テスト制約基準値修正式を1以上記憶している。
(6) 前記記憶手段のCADツール特定データベースに含まれる前記DFT手法のうち、前記記憶手段のCADツール環境制約データベースに含まれている前記CADツールに関連付いているDFT手法についてのみを、
前記記憶手段における前記テストフローとしてのDFT手法として採用すること、
(7) 当該テストフローとしてのDFT手法として採用しないDFT手法について、
前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、前記(1)−(6)の処理を行うこと。
を特徴とするテストフロー提示コンピュータプログラムである。
「当該テストフローとしてのDFT手法として採用しないDFT手法について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し」とは、テストフローデータベースのDFT手法として採用しなかったDFT手法について、当該DFT手法を必要と判断したテストメニューデータベース又は第2のテストメニューデータベースのレコードに存在する、テスト難易度算出式又は第2のテスト難易度算出式において変数として要求されたテスト難易度算出要素データベースの値について、テスト制約基準値修正式に基づいて値の更新を行うこと、を意味する。
ここで、「テスト制約基準値修正式」に与えられる変数として、テスト難易度又は第2のテスト難易度や、テスト難易度算出式又は第2のテスト難易度算出式において変数として要求されたテスト難易度算出要素データベースの値、が考えられる。
本発明により、CADツール環境制約データベースに含まれているCADツールに関連付いていないDFT手法については、テストフローとしてのDFT手法として採用せず、テスト制約基準値修正式に基づいて、テスト難易度算出要素データベースにおける情報を更新し、再度、処理を行う。
これにより、利用者の環境では実現することが不可能なテストフローは作成されず、利用者が明示的に修正しなくても、利用者の環境では実現することができるテストフローの作成がなされるまで、再度のテストフロー作成が行われる。
特に、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
なお、上記の発明に関し、用語等の補足説明を行う。
以下は、一般的にLSIのテストの設計・製造制約として与えられるものである。
ネットリスト
設計者が作成した回路記述(通常RTL)を論理合成したものである。
回路のゲート数、回路内のFF数、機能ピン数(回路のプライマリ入力、プライマリ出力数)が決定される。
動作周波数
回路が実動作する場合に保証されるべき周波数である。
実動作速度テストを行う場合、テスト周波数の決定要因である。
実動作速度: 遅延テスト、機能テストなど
DFT回路の挿入の可否に対する制約となる。
DFT挿入によって回路内の機能パスの遅延が増加する可能性がある。よって、動作周波数を満たさなくなってはいけない。
テクノロジ(プロセスルール)
チップの仕様として決定される。
チップサイズの決定要因である。
同じゲート数なら先端プロセスほどチップサイズは小さくなる。
製造コストの決定要因となる。
先端プロセス: 単位面積あたりの製造コストは大きく、製品立ち上げコストは大きくなる。
故障モデルの決定要因である。
先端プロセス: 遅延テストなどを行う必要がある。
パッケージ
チップの仕様として決定される。
使用可能な総ピン数が決定される。
テストピン数
通常、使用可能な総ピン数−機能ピン数、により算出される。
電源およびクロックピン数として決定される。
機能ピンをテスト時にテストピンとして流用することが可能なケースも存在する。
テスト制御ピン(テストモード、スキャンイネーブル等)、テストデータ入力、テストデータ出力、テストデータの入力および出力、でピンを共有するケースも存在する。
最低5本あればテストが可能である。
JTAGインタフェース: 制御コマンドおよびデータをシリアル入出力(テスト実行時間は非常に長くなる)
外部入力/出力スキャンチェーン数
チップ外部に引き出された、スキャンチェーンに接続されているピン数である。
テストピンのうち、テストデータを入力/出力するピン数である。
圧縮マクロを使用しない場合、内部スキャンチェーン数と等しい。
圧縮マクロを使用する場合、圧縮率の決定要因となる。
圧縮率 = 内部スキャンチェーン数/外部入力スキャンチェーン数、の関係になる。
テストデータ量の決定要因となる。
内部スキャンチェーン本数、内部スキャン長
内部スキャンチェーン本数: 回路内に存在するスキャンチェーンの本数である。
内部スキャン長: 回路内に存在するスキャンチェーンの1本あたりの最大の長さである。
FF間の距離などの問題によって、各スキャンチェーンの長さは等しくならない可能性がある。
スキャンチェーンの長さが等しい場合、FF数=内部スキャンチェーン本数*スキャン長、の関係になる。
配線混雑の影響により、上限が存在する。
圧縮マクロの分散化によって上限を増加可能である。
故障モデルおよびカバレージ
テストパターン生成(ATPG)において対象となる故障モデル、および目標故障カバレージである。
代表的な故障モデルとして、縮退故障モデル、遷移遅延故障モデル、がある。
縮退故障モデル(Stuck-at fault model)
回路内の配線が欠陥によって0または1に固定すると仮定する。
低速でテスト可能である。
ATPGによって容易に高カバレージ(95%、99%、100%など)を達成可能である。
標準的に適用される。
遷移遅延故障モデル(Transition delay fault model)
回路内の配線に欠陥による信号伝播遅延が発生すると仮定する。
実動作速度でのテストが要求される。
高カバレージの達成が困難である。
パターン生成が困難である。
パターン数が非常に増加する可能性がある。
先端プロセス(<90nm)において適用が要求される。
テストパターン数の決定要因
実際のパターン数はATPG実行後に決定される。
歩留り損失および市場不良率(テスト見逃し)の決定要因である。
歩留り損失: 良品を不良品として判断すること。
市場不良: 不良品を良品として判断すること。
定量的な評価は困難である。
テスト実行時間
テスタによってテストパターンを実行する時間である。
テスト実行時間=(1/テスト周波数)*(テストパターン数+1)*1、の関係になる。
パターンの適用に必要なクロック数は、
1パターンの適用に必要なクロック数: 縮退故障の場合には、内部スキャン長+1となる。
データをスキャンイン→1クロック動作(パターン実行)→スキャンアウト、の流れになる。
スキャンアウトは次のデータのスキャンインと同時になる。
遅延テストの場合には、内部スキャン長+2、の関係になる。
パターン実行時に2クロック動作、または1クロック余計にシフト→1クロック動作。
2個のパターンを連続して実行する必要があるため、遅延テストでは、スキャンイン/アウトは低速で行い、パターン実行だけ実速度で行う場合も、低速なテスタを使用可能であるが、実行時間は増加する。
テストデータ量
テスタが保持する、1チップに対して適用されるテストデータの総量(ビット数)である。
パターン数、外部スキャンチェーン数、内部スキャン長から決定される。
テストデータ量=パターン数*{(外部入力スキャンチェーン数*内部スキャン長)+(外部出力スキャンチェーン数*内部スキャン長)}、の関係になる。
各パターンに対して、入力値 および出力期待値を保持する必要がある。
テスタの決定要因となる。
全データをテスタメモリに搭載不可(メモリ量<データ量)である。
テスト中にテストデータの追加読み込み→実行時間の大幅な増加の可能性がある。
圧縮マクロ
外部スキャン入力から入力されたデータを内部スキャンに展開する(入力展開)。
内部スキャンから出力されるテスト応答を圧縮して外部スキャンピンに出力する(応答圧縮)。
入力展開および応答圧縮で異なる圧縮率を適用可能である。
テストデータ量の決定要因となる。
圧縮によって1パターンあたりのデータ量が削減できる。
高圧縮率→ATPG生成が困難に→パターン数が増加する可能性がある。
同じ圧縮率でもEDAベンダによる効率の違いがある(パターン数、カバレージ、付加面積)。
A社のマクロを付加→B社のツールでATPG生成、はおそらく不可能である。
チップサイズの決定要因となる。
圧縮マクロ:付加回路
高圧縮率→より大きな付加回路となる。
元々の回路:大→付加回路の影響:相対的に小さくなる。
設計・製造コストの決定要因となる。
圧縮マクロを使用する権利をEDAベンダから購入する必要がある。
→使用可能な圧縮マクロが限定されている可能性がある。
チップサイズ
回路のゲート数、DFTによるオーバヘッド(FF→スキャンFF、圧縮マクロ)、テクノロジによって決定される。
正確なチップサイズは配置配線後に決定される。
見積:同一テクノロジであればチップサイズはゲート数にほぼ比例する。
製造コストの決定要因となる。
テスタ(Automatic Test Equipment: ATE)
最大動作周波数、搭載メモリ容量、ピン数など、様々なパラメータがある。
テストデータ量、テスト周波数、ピン数などにより、あるテスタを利用可能か決定できる。
テスタ適用コストを決定→製造コストの決定要因となる。
1チップあたりのテストコスト=1秒あたりのテスタ適用コスト*テスト実行時間(秒)、の関係になる。
本発明に係るテストフロー提示コンピュータシステムは、出力手段と、処理手段と、入力手段と、記憶手段と、から構成されている。そして、これら各手段は、バスを介して電気的に接続し、相互に情報の伝達(信号の通信)を行うことができる。
出力手段は、情報をテストフロー提示コンピュータシステムの利用者に表示するための出力装置であり、例えば液晶やCRT方式等のディスプレイ装置が該当する。
また、処理手段は、上記他の手段(装置)に働きかける計算装置であり、例えばCPUが該当する。
入力手段は、テストフロー提示コンピュータシステムの利用者からの命令を受け付ける入力装置であり、例えばマウスやキーボードが該当する。
記憶手段は、大量の情報を記憶させておく補助記憶装置や、処理手段による実行の対象となる情報を記憶させておく主記憶装置であり、例えばハードディスク(HDD)やメインメモリが該当する。
バスは、テストフロー提示コンピュータシステムの内部で各手段が情報を通信するための伝送路である。
しかし、本発明に係るテストフロー提示コンピュータシステムは、複数のコンピュータシステムから構成される場合もある。
例えば、クライアント側のコンピュータシステムが出力手段及び入力手段となり、サーバ側のコンピュータシステムが処理手段及び記憶手段となり、インターネットなどの広域通信回線がバスとなることによって、複数のコンピュータシステムから構成される場合も考えられる。
次に、テストフロー提示コンピュータシステムの記憶手段としてのHDDに記憶されている各種情報について説明する。
記憶手段としてのHDDは、各種のデータベースと、テストフロー提示コンピュータプログラムと、OSその他プログラムを、データベースやファイルの形式により記憶している。
各種のデータベースとして、テスト難易度算出要素データベース、テストメニューデータベース、テストフローデータベース、CADツール特定データベース、CADツール環境制約データベース、コンバートデータベース、等がある。
これら各種のデータベースは、同種のデータベースが2以上存在することもある。例えば、テストメニューデータベースが2以上存在することによる、第2のテストメニューデータベース、第3のテストメニューデータベース、が存在することもある。
また、処理手段としてのCPUが、記憶手段としてのHDDに記憶されているOSその他プログラムと、テストフロー提示コンピュータプログラムを、記憶手段としてのメモリに読み込んで解釈し、実行する事により、本発明に係るテストフロー提示処理等が行なわれるのである。
まず、入力手段としてのマウスやキーボードを介し、テストフロー提示処理の命令を受信すると、処理手段としてのCPUは、記憶手段としてのHDDのテスト難易度算出式に基づいて、テスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、テストメニューデータベースのテストメニューレコードごとにテスト難易度を算出する。
図1のフローでは、C1‐(1)の処理が該当する。図1のC1−Bのテストメニューデータベースでは、ネットリスト、希望動作周波数、プロセステクノロジー情報、がテスト難易度算出式の変数となっている。
次に、処理手段としてのCPUが、算出したテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、特定したDFT手法と優先度との関連付けを記憶手段としてのHDDのテストフローデータベースに記憶させる。
図1のフローでは、C1‐(2)‐A、C1‐(2)‐Bの処理が該当する。
C1‐(1)、C1‐(2)‐A、C1‐(2)‐Bの処理は、テストメニューデータベースのテストメニューレコードの全てについて処理を行う。
そして、記憶手段としてのHDDのテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、関連付いている優先度の順にDFT手法をソートし、ソートしたDFT手法をテストフローとして記憶手段としてのHDDに記憶させ、出力手段としてのディスプレイ装置に表示させ提示する。
図1のフローでは、C1‐(3)の処理が該当する。
すなわち、テスト難易度算出式に基づいて、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、それぞれのテストメニューデータベースに記憶されているLSIのテストごと(DFT手法ごと、テストメニューレコードごと)に、テスト難易度が算出される。
そして、それぞれのテストメニューデータベースのテストメニューレコードごとに算出したテスト難易度に応じたDFT手法と優先度との関連付けを特定し、テストフローデータベースに記憶させていく。
その上で、テストフローデータベースに記憶されたDFT手法と優先度との関連付けを、テストフローとして矛盾が生じないように、優先度を基準としてソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示させる。
図1では、記憶手段としてのHDDに記憶されているC1‐Aのテスト難易度算出要素データベースと、C1‐Bのテストメニューデータベースとから、本発明に係る処理により、C1‐Cのテストフローデータベースの内容を得ることができる。
他の実施形態では、さらに、テスト難易度算出要素データベースの数値とDFT手法をもとにテスト難易度を算出する第2のテスト難易度算出式と、テスト難易度とDFT手法と優先度との関連付けと、を含む第2のテストメニューデータベースが記憶手段としてのHDDに記憶されている。
そして、図1のフローでの、C1‐(1)、C1‐(2)‐A、C1‐(2)‐Bの処理に該当する、図2のフローでの、C2‐(1)、C2‐(2)‐A、C2‐(2)‐Bの処理を、テストメニューデータベースのテストメニューレコードの全てについて処理を行う。ここまでは、図1のフローと同様である。
そして、処理手段としてのCPUが、記憶手段としてのHDDの第2のテストメニューデータベースにおける第2のテスト難易度算出式に基づいて、記憶手段としてのHDDのテストフローデータベースに記憶されたDFT手法と、記憶手段としてのHDDのテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、第2のテスト難易度を算出する。
図2のフローでは、C2‐(3)‐Aの処理が該当する。
続いて、処理手段としてのCPUが、記憶手段としてのHDDの第2のテストメニューデータベースから、算出した第2のテスト難易度が満たす第2のテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、特定したDFT手法と優先度との関連付けを記憶手段としてのテストフローデータベースに記憶させる。
図2のフローでは、C2‐(3)‐B、C2‐(4)の処理が該当する。
次に、処理手段としてのCPUが、記憶手段としてのHDDのテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして記憶手段としてのHDDに記憶させ、出力手段としてディスプレイ装置に表示させ提示する。
図2のフローでは、C2‐(5)の処理が該当する。
この実施形態の結果、回路設計者が作成した情報等から構成される、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、各DFT手法が必要かどうかについて、テスト難易度を算出し、テスト難易度基準式で判断し、優先度の順にソートすることで、自動的に、矛盾のないテストフローを得ることができる。
特に、回路設計図に関する情報を記憶したテスト難易度算出要素データベースだけではなく、すでに必要と判断したDFT手法の情報も元にして、さらに各DFT手法が必要かどうかについて、第2のテスト難易度を算出し、第2のテスト難易度基準式で判断し、自動的に、矛盾のないテストフローを得ることができるため、柔軟なテストフロー作成が可能となる。
図2では、記憶手段としてのHDDに記憶されているC2‐Aのテスト難易度算出要素データベースと、C2‐Bのテストメニューデータベースと、C2‐Dの第2のテストメニューデータベースとから、本発明に係る処理により、C2‐Eのテストフローデータベースの内容を得ることができる。
他の実施形態では、記憶手段としてのHDDに第2のテストメニューデータベースの第2のテストメニューレコードが2以上含まれ、処理手段としてのCPUが、第2のテストメニューレコードごとに上記の第2のテスト難易度算出処理を行い、テストフローデータベースへの記憶処理を行う。
図2のフローでの、C2‐(1)、C2‐(2)‐A、C2‐(2)‐Bの処理に該当する、図3のフローでの、C3‐(1)、C3‐(2)‐A、C3‐(2)‐Bの処理を、テストメニューデータベースのテストメニューレコードの全てについて処理を行う。ここまでは、図2のフローと同様である。
さらに、図2のフローでの、C2‐(3)‐A、C2‐(3)‐B、C2‐(4)の処理に該当する、図3のフローでの、C3‐(3)‐A、C3‐(3)‐B、C3‐(4)の処理を、第2のテストメニューデータベースの第2のテストメニューレコードの全てについて処理を行う。
そして、図2のフローでの、C2‐(5)の処理に該当するC3‐(5)の処理を行う。
この実施形態の結果、回路設計者が作成した情報等から構成される、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、各DFT手法が必要かどうかについて、テスト難易度を算出し、テスト難易度基準式で判断し、優先度の順にソートすることで、自動的に、矛盾のないテストフローを得ることができる。
特に、テストメニューデータベースには、2以上のテストメニューレコードが存在し、第2のテストメニューデータベースには、2以上の第2のテストメニューレコードが存在しているため、夫々のデータベースのレコードに、より多面的、詳細で柔軟な判断基準を設定することができる。
図3では、記憶手段としてのHDDに記憶されているC3‐Aのテスト難易度算出要素データベースと、C3‐Bのテストメニューデータベースと、C3‐Dの第2のテストメニューデータベースとから、本発明に係る処理により、C3‐Eのテストフローデータベースの内容を得ることができる。
他の実施形態では、記憶手段としてのHDDに記憶されているテストメニューデータベースは、テスト難易度算出要素データベースの数値又はテスト難易度算出要素データベースの数値及びDFT手法をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式とDFT手法と優先度との関連付けであるテストメニューレコードを2以上含んでいる。
そして、処理手段としてのCPUが、上記の第2のテスト難易度算出処理において、記憶手段としてのHDDに記憶されているテストフローデータベースに記憶されたDFT手法と、記憶手段としてのHDDに記憶されているテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、第2のテスト難易度を算出する。
図3のフローでの、C3‐(1)、C3‐(2)‐A、C3‐(2)‐Bの処理に該当する、図4のフローでの、C4‐(1)、C4‐(2)‐A、C4‐(2)‐Bの処理を、テストメニューデータベースのテストメニューレコードの全てについて処理を行う。ここまでは、図3のフローと同様である。
さらに、図3のフローでの、C3‐(3)‐A、C3‐(3)‐B、C3‐(4)の処理に該当する、図4のフローでの、C4‐(3)‐A、C4‐(3)‐B、C4‐(4)の処理を、テストメニューデータベースのテストメニューレコードの全てについて処理を行う。
そして、図3のフローでの、C3‐(5)の処理に該当するC4‐(5)の処理を行う。
この実施形態の結果、回路設計者が作成した情報等から構成される、回路設計図に関する情報を記憶したテスト難易度算出要素データベースから、各DFT手法が必要かどうかについて、テスト難易度を算出し、テスト難易度基準式で判断し、優先度の順にソートすることで、自動的に、矛盾のないテストフローを得ることができる。
特に、テストフローデータベースにDFT手法が蓄積されていない段階では、回路設計図に関する情報を記憶したテスト難易度算出要素データベースの情報からテストフローを生成し、テストフローデータベースにDFT手法が蓄積された段階では、回路設計図に関する情報を記憶したテスト難易度算出要素データベースの情報と、テストフローデータベースに記憶されたDFT手法とから、テストフローを生成することができる。
例えば、複数のレコードから構成される1のテストメニューデータベースだけでも、柔軟で詳細な設定が可能となる。
図4では、記憶手段としてのHDDに記憶されているC4‐Aのテスト難易度算出要素データベースと、C4‐Bのテストメニューデータベースとから、本発明に係る処理により、C4‐Cのテストフローデータベースの内容を得ることができる。
他の実施形態では、さらに、DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、1以上のCADツールを記憶するCADツール環境制約データベースと、が記憶手段としてのHDDに記憶されている。
そして、処理手段としてのCPUが、記憶手段としてのHDDのCADツール特定データベースに含まれるDFT手法のうち、記憶手段としてのHDDのCADツール環境制約データベースに含まれているCADツールに関連付いているDFT手法についてのみを、記憶手段としてのHDDにおけるテストフローとしてのDFT手法として採用する。
この実施形態の結果、事前に、コンピュータシステムの利用者がCADツールソフトウェア環境制約をCADツール環境制約データベースに入力しておく事により、利用することができるCADツールソフトウェアについてのDFT手法のみが、テストフローとしてのDFT手法として採用される。
これにより、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
図5では、記憶手段としてのHDDに記憶されているC5‐AのCADツール特定データベースと、C5‐BのCADツール環境制約データベースとから、本発明に係る処理により、DFT手法「スキャン生成」の場合はCADツール「スキャンツール1」、DFT手法「ATPGパターン生成」の場合はCADツール「ATPGツール1」、と特定でき、環境制約もクリアするため、テストフローのDFT手法として採用される。
一方、DFT手法「遅延テストパターン生成」の場合はCADツール「ATPGツール2」が特定できるものの、環境制約をクリアしないため、テストフローのDFT手法として採用されない。
他の実施形態では、さらに、DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、1以上のCADツールを記憶するCADツール環境制約データベースと、が記憶手段としてのHDDに記憶されている。
そして、処理手段としてのCPUが、テストフローとして記憶手段としてのHDDに記憶されたDFT手法ごとに、以下の処理を行わせ、テストフローとして記憶手段としてのHDDに記憶されたDFT手法の順番に対応したCADプランを作成する。
具体的には、処理手段としてのCPUが、記憶手段としてのHDDのCADツール環境制約データベースに含まれているCADツールのうち、記憶手段としてのHDDのCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、CADプランとして記憶手段としてのHDDに記憶させる。
図6のフローでは、C6‐(6)‐A、C6‐(6)‐B、C6‐(6)‐C、C6‐(6)‐D、C6‐(6)‐Eの処理が該当する。
C6‐(6)‐B、C6‐(6)‐C、C6‐(6)‐D、C6‐(6)‐Eの処理については、CADプランのDFT手法全てについて、CADツール及びスクリプト生成情報が特定されるまで、繰り返し行う。
CADツール環境制約データベースに、テストフローデータベースのDFT手法に該当するCADツールが全く存在しない場合は、CADプランのCADツール及びスクリプト生成情報をブランクとして処理する、ということも考えられる。
この実施形態の結果、事前に、コンピュータシステムの利用者がCADツールソフトウェア環境制約をCADツール環境制約データベースに入力しておく事により、利用することができるCADツールソフトウェアについてのDFT手法のみが、テストフローとしてのDFT手法として採用される。これにより、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
特に、スクリプト生成情報に基づいて、テストフローとしての優先度が表すDFT手法の順番通りに、テストを実行するためのスクリプト生成情報に基づいてスクリプト生成されるため、CADですぐ実行することができるCADプランを得ることができる。
また、得られたCADプランでは、各々のDFT手法を実現するCADツールの選択を利用者が任意に決めずとも、利用者の環境に合致したCADツールの特定がなされている。
図6では、記憶手段としてのHDDに記憶されているC6‐Aのテストフローデータベースと、C6‐BのCADツール特定データベースと、C6‐CのCADツール環境制約データベースとから、本発明に係る処理により、C6‐DのCADプランの内容を得ることができる。
各種のDFT手法について、CADツール環境制約データベースに存在し、使用優先度がより高いCADツールが選択されている。
他の実施形態では、さらに、DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、CADツールを2以上関連付けたCADツールフローと、コンバート方法情報と、の関連付けを含むコンバートデータベースと、1以上の前記CADツールを記憶するCADツール環境制約データベースと、が記憶手段としてのHDDに記憶されている。
そして、処理手段としてのCPUが、テストフローとして記憶手段としてのHDDに記憶されたDFT手法ごとに、記憶手段としてのHDDのCADツール環境制約データベースに含まれているCADツールのうち、記憶手段としてのHDDのCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、
当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、CADプランとして記憶手段としてのHDDに記憶させ、テストフローとして記憶手段としてのHDDに記憶されたDFT手法の順番に対応したCADプランを作成する。
さらに、処理手段としてのCPUが、当該CADプランとして記憶手段としてのHDDに記憶されたCADツールの順番に基づいて、記憶手段としてのHDDのコンバートデータベースから、当該CADツールの順番に該当するCADツールフローを特定し、特定したCADツールフローに関連付いているコンバート方法情報に基づき、当該CADツールの順番にコンバートスクリプトを関連付けて挿入し、記憶手段としてのHDDにCADプランに記憶させる。
図7のフローでは、C7‐(6)‐A、C7‐(6)‐B、C7‐(6)‐C、C7‐(6)‐D、C7‐(6)‐E、C7‐(6)‐F、C7‐(6)‐G、C7‐(6)‐Hの処理が該当する。
C7‐(6)‐I、C7‐(6)‐J、C7‐(6)‐K、C7‐(6)‐L、C7‐(6)‐M、C7‐(6)‐N、C7‐(6)‐O、C7‐(6)‐P、C7‐(6)‐Qの処理は、CADプランのCADツールの順番に該当するCADツールフローが、コンバートデータベースに全く存在しない場合を想定した処理である。
つまり、A社のDFT1用のCADツールからB社のDFT2用のCADツールへのコンバートスクリプトを持っているが、A社のDFT1用のCADツールからC社のDFT2用のCADツールへのコンバートスクリプトを持っていないとする。この場合、AからBのコンバートスクリプト(方法情報)だけがコンバートデータベースにある。
ここで、CADプランにすでにDFT1用にA社のCADツールが選ばれてしまっている場合、CADツール特定データベースだけを使用すると、DFT2用に、C社のCADツールが選ばれたとしても、A社のCADツールからC社のCADツールにデータをコンバートする方法が無いことが、コンバートデータベースから分かる。
そこで、A社のCADツールではなく、C社のDFT1用のCADツールをCADプランに採用し直す作業が必要になる。よって、CADツールの組み合わせであるCADツールフローが存在しないこともあり得るため、CADツールAの特定ができたかどうかの判断を、C7‐(6)‐I、C7‐(6)‐Pで行っている。
この実施形態の結果、事前に、コンピュータシステムの利用者がCADツールフローと、コンバートスクリプトと、の関連付けを含むコンバートデータベースを入力しておく事により、CADプランとしてのCADツールの順番に、コンバートスクリプトの実行を必要とするものが含まれる場合、コンバートスクリプトを、当該CADツールの順番に挿入する。
これにより、異なるCADでテストフローを実行する際にも、利用者がCADツール環境の差異を意識せずに、CADプランを生成する事ができる。
図7では、記憶手段としてのHDDに記憶されているC7‐Aのテストフローデータベースと、C7‐BのCADツール特定データベースと、C7‐CのCADツール環境制約データベースと、C7‐Dのコンバートデータベースとから、本発明に係る処理により、C7‐EのCADプランの内容を得ることができる。
他の実施形態では、さらに、1以上のDFT手法と、テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上、記憶手段としてのHDDに記憶されている。
そして、処理手段としてのCPUが、記憶手段としてのHDDのテスト制約見積式ごとに、当該テスト制約見積式に基づいて、テストフローデータベースとして記憶手段としてのHDDに記憶されたDFT手法と、記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、をもとにテスト制約値を算出し、記憶手段としてのHDDのテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とする。
次に、処理手段としてのCPUが、当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、記憶手段としてのHDDのテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして記憶手段としてのHDDに記憶させ、出力手段としてのディスプレイに表示させ提示する。
処理手段としてのCPUが、当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、満たさないテスト制約値を出力手段としてのディスプレイに表示させ提示する。
この実施形態の結果、テスト制約見積式ごとに算出したテスト制約値が、テスト制約基準値を満たすかどうか判断し、満たす場合はテストフローを表示し、満たさない場合は、満たさないテスト制約値を表示し、再入力の助けとすることができる。
これにより、テスト制約基準値を満たさないテストフローの生成、実行を、利用者が修正する事ができるため、テストのやり直し等による時間、費用のロスが削減できる。
特に、具体的にどのテスト制約値が問題となっているのかを利用者が知ることができるため、利用者が、どのようにテスト難易度算出要素データベースの数値を修正すればよいかについての情報を得ることができる。
他の実施形態では、1以上のDFT手法と、前記テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上、テスト制約基準値修正式を1以上、記憶手段としてのHDDに記憶されている。
そして、処理手段としてのCPUが、記憶手段としてのHDDのテスト制約見積式ごとに、当該テスト制約見積式に基づいて、テストフローデータベースとして記憶手段としてのHDDに記憶されたDFT手法と、前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、をもとにテスト制約値を算出し、記憶手段としてのHDDのテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とする。
次に、処理手段としてのCPUが、当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、記憶手段としてのHDDのテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして記憶手段としてのHDDに記憶させ、出力手段のディスプレイに表示させ提示する。
続いて、処理手段としてのCPUが、当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、当該テスト制約基準値のうち満たさないテスト制約基準値について、記憶手段としてのHDDのテスト制約基準値修正式に基づいて、記憶手段としてのHDDのテスト難易度算出要素データベースにおける情報を更新し、再度のテストフロー提示処理を行う。
この実施形態の結果、テスト制約見積式ごとに算出したテスト制約値が、テスト制約基準値を満たすかどうか判断し、満たす場合はテストフローを表示し、満たさない場合は、満たさないテスト制約基準値について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、再度、処理を行う。
これにより、テスト制約基準値を満たさないテストフローの生成、実行について、利用者が明示的に修正しなくても、テスト制約基準値を満たすようになるまで、再度のテストフロー作成が行われる。
他の実施形態では、前記DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、1以上の前記CADツールを記憶するCADツール環境制約データベースと、テスト制約基準値修正式を、1以上記憶手段としてのHDDに記憶している。
そして、処理手段としてのCPUは、記憶手段としてのHDDのCADツール特定データベースに含まれるDFT手法のうち、記憶手段としてのHDDのCADツール環境制約データベースに含まれているCADツールに関連付いているDFT手法についてのみを、記憶手段としてのHDDにおけるテストフローとしてのDFT手法として採用する。
次に、処理手段としてのCPUは、当該テストフローとしてのDFT手法として採用しないDFT手法について、記憶手段としてのHDDのテスト制約基準値修正式に基づいて、記憶手段としてのHDDのテスト難易度算出要素データベースにおける情報を更新し、再度のテストフロー提示処理を行う。
この実施形態の結果、CADツール環境制約データベースに含まれているCADツールに関連付いていないDFT手法については、テストフローとしてのDFT手法として採用せず、テスト制約基準値修正式に基づいて、テスト難易度算出要素データベースにおける情報を更新し、再度、処理を行う。
これにより、利用者の環境では実現することが不可能なテストフローは作成されず、利用者が明示的に修正しなくても、利用者の環境では実現することができるテストフローの作成がなされるまで、再度のテストフロー作成が行われる。
特に、利用者の環境では実現することが不可能なテストフローは、作成されなくなるため、個々の利用者の環境に合致した現実的なテストフロー作成が実現できる。
Claims (11)
- 情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段とを備えたコンピュータシステムにおけるコンピュータプログラムであって、
LSIのテストフロー作成を支援するテストフロー提示コンピュータプログラムであり、
前記記憶手段は、
ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けを含むテスト難易度算出要素データベースを記憶し、
前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含む、テストメニューデータベースを記憶し、
前記DFT手法と前記優先度との関連付けを1以上含むテストフローデータベースを記憶し、
前記処理手段に、
前記記憶手段のテストメニューデータベースのテストメニューレコードごとに、以下の(1)及び(2)の処理を行わせ、
以下の(3)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該テストメニューデータベースのテストメニューレコードごとにテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出したテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
- 情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段とを備えたコンピュータシステムにおけるコンピュータプログラムであって、
LSIのテストフロー作成を支援するテストフロー提示コンピュータプログラムであり、
前記記憶手段は、
ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けを含むテスト難易度算出要素データベースを記憶し、
前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含む、テストメニューデータベースを記憶し、
前記テスト難易度算出要素データベースの数値と前記DFT手法をもとにテスト難易度を算出する第2のテスト難易度算出式と、テスト難易度基準式とDFT手法と優先度との関連付けと、を含む第2のテストメニューデータベースを記憶し、
前記DFT手法と前記優先度との関連付けを1以上含むテストフローデータベースを記憶し、
前記処理手段に、
前記記憶手段のテストメニューデータベースのテストメニューレコードごとに、以下の(1)及び(2)の処理を行わせ、
以下の(3)、(4)、(5)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該テストメニューデータベースのテストメニューレコードごとに第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段の第2のテストメニューデータベースにおける第2のテスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第2のテスト難易度を算出すること、
(4) 前記記憶手段の第2のテストメニューデータベースから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
- 情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段とを備えたコンピュータシステムにおけるコンピュータプログラムであって、
LSIのテストフロー作成を支援するテストフロー提示コンピュータプログラムであり、
前記記憶手段は、
ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けを含むテスト難易度算出要素データベースを記憶し、
前記テスト難易度算出要素データベースの数値をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含む、テストメニューデータベースを記憶し、
前記テスト難易度算出要素データベースの数値と前記DFT手法をもとにテスト難易度を算出する第2のテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けである第2のテストメニューレコードを2以上含む、第2のテストメニューデータベースを記憶し、
前記DFT手法と前記優先度との関連付けを1以上含むテストフローデータベースを記憶し、
前記処理手段に、
前記記憶手段のテストメニューデータベースのテストメニューレコードごとに、以下の(1)及び(2)の処理を行わせ、
前記記憶手段の第2のテストメニューデータベースの第2のテストメニューレコードごとに、以下の(3)及び(4)の処理を行わせ、
以下の(5)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該テストメニューデータベースのテストメニューレコードごとに第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースのテストメニューレコードから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記記憶手段の第2のテストメニューデータベースにおける第2のテスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
当該第2のテストメニューデータベースの第2のテストメニューレコードごとに第2のテスト難易度を算出すること、
(4) 前記記憶手段の第2のテストメニューデータベースの第2のテストメニューレコードから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
- 情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段とを備えたコンピュータシステムにおけるコンピュータプログラムであって、
LSIのテストフロー作成を支援するテストフロー提示コンピュータプログラムであり、
前記記憶手段は、
ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けを含むテスト難易度算出要素データベースを記憶し、
前記テスト難易度算出要素データベースの数値又は前記テスト難易度算出要素データベースの数値及び前記DFT手法をもとにテスト難易度を算出するテスト難易度算出式と、テスト難易度基準式と、DFT手法と、優先度と、の関連付けであるテストメニューレコードを2以上含む、テストメニューデータベースを記憶し、
前記DFT手法と前記優先度との関連付けを1以上含むテストフローデータベースを記憶し、
前記処理手段に、
前記記憶手段のテストメニューデータベースのテストメニューレコードについて、以下の(1)及び(2)の処理と、(3)及び(4)の処理を行わせ、
以下の(5)の処理も行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(1) 前記テスト難易度算出式に基づいて、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第1のテスト難易度を算出すること、
(2) 当該テストメニューデータベースから、
当該算出した第1のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(3) 前記テスト難易度算出式に基づいて、
前記記憶手段のテストフローデータベースに記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、プロセステクノロジー情報と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報を利用して、
第2のテスト難易度を算出すること、
(4) 前記記憶手段のテストメニューデータベースから、
当該算出した第2のテスト難易度が満たすテスト難易度基準式に関連付いているDFT手法と優先度との関連付けを全て特定し、当該特定したDFT手法と優先度との関連付けを前記記憶手段のテストフローデータベースに記憶させること、
(5) 前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、
当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示すること。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
前記DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、
1以上の前記CADツールを記憶するCADツール環境制約データベースと、
を記憶し、
前記処理手段に、さらに、以下の(6)の処理を行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記記憶手段のCADツール特定データベースに含まれる前記DFT手法のうち、前記記憶手段のCADツール環境制約データベースに含まれている前記CADツールに関連付いているDFT手法についてのみを、
前記記憶手段における前記テストフローとしてのDFT手法として採用すること。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
前記DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、
1以上の前記CADツールを記憶するCADツール環境制約データベースと、
を記憶し、
前記処理手段に、さらに、前記テストフローとして前記記憶手段に記憶されたDFT手法ごとに、以下の(6)の処理を行わせ、前記テストフローとして前記記憶手段に記憶されたDFT手法の順番に対応したCADプランを作成すること、
を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記記憶手段のCADツール環境制約データベースに含まれているCADツールのうち、前記記憶手段のCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、
当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、前記CADプランとして前記記憶手段に記憶させること。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
前記DFT手法とCADツールと使用優先度とスクリプト生成情報との関連付けを含むCADツール特定データベースと、
前記CADツールを2以上関連付けたCADツールフローと、コンバート方法情報と、の関連付けを含むコンバートデータベースと、
1以上の前記CADツールを記憶するCADツール環境制約データベースと、
を記憶し、
前記処理手段に、さらに、以下の(6)、(7)の処理を行わせること、を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記テストフローとして前記記憶手段に記憶されたDFT手法ごとに、
前記記憶手段のCADツール環境制約データベースに含まれているCADツールのうち、前記記憶手段のCADツール特定データベースで当該DFT手法に関連付いており、関連付いている使用優先度が最も高いCADツールと、当該特定したCADツールに関連付いているスクリプト生成情報を特定し、
当該特定したCADツール及びスクリプト生成情報を、当該DFT手法に関連付けて、CADプランとして前記記憶手段に記憶させ、
前記テストフローとして前記記憶手段に記憶されたDFT手法の順番に対応したCADプランを作成すること、
(7) 当該CADプランとして前記記憶手段に記憶されたCADツールの順番に基づいて、
前記記憶手段のコンバートデータベースから、当該CADツールの順番に該当する前記CADツールフローを特定し、特定したCADツールフローに関連付いているコンバート方法情報に基づき、当該CADツールの順番にコンバートスクリプトを関連付けて挿入し、前記記憶手段のCADプランに記憶させること。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
1以上の前記DFT手法と、前記テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上記憶し、
前記処理手段に、さらに、以下の(6)、(7)、(8)の処理を行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記記憶手段のテスト制約見積式ごとに、当該テスト制約見積式に基づいて、
前記テストフローデータベースとして前記記憶手段に記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、
をもとにテスト制約値を算出し、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とし、
(7) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示し、
(8) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、満たさないテスト制約値を前記出力手段に表示させ提示すること。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
1以上の前記DFT手法と、前記テスト難易度算出要素データベースの数値と、をもとにテスト制約値を算出するテスト制約見積式を1以上記憶し、
テスト制約基準値修正式を1以上記憶し、
前記処理手段に、さらに、以下の(6)、(7)、(8)の処理を行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記記憶手段のテスト制約見積式ごとに、当該テスト制約見積式に基づいて、
前記テストフローデータベースとして前記記憶手段に記憶されたDFT手法と、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報と、
をもとにテスト制約値を算出し、
前記記憶手段のテスト難易度算出要素データベースの、ネットリストと、パッケージピン数と、テストピン数と、希望動作周波数と、テスト時の消費電力と、テスター容量と、の関連付けのうち、1以上の情報をテスト制約基準値とし、
(7) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値をすべて満たす場合は、前記記憶手段のテストフローデータベースに記憶されたDFT手法と優先度の関連付けを、当該関連付いている優先度の順にDFT手法をソートし、当該ソートしたDFT手法をテストフローとして前記記憶手段に記憶させ、前記出力手段に表示させ提示し、
(8) 当該テスト制約見積式ごとに算出したテスト制約値が、当該テスト制約基準値を満たさない場合は、当該テスト制約基準値のうち満たさないテスト制約基準値について、前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、前記(1)−(7)の処理を行うこと。
- 請求項1乃至4記載のテストフロー提示コンピュータプログラムにおいて、
前記コンピュータシステムの記憶手段は、さらに、
前記DFT手法とCADツールとの関連付けを含むCADツール特定データベースと、
1以上の前記CADツールを記憶するCADツール環境制約データベースと、
テスト制約基準値修正式を1以上記憶し、
前記処理手段に、さらに、以下の(6)、(7)の処理を行わせること、
を特徴とするテストフロー提示コンピュータプログラム。
(6) 前記記憶手段のCADツール特定データベースに含まれる前記DFT手法のうち、前記記憶手段のCADツール環境制約データベースに含まれている前記CADツールに関連付いているDFT手法についてのみを、
前記記憶手段における前記テストフローとしてのDFT手法として採用すること、
(7) 当該テストフローとしてのDFT手法として採用しないDFT手法について、
前記記憶手段のテスト制約基準値修正式に基づいて、前記記憶手段のテスト難易度算出要素データベースにおける情報を更新し、前記(1)−(6)の処理を行うこと。
- 情報を記憶する記憶手段と、情報を処理する処理手段と、利用者に情報を表示する出力手段と、利用者からの命令を受け付ける入力手段と、を備えたコンピュータシステムであって、
前記記憶手段が、請求項1乃至10のいずれか1記載の各情報及びテストフロー提示コンピュータプログラムを記憶し、
前記処理手段が当該請求項1乃至10のいずれか1記載の各処理を行うこと、を特徴とするテストフロー提示コンピュータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272996A JP5567322B2 (ja) | 2009-12-01 | 2009-12-01 | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム |
US12/958,350 US8271460B2 (en) | 2009-12-01 | 2010-12-01 | Computer program and computer system for producing test flow |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272996A JP5567322B2 (ja) | 2009-12-01 | 2009-12-01 | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011118492A true JP2011118492A (ja) | 2011-06-16 |
JP5567322B2 JP5567322B2 (ja) | 2014-08-06 |
Family
ID=44069622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272996A Expired - Fee Related JP5567322B2 (ja) | 2009-12-01 | 2009-12-01 | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8271460B2 (ja) |
JP (1) | JP5567322B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106469113A (zh) * | 2015-08-18 | 2017-03-01 | 腾讯科技(深圳)有限公司 | 应用程序测试方法及系统 |
CN114070768A (zh) * | 2021-11-29 | 2022-02-18 | 中国工商银行股份有限公司 | 测试方法、装置、计算机设备和存储介质 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10223246B2 (en) * | 2012-07-30 | 2019-03-05 | Infosys Limited | System and method for functional test case generation of end-to-end business process models |
CN106707144B (zh) * | 2017-01-16 | 2020-05-05 | 电子科技大学 | 一种应用于反熔丝fpga测试向量的逆向分析方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000193726A (ja) * | 1998-12-28 | 2000-07-14 | Hitachi Ltd | 論理回路のテストパタ―ン作成装置 |
JP2000315221A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計用データベース及び集積回路装置の設計方法 |
JP2006031354A (ja) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | テストプログラム生成装置及びテストプログラム生成システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
US6195776B1 (en) * | 1998-11-02 | 2001-02-27 | Synopsys, Inc. | Method and system for transforming scan-based sequential circuits with multiple skewed capture events into combinational circuits for more efficient automatic test pattern generation |
US6539536B1 (en) * | 2000-02-02 | 2003-03-25 | Synopsys, Inc. | Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics |
JP2005032102A (ja) * | 2003-07-09 | 2005-02-03 | Matsushita Electric Ind Co Ltd | スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用cadプログラム、大規模集積回路及び携帯デジタル機器 |
-
2009
- 2009-12-01 JP JP2009272996A patent/JP5567322B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-01 US US12/958,350 patent/US8271460B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000193726A (ja) * | 1998-12-28 | 2000-07-14 | Hitachi Ltd | 論理回路のテストパタ―ン作成装置 |
JP2000315221A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計用データベース及び集積回路装置の設計方法 |
JP2006031354A (ja) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | テストプログラム生成装置及びテストプログラム生成システム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106469113A (zh) * | 2015-08-18 | 2017-03-01 | 腾讯科技(深圳)有限公司 | 应用程序测试方法及系统 |
CN106469113B (zh) * | 2015-08-18 | 2023-08-08 | 腾讯科技(深圳)有限公司 | 应用程序测试方法及系统 |
CN114070768A (zh) * | 2021-11-29 | 2022-02-18 | 中国工商银行股份有限公司 | 测试方法、装置、计算机设备和存储介质 |
CN114070768B (zh) * | 2021-11-29 | 2023-11-03 | 中国工商银行股份有限公司 | 渗透测试方法、装置、计算机设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP5567322B2 (ja) | 2014-08-06 |
US20110131217A1 (en) | 2011-06-02 |
US8271460B2 (en) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8490045B2 (en) | Method and device for selectively adding timing margin in an integrated circuit | |
US9141736B2 (en) | Method for power estimation for virtual prototyping models for semiconductors | |
CN112069763B (zh) | 修正电路的方法 | |
KR20150145179A (ko) | 정적 타이밍 분석의 타이밍 디레이트 조정방법 | |
JP2005172549A (ja) | 半導体集積回路の検証方法及びテストパターンの作成方法 | |
JP5567322B2 (ja) | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム | |
US7888971B2 (en) | Verification support system and method | |
US11216607B2 (en) | Double glitch capture mode power integrity analysis | |
US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
US9404972B2 (en) | Diagnosis and debug with truncated simulation | |
US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
US10394699B1 (en) | Method and system for reusing a refinement file in coverage grading | |
US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
JP2005257654A (ja) | 回路の品質判定方法および品質判定装置、並びに、回路の品質判定プログラムおよび該プログラムを記録した媒体 | |
JP5625297B2 (ja) | ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム | |
US8943457B2 (en) | Simulating scan tests with reduced resources | |
US20220382943A1 (en) | Identifying association of safety related ports to their safety mechanisms through structural analysis | |
US5801972A (en) | Individual test program producing system | |
US20100269003A1 (en) | Delay fault diagnosis program | |
US20220269846A1 (en) | Structural analysis for determining fault types in safety related logic | |
US8468409B2 (en) | Speed-path debug using at-speed scan test patterns | |
Fang et al. | RTL DFT techniques to enhance defect coverage for functional test sequences | |
Lin et al. | Speed binning with high-quality structural patterns from functional timing analysis (FTA) | |
JP4067112B2 (ja) | 半導体集積回路の検証方法及びテストパターンの作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20121129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5567322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |