JP2018132877A - プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム - Google Patents

プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム Download PDF

Info

Publication number
JP2018132877A
JP2018132877A JP2017025016A JP2017025016A JP2018132877A JP 2018132877 A JP2018132877 A JP 2018132877A JP 2017025016 A JP2017025016 A JP 2017025016A JP 2017025016 A JP2017025016 A JP 2017025016A JP 2018132877 A JP2018132877 A JP 2018132877A
Authority
JP
Japan
Prior art keywords
measurement point
measurement
information
determination condition
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017025016A
Other languages
English (en)
Other versions
JP6636968B2 (ja
Inventor
洋一 片塩
Yoichi Katashio
洋一 片塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2017025016A priority Critical patent/JP6636968B2/ja
Publication of JP2018132877A publication Critical patent/JP2018132877A/ja
Application granted granted Critical
Publication of JP6636968B2 publication Critical patent/JP6636968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】プリント基板の設計に際し、波形測定を想定した測定点を設定できるようにする。【解決手段】プリント基板の測定点を設定するシステムであって、プリント基板データ、ICの解析モデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成するトポロジー生成部と、トポロジーのうち測定点の判定に用いる情報とユーザ設定情報に含まれる測定点判定条件から、測定点の位置が測定点判定条件を満たすか否かを判定する測定点位置判定部と、測定点が測定点判定条件を満たさない場合に、測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、測定点判定条件を満たすか否か判定する測定点設定部と、素子の移動、テストポイントの追加またはビアの追加を行っても測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う伝送シミュレーション部、を備えている。【選択図】図1

Description

本発明は、CAD(Computer Aided Design:コンピュータ支援設計)システムを用いたプリント基板の設計に際し、受信ピン近傍での測定点を設定するシステム、方法、及びプログラムに関する。
部品実装後のプリント基板は回路設計者による動作確認、波形測定等の評価が行われる。評価対象のネットの波形測定を行う際、プリント基板上に信号波形の測定点が必要となる。ここでいうネットとは部品端子間の接続情報であり、ネットの波形測定とは、プリント基板上の配線を流れる信号の波形を測定することである。通常、測定点としては、テストピン、ビア(VIA)、IC(Integrated Circuit)、抵抗、コンデンサのパッド等が用いられる。また、信号波形の測定は通常、オシロスコープのプローブを受信ピン近傍に接触させることで行う。プローブはシングルエンド(1本の信号)用や差動(1ペア)用があり、必要に応じて使い分ける。
プリント基板の検査治具用にテストポイントを自動生成できるようにしたテストポイントの設計システムが提案されている(例えば、特許文献1参照)。また、伝送路上の基板埋め込み部品を考慮した方式も提案されている(例えば、特許文献2参照)。
また特許文献3には、プリント基板の検査方式が開示されている。この文献は、一旦配置した貫通VIA(検査ポイントを配置するための貫通VIA)が、他の部品との兼ね合いで配置不可と判断されたら、一旦配置した貫通VIAを消去し、それを部品と干渉しない場所に移すものである。他の部品との兼ね合いとは、既に検査用の他の貫通VIAがあるか、一旦配置した貫通VIAが部品の高さで決まる十分な距離離れているか、一旦配置した貫通VIAが検査不可能領域にかかっていないか、である。
また特許文献4では、プリント基板の配線(伝送線路)のシミュレーションを行う装置が開示されている。この文献では、シミュレーションしたい伝送線路を選択し、選択した伝送線路の配線形状情報を読み出し、プローブ位置における信号伝達をシミュレートする。
特開2000−221246号公報 特開2006−11507号公報 特開平10−311862号公報 特開平10−105583号公報
特許文献1−4の方式の問題点は、どの設計システムにおいても、検査治具用のテストポイントを想定しており、波形測定を想定した受信ピン近傍での測定点の配置を考慮していない点である。波形測定をするには、受信ピン近傍での測定点が望ましいが、例えば特許文献3では、条件を満たす限りネット上のどこにビアを配置してもよい。しかし波形測定するためには、測定点が受信ピンの近傍にないと正しい波形を観測できない。特許文献3はこの点についての開示、示唆がない。
特許文献1−4の方式の他の問題点は、テストポイントを生成できない場合に、エラーを出力するエラー処理部を有しているが、エラー出力後の処理について、考慮されていない点である。該当ネットに関し、代替え策の検討が必要となるためである。特許文献4は、伝送線路のプローブ位置における信号伝達を全てシミュレーションで行っており、プリント基板に部品を実装した実機で評価する手法において、測定点がないことを代替するために行うものではない。
[発明の目的]
本発明の目的は、プリント基板の設計に際し、波形測定を想定した測定点を設定することを可能とすることである。さらに、測定点を生成できない場合、該当ネットの伝送シミュレーションを行って実測の代用にできるようにすることにある。
本発明は、プリント基板の測定点を設定するシステムであって、
プリント基板データ、ICの解析モデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成するトポロジー生成部と、
前記トポロジーのうち測定点の判定に用いる情報と前記ユーザ設定情報に含まれる測定点判定条件から、前記測定点の位置が前記測定点判定条件を満たすか否かを判定する測定点位置判定部と、
前記測定点が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する測定点設定部と、
前記素子の移動、前記テストポイントの追加またはビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う伝送シミュレーション部、
を備えていることを特徴とする。
また本発明は、プリント基板の測定点を設定する測定点設定方法であって、
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成し、
前記トポロジーから測定点の判定に用いる情報を抽出し、
抽出情報をテーブル化し、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定し、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定し、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う、
ことを特徴とする。
また本発明は測定点設定プログラムであって、
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成する処理と、
前記トポロジーから測定点の判定に用いる情報を抽出する処理と、
抽出情報をテーブル化する処理と、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定する処理と、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する処理と、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う処理と、
を備えたことを特徴とする。
本発明の測定点設定システムによれば、プリント基板の設計に際し、波形測定を想定した測定点を設定することが可能になる。また測定点を生成できない場合、該当ネットの伝送シミュレーションを行い、伝送シミュレーション結果を出力して実測の代用にできる。
本発明の実施形態のプリント基板の測定点設定システムを説明するためのブロック図である。 測定対象ネットのトポロジーの一例である。 生成したトポロジーから、情報を抽出するフローチャートである。 各種情報抽出部で抽出した情報をもとに作成したテーブルの例である。 測定点位置の良否を判定するフローチャートである。 測定点設定部8のフローチャートである。 設定エラー出力部9のフローチャートである。 伝送シミュレーション部10のフローチャートである。 測定点リスト出力部11で出力した測定点リストの一例である。 シミュレーション結果出力部12で出力したシミュレーション波形の一例である。 各種情報抽出部5の5e部の詳細フローチャートである。 本発明の第3の実施形態のプリント基板の測定点設定システムを説明するためのブロック図である。
次に、本発明の実施形態について図面を参照して詳細に説明する。
[構成の説明]
図1は本実施形態の多層プリント基板の測定点設定システムを説明するためのブロック図である。本システムは、データ記憶部1、2、ユーザ設定情報入力部3、トポロジー生成部4、情報抽出部5、テーブル作成部6、位置判定部7、測定点設定部8、設定エラー出力部9、伝送シミュレーション部10、測定点リスト出力部11、シミュレーション結果出力部12を備えている。本システムは、プリント基板設計CADをインストールしたパーソナルコンピュータ上にて実現される。
データ記憶部1はプリント基板設計CADで作成された配置配線後の基板データを格納する。配置配線後とは、プリント基板上の部品配置及び配線が完了した状態を指す。データ記憶部2は基板に実装されるIC等の部品の解析モデル(本実施形態ではIBISモデル(Input / Output Buffer Information Specification))を格納する。IBISモデルとは、伝送線路シミュレーションにおいて使用される、ICの信号入出力部の電気的特性を記述したモデルである。電気的特性とは例えば、スルーレート、プルダウン、プルアップのI−Vカーブ、半導体チップのキャパシタンス、パッケージのLCR等である。
ユーザ設定情報入力部3はユーザが設定した情報が入力される。トポロジー生成部4は測定対象ネットのトポロジーを生成する。情報抽出部5は生成したトポロジーから各種情報を抽出する。抽出する情報は、接続デバイスの部品番号、ピン番号、パッケージ、デバイスのI/O属性、テストピンの有無、抵抗の有無、コンデンサの有無、ビアの有無と種類(貫通ビア、ブラインドビア)、受信ピンからの測定点までの距離等である。本実施形態では測定点として、受信デバイスのピン、ビア、テストピン、抵抗、コンデンサの端子を対象とする。テーブル作成部6は抽出情報をテーブル化する。位置判定部7は測定点の位置を判定する。測定点設定部8は測定点を設定する。設定エラー出力部9は測定点が設定できない場合にエラーを出力する。伝送シミュレーション部10は該当ネットの伝送シミュレーションを行う。測定点リスト出力部11は測定点リストを出力する。シミュレーション結果出力部12はシミュレーション結果を出力する。
ユーザがユーザ設定情報入力部3に設定した入力情報は、測定対象ネット名31と測定点判定条件32のデータを含んでいる。
トポロジー生成部4は、プリント基板設計CADにて、配置配線後の基板データ1にIBISモデル2を割り付けた後、測定対象ネット名31を参照し、ネット毎にトポロジーを生成する部分である。
図2は測定対象ネットのトポロジー生成部4で生成したトポロジーの一例を示す。1つのネットのトポロジーは通常、1対の送信デバイスと受信デバイス、あるいは複数のデバイスで構成され、伝送路やビア等を介して接続されている。図2のトポロジーの例では、多層プリント基板のL1層に配置された送信デバイスIC100の出力端(1番ピン)から出力された信号が、同じL1層に配置された長さ10mmの伝送路MS1を伝わり、貫通ビアVIA1に到達する。到達した信号は、VIA1を通って長さ100mmのL4層の伝送路SL3を伝わり、貫通ビアVIA2に到達する。その信号は貫通ビアVIA2でL1層に戻り、長さ7mmの伝送路MS2を伝送され、受信デバイスIC200の5番ピンに到達する。
各種情報抽出部5は、生成されたトポロジーから、信号波形の測定点の判定に必要な各種情報を抽出する。
テーブル作成部6は、抽出した情報のテーブルを作成する部分であり、抽出した情報をネット名毎に一覧にする。図4はテーブル作成部6で作成した抽出情報のテーブル40の例を示す。テーブル40は、ネット名、受信デバイスの部品番号、ピン番号、I/O属性、パッケージ(PKG)、受信デバイス近傍の素子の種類及び部品番号、受信ピンからの伝送路長、判定条件の伝送路長、判定結果、対策で構成される。判定結果と対策については、後工程で追記される。
測定点位置判定部7は、作成したテーブル40の情報と、測定点判定条件32を比較し、判定を行う部分である。測定点判定条件として、受信デバイスのピンから測定点まで伝送路長を設定する。
測定点設定部8は、測定点の位置がNGのネットがあった場合に処理を行う部分である。
設定エラー出力部9は、測定点の設定エラー出力に関する部分である。図7は、設定エラー出力部9のフローチャート図であり、詳しくは後述する。
伝送シミュレーション部10は、測定点の設定エラーネットの伝送シミュレーションに関する部分である。
図9は、測定点リスト出力部11で出力した測定点リストの一例である。測定点リストは、ネット名、受信デバイスの部品番号、ピン番号、I/O属性、パッケージ(PKG)、受信デバイス近傍の素子の種類及び部品番号、受信ピンからの伝送路長、判定条件の伝送路長、判定結果、対策で構成される。本システムで確認した測定対象ネットのすべてを網羅しており、回路設計者が実測をする際に、活用することができる。
図10は、シミュレーション結果出力部12で出力した受信デバイスピンでのシミュレーション波形の一例である。回路設計者が実測波形を取得できない代替え処置として、シミュレーション結果を参照し、ネットの良否を判断することができる。
[動作の説明]
図2から図11を参照しながら、この測定点設定システムの動作の詳細を説明する。
測定対象ネットのトポロジーを生成するトポロジー生成部4は、プリント基板設計CADにて、配置配線後の基板データ1にIBISモデル2を割り付ける。そして、ユーザが設定した測定対象ネット名31を参照し、ネット毎にトポロジーを生成する。
図3は、生成したトポロジーから、情報を抽出するフローチャートである。図3のフローチャートを用いて、トポロジー情報から各種情報を抽出する動作を説明する。
まず、処理5aにおいて、測定対象ネットのトポロジー情報を読み込む。トポロジー情報には、図2のようなトポロジーを表示するための接続情報が網羅されている。また、1つのネットには通常、1対の送信デバイスと受信デバイス、あるいは複数のデバイスが接続されている。よって、処理5bにて、接続デバイスを順に選択する。
波形測定用の測定点は受信デバイス近傍にあることが望ましい。近傍にないと、信号の反射等の影響によって、測定点での波形が受信デバイスでの波形と見なせないほど異なってしまうためである。理想的には、受信ピン=測定点つまり受信ピンがそのまま測定点になっていて両者の距離が0mmであることが望ましい。しかしそれが困難な場合、物理的なビアやテストピンの配置の実現性を考慮すると、伝送速度が数百Mbps(bit per second)位まででは、測定点は受信デバイスの受信ピンから3mm以内に設けることが望ましい。伝送速度がより高速化してGbpsレベルになると測定点は更に近傍にあることが望ましい。
ここでは受信デバイスを選別するため、処理5cにおいて、その受信デバイスが、BGAでかつINPUTまたはI/Oバッファであるかを判定する。「INPUT」は入力端子で出力はしない端子、「I/Oバッファ」は入力と出力の両方に使う端子を意味する。処理5cは、プローブを直接接触させることができないピンかどうかを判別する工程である。BGA部品は、ピンが部品下にあるため、直接、ピンに測定器のプロービングができない。判定がYES(図3の“Y”)の場合は、処理5dのデバイスの部品番号、ピン番号、パッケージ、I/O属性を抽出する。処理5cにて、判定がNO(図3の“N”)の場合は、選択した接続デバイスが送信デバイスや、受信ピンにて測定可能な受信デバイスにつき、情報の抽出は行わない。つまり判定がNOとは、そのピンが、BGAではない端子であるまたはOUTPUT端子である場合を意味する。
次に、処理5eにて、受信デバイスのピンから他の素子(ビアを含む)へ接続されている最短の伝送路長と接続素子の抽出が行われる。受信デバイスのピンからの伝送路長が最短となる素子が測定点の候補となる。
図11は、本実施形態の測定点設定システムの各種情報抽出部5の動作の一部である、最短の伝送路長と接続素子を抽出する工程5eの詳細フローチャートである。
まず処理11aにて、受信デバイスのピンに接続される伝送路の読み込みを行う。処理11bにて、読み込んだ、該当受信ピンに接続される伝送路を順に選択する。(図11では「最初の伝送路を選択」と表示している。)次に処理11cにて、選択した伝送路の伝送路端(受信ピンと反対側の伝送路端)が回路素子または貫通ビアに接続するかを判定する。判定がNOの場合は、伝送路端につながっているものが、例えば非貫通ビアである場合が該当する。非貫通ビアだとそれに接続されている配線は内層配線であり、プローブを接触させることができない。
処理11kにて、その先に接続する伝送路を抽出し、抽出した伝送路に現状の伝送路長を加算する。そして、抽出した伝送路に関し、処理11cを行う。判定がYESの場合は、処理11dで、回路素子がプリント基板の表層にあるかどうかを判定する。判定がYESの場合は次の処理11eに進む。判定がNOの場合は、処理11kに進み、前述の処理を行う。判定がNOとは、回路素子がプリント基板に内蔵されている場合である。処理11eでは、貫通ビアがプリント基板の両面において、部品下に隠れていないかどうかを判定する。判定がYESの場合は次の処理11fに進む。判定がNOの場合は、処理11kに進み、前述の処理を行う。判定がNOとは、貫通ビアがプリント基板の表裏のどちらの表層においても、部品下にビアが隠れているため、プローブを接触させることができない場合である。
処理11fでは伝送路長と接続素子を抽出し、テーブル40に保存する。判定がNOの場合(例えば内層配線が続いている状況の場合)は、処理11cを再度行う。つまりさらにその先で接続する伝送路と接続素子を抽出する。
次に処理11gにて、処理11fで保存した伝送路が、既に保存済みの伝送路と比べて伝送路長が最短か否かを判定する。判定がNOの場合は、処理11jにて、処理11fの保存内容(伝送路長と接続素子)を消去する。判定がYESの場合は、保存内容は保持する。
次に、処理11hにて、全ての伝送路を調べたかを判定する。判定がYESの場合は、処理を終了する。判定がNOの場合は、処理11iの、次の伝送路の選択が行われ、処理11cに戻って、引き続き情報抽出処理を行う。
次に、処理5fにて、全てのデバイスを調べたかを判定する。判定がYESの場合は、情報抽出処理を終了する。判定がNOの場合は、処理5gの次の接続デバイスの選択が行われ、処理5cに戻って、引き続き情報抽出処理を行う。
図1のテーブル作成部6では、各種情報抽出部5で抽出した情報と、ユーザが設定した測定点判定条件32をもとに、テーブル40を作成する。図4は作成した抽出情報のテーブル40の例を示す。受信デバイスのピンから他の素子(ビアを含む)へ接続されている最短の伝送路長と該当接続素子の情報を抽出し、テーブル40に反映する。最短でない素子の情報は処理の効率化のため、抽出しない。
測定点位置判定部7では、テーブル作成部6で作成したテーブルの情報と、測定点判定条件32を比較し、判定を行う。測定点判定条件として、受信デバイスのピンから測定点まで伝送路長を設定する。設定した伝送路長以内に測定点があればOKとみなし、設定した伝送路長よりも離れている場合はNGとみなす。ネット毎に伝送速度が異なるため、許容される測定点までの伝送路長は回路設計者が任意に設定できるようにする。
図5は、測定点位置判定部7が行う測定点位置の良否判定の方法を説明するフローチャートである。図5を用いて、測定点の位置の良否を判定する動作を説明する。
まず、処理7aにおいて、テーブル作成部6で作成したテーブル情報を読み込む。テーブル情報には、図4のような各ネットの受信デバイスと測定点の情報が網羅されている。さらに測定点判定条件32の情報もテーブル40に反映されている。処理7bにて、測定対象のネットを順に選択する。(図7では「最初の測定対象ネットを選択」と表示している。)
処理7cにおいて、現状の受信デバイスのピンから測定点までの伝送路長と、測定点判定条件32で設定した値とを比較し、良否判定が行われる。伝送路長が測定点判定条件32で設定した値以下の場合は、判定はYES、超える場合はNOである。判定がNOの場合は、処理7dの判定結果(NG)をテーブル40に反映する。具体的には図9のテーブル40の判定結果の欄に「NG」を書き込む。処理7cにて、判定がYESの場合は、特に処理は行わない。
次に、処理7eにて、全てのネットを調べたかを判定する。判定がYESの場合は、処理を終了する。判定がNOの場合は、処理7fの次のネットの選択が行われ、処理7cに戻って、引き続き測定点の良否判定処理を行う。
測定点の位置がNGのネットがあった場合は、測定点設定部8の処理を行う。測定点の位置がNGとなるのは、受信デバイスピンから測定点までの伝送路長が判定条件の伝送路長よりも離れている場合と、測定点が無い場合である。測定点が無い場合とは、例えば、デバイス−デバイス間をプリント基板の表層配線のみで直結配線している場合、あるいは、ブラインドビアを用いた内層配線の場合である。
図6は、測定点設定部8の動作を説明するためのフローチャートである。図6を用いて、測定点の位置がNGのネットがあった場合の測定点の設定に関する動作を説明する。
まず、処理8aにおいて、テーブル40内のNG判定の情報を読み込む。処理8bにて、NGネットを順に選択する。(図6では「最初のNGネットを選択」と表示している)
処理8cにおいて、現状の受信デバイスのピンから最短伝送路長にある測定点の素子の移動が可能か否かを判定する。つまり現状の設計では受信デバイスのピンから最短伝送長の場所に素子が存在するためにそこで測定できないが、設計変更してその素子を移動させ、その場所を空けることができるかどうか、を判定する。判定がYESの場合は、処理8hの素子移動処置(素子移動の提案をテーブル40の対策欄に反映させる)を行う。素子を移動させて空いた場所には伝送路を延ばす。また処理8cにて、判定がNOの場合は、処理8dへ移行する。
処理8dにおいて、受信デバイスのピン近傍にテストポイント(TP)が追加可能かを判定する。判定がYESの場合は、処理8iのTP追加処置(TP追加の提案をテーブル40の対策欄に反映させる)を行う。TPの追加処理とは、具体的には、プローブが接触できる程度の円形や矩形の幅広部を伝送路に追加することである。処理8dにて、判定がNOの場合、つまりTPの追加ができない場合は、処理8eへ移行する。
処理8eにおいて、受信デバイスのピン近傍にビアが追加可能かを判定する。判定がYESの場合は、処理8jのビア追加処置(ビア追加の提案をテーブル40の対策欄に反映させる)を実施する。処理8eにて、判定がNOの場合は、処理8fへ移行する。
次に、処理8fにて、全てのネットを調べたかを判定する。判定がYESの場合は、処理を終了する。判定がNOの場合は、処理8gの次のネットの選択が行われ、処理8cに戻って、測定点の設定処理を引き続き実施する。
対策が見つからなかったネットは、判定結果がNGのままで、対策欄が空欄のままである。
図7は、設定エラー出力部9の動作を説明するためのフローチャートである。設定エラー出力部9は測定点が設定できない場合にエラーを出力するものである。
まず、処理9aにおいて、テーブル40内のNG判定かつ対策なしのネット情報を読み込む。処理9bにて、判定NGかつ対策なしネットを順に選択する。(図7では「最初の判定NGかつ対策なしネットを選択」と表示している)
処理9cにおいて、該当ネット名をシミュレーション実行ファイルに追加する。シミュレーション実行ファイルは、シミュレーション対象のネット名をテキストファイルに記入したものであり、本ファイルを基板設計CADの伝送シミュレータに読み込んで、実行するものである。
処理9dにおいて、図9に示すように、テーブルの対策欄に“シミュレーション実行(SIM実行)”と追記し、テーブル40を完成させる。
次に、処理9eにて、全てのネットを調べたか否かを判定する。判定がYESの場合は、処理を終了する。判定がNOの場合は、処理9fの次のネットの選択が行われ、処理9cに戻って、引き続き設定エラー出力処理を行う。
図8は、伝送シミュレーション部10のフローチャートである。伝送シミュレーション部10は、測定点を生成できない場合にその代わりとして該当ネットの伝送シミュレーションを行う。図8を用いて、測定点の設定エラーネットの伝送シミュレーションに関する動作を説明する。
まず、処理10aにおいて、基板設計CADの伝送シミュレータを起動する。次に処理10bにおいて、伝送シミュレータ内の各種設定(基板の層情報設定、IBISモデルの割り付け、伝送周波数の設定)の確認を行う。
次に処理10cにおいて、設定エラー出力部9にて生成したシミュレーション実行ファイルを読み込む。
処理10dにおいて、設定エラーとなったネットの伝送シミュレーションを実行する。
測定点リスト出力部11は、測定点位置判定部7や測定点設定部8や設定エラー出力部9の処理を反映した測定点リストを出力する。本リストは、本システムで確認した測定対象ネットのすべてを網羅しており、回路設計者が実測をする際に、活用することができる。
シミュレーション結果出力部12は、伝送シミュレーション部10で実行した伝送シミュレーション結果を出力する。回路設計者が実測波形を取得できない代替え処置として、受信デバイスのピンでのシミュレーション結果を参照し、ネットの良否を判断することができる。
(効果)
以上述べたように、本実施形態の測定点設定システムによれば、プリント基板の設計に際し、波形測定を想定した測定点を設定することが可能になる。また測定点を生成できない場合、該当ネットの伝送シミュレーションを行い、伝送シミュレーション結果を出力して実測の代用にできる。 また本実施形態によれば、波形測定の測定点が不備であるケースを削減できる。そのため測定点の不備による基板設計への手戻り(基板改版)が削減できる。そのため基板改版によるリスク(日程の遅延、コスト増加等)を低減できる。
また測定点リスト11から測定対象のネットの測定点の情報を出力したリストを出力するので、測定点の情報(測定点の場所、測定点の有無等)がすぐに判明し、速やかに実測できる。そのため実測時の工数を削減することができる。
(第2の実施の形態)
第1の実施形態では、配置配線後の基板データを用いたが、部品配置後の基板データを使用してもよい。ただし、その場合は、ビアや、正確な伝送路長が考慮されない。測定点として、受信デバイスピン、テストピン、抵抗、コンデンサの位置の妥当性を検討することができる。
(第3の実施形態)
図12を用いて、本発明の第3の実施形態のプリント基板の測定点を設定するシステムを説明する。
本実施形態の設定システムは、測定対象ネットのトポロジー生成部4、測定点位置判定部7、測定点設定部8、伝送シミュレーション部10を備えている。トポロジー生成部4は、プリント基板データ1、ICの解析モデル2及びユーザ設定情報3をもとに、測定対象ネットのトポロジーを生成する。測定点位置判定部7は、生成したトポロジーのうち、測定点の判定に用いる情報とユーザ設定情報3に含まれる測定点判定条件32から、測定点の位置が測定点判定条件を満たすか否かを判定する。測定点設定部は、測定点が測定点判定条件を満たさない場合に、測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、測定点判定条件を満たすか否かを判定する。伝送シミュレーション部10は、素子の移動、テストポイントの追加またはビアの追加を行っても測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う。 本実施形態では、一旦設定した測定点が測定点判定条件を満たさない場合に、測定点にある素子の移動、テストポイントの追加、またはビアの追加を行うので、波形測定に適した測定点を設定できる。またこのように設計を変更しても測定点を生成できない場合、該当ネットの伝送シミュレーションを行い、伝送シミュレーション結果を出力するので、実測の代用にできる。
(他の実施形態)
上述の実施形態の測定点設定システムは、専用の装置によって実現してもよいし、コンピュータ(情報処理装置)によっても実現可能である。この場合、係るコンピュータは、メモリ(図示せず)に格納されたソフトウェア・プログラムをCPU(Central Processing Unit、図示せず)に読み出し、読み出したソフトウェア・プログラムをCPUにおいて実行することにより、実行結果を、例えば、ユーザ・インタフェースに出力する。上述した各実施形態の場合、このソフトウェア・プログラムには、上述した図1、図12に示した測定点設定システムの各手段の機能を実現可能な記述がなされていればよい。ただし、測定点設定システムの各手段には、適宜ハードウェアを含んでもよい。そして、更に、このようなソフトウェア・プログラムを格納した、コンピュータ読み取り可能な記憶媒体も、本発明に含まれる。
また上述の実施形態では、テーブル40を作成したが、抽出情報をテーブル以外の形式で記憶しておき、それを使うことでもよい。
また第1の実施形態では設定エラー出力部9を設けたが、シミュレーション結果を出力したこと自体をエラー出力の代わりにしておけば、設定エラー出力部9を省くことができる。
また第1の実施形態ではIC解析モデルとしてIBISモデルを用いたが、より高速伝送する場合に用いられるIBIS−AMI(Algorithmic Modeling Interface)モデルを使用しても良い。
なお、図面中の矢印の向きは、一例を示すものであり、ブロック間の信号の向きを限定するものではない。
1 配置配線後の基板データ
2 IBISモデル
3 ユーザ設定情報
4 測定対象ネットのトポロジー生成部
5 各種情報抽出部
6 テーブル作成部
7 測定点位置判定部
8 測定点設定部
9 設定エラー出力部
10 伝送シミュレーション部
11 測定点リスト出力部
12 シミュレーション結果出力部
40 テーブル

Claims (10)

  1. プリント基板の測定点を設定するシステムであって、
    プリント基板データ、ICの解析モデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成するトポロジー生成部と、
    前記トポロジーのうち測定点の判定に用いる情報と前記ユーザ設定情報に含まれる測定点判定条件から、前記測定点の位置が前記測定点判定条件を満たすか否かを判定する測定点位置判定部と、
    前記測定点が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する測定点設定部と、
    前記素子の移動、前記テストポイントの追加またはビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う伝送シミュレーション部、
    を備えていることを特徴とする測定点設定システム。
  2. 前記トポロジーから測定点の判定に用いる各種情報を抽出する情報抽出部と、
    前記抽出した情報をテーブル化するテーブル作成部、を備え、
    前記測定点位置判定部は、前記テーブル作成部で作成したテーブル情報と、前記ユーザ設定情報に含まれる測定点判定条件から、測定点が前記測定点判定条件を満たすか否かを判定するものである請求項1に記載の測定点設定システム。
  3. 前記測定点の位置が前記測定点判定条件を満たさない場合は、受信デバイスピンから測定点までの伝送路長が判定条件の伝送路長よりも大きい場合と、設定できる測定点がない場合である請求項1または2に記載の測定点設定システム。
  4. 前記設定できる測定点がないとは、素子間を表層配線のみで直結している場合、または、ブラインドビアを用いた内層配線の場合である請求項3に記載の測定点設定システム。
  5. 前記測定点が設定できない場合に、エラーを出力する設定エラー出力部を備える請求項1から4のいずれか一項に記載の測定点設定システム。
  6. 前記測定点は受信ピンの近傍の伝送路上に設定する請求項1から5のいずれか一項に記載の測定点設定システム。
  7. 前記プリント基板データは配置配線後の基板データである請求項1から6のいずれか一項に記載の測定点設定システム。
  8. 前記ICの解析モデルはIBISモデルである請求項1から7のいずれか一項に記載の測定点設定システム。
  9. プリント基板の測定点を設定する測定点設定方法であって、
    プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成し、
    前記トポロジーから測定点の判定に用いる情報を抽出し、
    抽出情報をテーブル化し、
    前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定し、
    前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定し、
    前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う、
    ことを特徴とする測定点設定方法。
  10. 測定点設定プログラムであって、
    プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成する処理と、
    前記トポロジーから測定点の判定に用いる情報を抽出する処理と、
    抽出情報をテーブル化する処理と、
    前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定する処理と、
    前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する処理と、
    前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う処理、
    を備えたことを特徴とする測定点設定プログラム。
JP2017025016A 2017-02-14 2017-02-14 プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム Active JP6636968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017025016A JP6636968B2 (ja) 2017-02-14 2017-02-14 プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017025016A JP6636968B2 (ja) 2017-02-14 2017-02-14 プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム

Publications (2)

Publication Number Publication Date
JP2018132877A true JP2018132877A (ja) 2018-08-23
JP6636968B2 JP6636968B2 (ja) 2020-01-29

Family

ID=63247442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017025016A Active JP6636968B2 (ja) 2017-02-14 2017-02-14 プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム

Country Status (1)

Country Link
JP (1) JP6636968B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012048A1 (zh) * 2020-07-14 2022-01-20 苏州浪潮智能科技有限公司 一种信号测试点检测方法、系统及相关组件
WO2023108552A1 (en) * 2021-12-16 2023-06-22 Viavi Solutions Inc. Discovering and testing topology of peripheral component interconnect board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012048A1 (zh) * 2020-07-14 2022-01-20 苏州浪潮智能科技有限公司 一种信号测试点检测方法、系统及相关组件
WO2023108552A1 (en) * 2021-12-16 2023-06-22 Viavi Solutions Inc. Discovering and testing topology of peripheral component interconnect board

Also Published As

Publication number Publication date
JP6636968B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
US7559045B2 (en) Database-aided circuit design system and method therefor
Ye et al. TSV open defects in 3D integrated circuits: Characterization, test, and optimal spare allocation
US7073140B1 (en) Method and system for performing crosstalk analysis
JP2005292144A (ja) 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
JP6636968B2 (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
US6581196B2 (en) Automated crosstalk identification system
US6829749B2 (en) Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board
JP4544118B2 (ja) 回路検証システムと方法、及びプログラム
WO1999059089A1 (fr) Procede et dispositif de controle du bruit
JP4555891B2 (ja) 自動配線装置,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体
JP6433159B2 (ja) 情報処理装置、方法及びプログラム
KR100999016B1 (ko) 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법
US7958471B2 (en) Structure for couple noise characterization using a single oscillator
JP4377926B2 (ja) テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法
Ferrario et al. Moving from mixed signal to RF test hardware development
JP2008083815A (ja) 半導体設計支援装置
JP2613297B2 (ja) プリント基板のテスト方法
JP4862899B2 (ja) デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法
JP2016218500A (ja) 波形検証プログラム、情報処理装置、および波形検証方法
JP3961786B2 (ja) ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム
Zlatanov PCB design process and fabrication challenges
JP2002269169A (ja) 回路自動検証装置
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
TWI681309B (zh) 電子裝置測試資料庫產生方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191219

R150 Certificate of patent or registration of utility model

Ref document number: 6636968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150