JP2018132877A - プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム - Google Patents
プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム Download PDFInfo
- Publication number
- JP2018132877A JP2018132877A JP2017025016A JP2017025016A JP2018132877A JP 2018132877 A JP2018132877 A JP 2018132877A JP 2017025016 A JP2017025016 A JP 2017025016A JP 2017025016 A JP2017025016 A JP 2017025016A JP 2018132877 A JP2018132877 A JP 2018132877A
- Authority
- JP
- Japan
- Prior art keywords
- measurement point
- measurement
- information
- determination condition
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
[発明の目的]
本発明の目的は、プリント基板の設計に際し、波形測定を想定した測定点を設定することを可能とすることである。さらに、測定点を生成できない場合、該当ネットの伝送シミュレーションを行って実測の代用にできるようにすることにある。
プリント基板データ、ICの解析モデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成するトポロジー生成部と、
前記トポロジーのうち測定点の判定に用いる情報と前記ユーザ設定情報に含まれる測定点判定条件から、前記測定点の位置が前記測定点判定条件を満たすか否かを判定する測定点位置判定部と、
前記測定点が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する測定点設定部と、
前記素子の移動、前記テストポイントの追加またはビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う伝送シミュレーション部、
を備えていることを特徴とする。
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成し、
前記トポロジーから測定点の判定に用いる情報を抽出し、
抽出情報をテーブル化し、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定し、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定し、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う、
ことを特徴とする。
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成する処理と、
前記トポロジーから測定点の判定に用いる情報を抽出する処理と、
抽出情報をテーブル化する処理と、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定する処理と、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する処理と、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う処理と、
を備えたことを特徴とする。
[構成の説明]
図1は本実施形態の多層プリント基板の測定点設定システムを説明するためのブロック図である。本システムは、データ記憶部1、2、ユーザ設定情報入力部3、トポロジー生成部4、情報抽出部5、テーブル作成部6、位置判定部7、測定点設定部8、設定エラー出力部9、伝送シミュレーション部10、測定点リスト出力部11、シミュレーション結果出力部12を備えている。本システムは、プリント基板設計CADをインストールしたパーソナルコンピュータ上にて実現される。
[動作の説明]
図2から図11を参照しながら、この測定点設定システムの動作の詳細を説明する。
測定対象ネットのトポロジーを生成するトポロジー生成部4は、プリント基板設計CADにて、配置配線後の基板データ1にIBISモデル2を割り付ける。そして、ユーザが設定した測定対象ネット名31を参照し、ネット毎にトポロジーを生成する。
処理7cにおいて、現状の受信デバイスのピンから測定点までの伝送路長と、測定点判定条件32で設定した値とを比較し、良否判定が行われる。伝送路長が測定点判定条件32で設定した値以下の場合は、判定はYES、超える場合はNOである。判定がNOの場合は、処理7dの判定結果(NG)をテーブル40に反映する。具体的には図9のテーブル40の判定結果の欄に「NG」を書き込む。処理7cにて、判定がYESの場合は、特に処理は行わない。
処理8cにおいて、現状の受信デバイスのピンから最短伝送路長にある測定点の素子の移動が可能か否かを判定する。つまり現状の設計では受信デバイスのピンから最短伝送長の場所に素子が存在するためにそこで測定できないが、設計変更してその素子を移動させ、その場所を空けることができるかどうか、を判定する。判定がYESの場合は、処理8hの素子移動処置(素子移動の提案をテーブル40の対策欄に反映させる)を行う。素子を移動させて空いた場所には伝送路を延ばす。また処理8cにて、判定がNOの場合は、処理8dへ移行する。
処理9cにおいて、該当ネット名をシミュレーション実行ファイルに追加する。シミュレーション実行ファイルは、シミュレーション対象のネット名をテキストファイルに記入したものであり、本ファイルを基板設計CADの伝送シミュレータに読み込んで、実行するものである。
(効果)
以上述べたように、本実施形態の測定点設定システムによれば、プリント基板の設計に際し、波形測定を想定した測定点を設定することが可能になる。また測定点を生成できない場合、該当ネットの伝送シミュレーションを行い、伝送シミュレーション結果を出力して実測の代用にできる。 また本実施形態によれば、波形測定の測定点が不備であるケースを削減できる。そのため測定点の不備による基板設計への手戻り(基板改版)が削減できる。そのため基板改版によるリスク(日程の遅延、コスト増加等)を低減できる。
(第2の実施の形態)
第1の実施形態では、配置配線後の基板データを用いたが、部品配置後の基板データを使用してもよい。ただし、その場合は、ビアや、正確な伝送路長が考慮されない。測定点として、受信デバイスピン、テストピン、抵抗、コンデンサの位置の妥当性を検討することができる。
(第3の実施形態)
図12を用いて、本発明の第3の実施形態のプリント基板の測定点を設定するシステムを説明する。
本実施形態の設定システムは、測定対象ネットのトポロジー生成部4、測定点位置判定部7、測定点設定部8、伝送シミュレーション部10を備えている。トポロジー生成部4は、プリント基板データ1、ICの解析モデル2及びユーザ設定情報3をもとに、測定対象ネットのトポロジーを生成する。測定点位置判定部7は、生成したトポロジーのうち、測定点の判定に用いる情報とユーザ設定情報3に含まれる測定点判定条件32から、測定点の位置が測定点判定条件を満たすか否かを判定する。測定点設定部は、測定点が測定点判定条件を満たさない場合に、測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、測定点判定条件を満たすか否かを判定する。伝送シミュレーション部10は、素子の移動、テストポイントの追加またはビアの追加を行っても測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う。 本実施形態では、一旦設定した測定点が測定点判定条件を満たさない場合に、測定点にある素子の移動、テストポイントの追加、またはビアの追加を行うので、波形測定に適した測定点を設定できる。またこのように設計を変更しても測定点を生成できない場合、該当ネットの伝送シミュレーションを行い、伝送シミュレーション結果を出力するので、実測の代用にできる。
(他の実施形態)
上述の実施形態の測定点設定システムは、専用の装置によって実現してもよいし、コンピュータ(情報処理装置)によっても実現可能である。この場合、係るコンピュータは、メモリ(図示せず)に格納されたソフトウェア・プログラムをCPU(Central Processing Unit、図示せず)に読み出し、読み出したソフトウェア・プログラムをCPUにおいて実行することにより、実行結果を、例えば、ユーザ・インタフェースに出力する。上述した各実施形態の場合、このソフトウェア・プログラムには、上述した図1、図12に示した測定点設定システムの各手段の機能を実現可能な記述がなされていればよい。ただし、測定点設定システムの各手段には、適宜ハードウェアを含んでもよい。そして、更に、このようなソフトウェア・プログラムを格納した、コンピュータ読み取り可能な記憶媒体も、本発明に含まれる。
2 IBISモデル
3 ユーザ設定情報
4 測定対象ネットのトポロジー生成部
5 各種情報抽出部
6 テーブル作成部
7 測定点位置判定部
8 測定点設定部
9 設定エラー出力部
10 伝送シミュレーション部
11 測定点リスト出力部
12 シミュレーション結果出力部
40 テーブル
Claims (10)
- プリント基板の測定点を設定するシステムであって、
プリント基板データ、ICの解析モデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成するトポロジー生成部と、
前記トポロジーのうち測定点の判定に用いる情報と前記ユーザ設定情報に含まれる測定点判定条件から、前記測定点の位置が前記測定点判定条件を満たすか否かを判定する測定点位置判定部と、
前記測定点が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加、またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する測定点設定部と、
前記素子の移動、前記テストポイントの追加またはビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う伝送シミュレーション部、
を備えていることを特徴とする測定点設定システム。 - 前記トポロジーから測定点の判定に用いる各種情報を抽出する情報抽出部と、
前記抽出した情報をテーブル化するテーブル作成部、を備え、
前記測定点位置判定部は、前記テーブル作成部で作成したテーブル情報と、前記ユーザ設定情報に含まれる測定点判定条件から、測定点が前記測定点判定条件を満たすか否かを判定するものである請求項1に記載の測定点設定システム。 - 前記測定点の位置が前記測定点判定条件を満たさない場合は、受信デバイスピンから測定点までの伝送路長が判定条件の伝送路長よりも大きい場合と、設定できる測定点がない場合である請求項1または2に記載の測定点設定システム。
- 前記設定できる測定点がないとは、素子間を表層配線のみで直結している場合、または、ブラインドビアを用いた内層配線の場合である請求項3に記載の測定点設定システム。
- 前記測定点が設定できない場合に、エラーを出力する設定エラー出力部を備える請求項1から4のいずれか一項に記載の測定点設定システム。
- 前記測定点は受信ピンの近傍の伝送路上に設定する請求項1から5のいずれか一項に記載の測定点設定システム。
- 前記プリント基板データは配置配線後の基板データである請求項1から6のいずれか一項に記載の測定点設定システム。
- 前記ICの解析モデルはIBISモデルである請求項1から7のいずれか一項に記載の測定点設定システム。
- プリント基板の測定点を設定する測定点設定方法であって、
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成し、
前記トポロジーから測定点の判定に用いる情報を抽出し、
抽出情報をテーブル化し、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定し、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定し、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う、
ことを特徴とする測定点設定方法。 - 測定点設定プログラムであって、
プリント基板データ、IBISモデル及びユーザ設定情報をもとに測定対象ネットのトポロジーを生成する処理と、
前記トポロジーから測定点の判定に用いる情報を抽出する処理と、
抽出情報をテーブル化する処理と、
前記作成したテーブルの情報と前記ユーザ設定情報に含まれる測定点判定条件から、測定点の位置が前記測定点判定条件を満たすか否かを判定する処理と、
前記測定点の位置が前記測定点判定条件を満たさない場合に、前記測定点にある素子の移動、テストポイントの追加またはビアの追加を行って、前記測定点判定条件を満たすか否か判定する処理と、
前記素子の移動、前記テストポイントの追加、前記ビアの追加を行っても前記測定点が設定できない場合に、該当ネットの伝送シミュレーションを行う処理、
を備えたことを特徴とする測定点設定プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025016A JP6636968B2 (ja) | 2017-02-14 | 2017-02-14 | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025016A JP6636968B2 (ja) | 2017-02-14 | 2017-02-14 | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018132877A true JP2018132877A (ja) | 2018-08-23 |
JP6636968B2 JP6636968B2 (ja) | 2020-01-29 |
Family
ID=63247442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017025016A Active JP6636968B2 (ja) | 2017-02-14 | 2017-02-14 | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6636968B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022012048A1 (zh) * | 2020-07-14 | 2022-01-20 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
WO2023108552A1 (en) * | 2021-12-16 | 2023-06-22 | Viavi Solutions Inc. | Discovering and testing topology of peripheral component interconnect board |
-
2017
- 2017-02-14 JP JP2017025016A patent/JP6636968B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022012048A1 (zh) * | 2020-07-14 | 2022-01-20 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
WO2023108552A1 (en) * | 2021-12-16 | 2023-06-22 | Viavi Solutions Inc. | Discovering and testing topology of peripheral component interconnect board |
Also Published As
Publication number | Publication date |
---|---|
JP6636968B2 (ja) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
Ye et al. | TSV open defects in 3D integrated circuits: Characterization, test, and optimal spare allocation | |
US7073140B1 (en) | Method and system for performing crosstalk analysis | |
JP2005292144A (ja) | 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置 | |
US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
JP6636968B2 (ja) | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム | |
US6581196B2 (en) | Automated crosstalk identification system | |
US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
WO1999059089A1 (fr) | Procede et dispositif de controle du bruit | |
JP4555891B2 (ja) | 自動配線装置,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
US7958471B2 (en) | Structure for couple noise characterization using a single oscillator | |
JP4377926B2 (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
Ferrario et al. | Moving from mixed signal to RF test hardware development | |
JP2008083815A (ja) | 半導体設計支援装置 | |
JP2613297B2 (ja) | プリント基板のテスト方法 | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP2016218500A (ja) | 波形検証プログラム、情報処理装置、および波形検証方法 | |
JP3961786B2 (ja) | ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム | |
Zlatanov | PCB design process and fabrication challenges | |
JP2002269169A (ja) | 回路自動検証装置 | |
JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 | |
TWI681309B (zh) | 電子裝置測試資料庫產生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6636968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |