TWI681309B - 電子裝置測試資料庫產生方法 - Google Patents

電子裝置測試資料庫產生方法 Download PDF

Info

Publication number
TWI681309B
TWI681309B TW107115945A TW107115945A TWI681309B TW I681309 B TWI681309 B TW I681309B TW 107115945 A TW107115945 A TW 107115945A TW 107115945 A TW107115945 A TW 107115945A TW I681309 B TWI681309 B TW I681309B
Authority
TW
Taiwan
Prior art keywords
electronic device
possible defect
metal element
defect location
generating
Prior art date
Application number
TW107115945A
Other languages
English (en)
Other versions
TW201947429A (zh
Inventor
陳柏霖
陳瑩晏
趙家佐
吳則緯
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107115945A priority Critical patent/TWI681309B/zh
Priority to US16/203,576 priority patent/US11163003B2/en
Publication of TW201947429A publication Critical patent/TW201947429A/zh
Application granted granted Critical
Publication of TWI681309B publication Critical patent/TWI681309B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種電子裝置測試資料庫產生方法，包含：(a)獲取目標電子裝置的單元佈局資訊；(b)根據單元佈局資訊產生目標電子裝置的可能缺陷位置資訊，可能缺陷位置資訊包含目標電子裝置的至少一可能缺陷位置；(c)根據可能缺陷位置資訊對目標電子裝置進行測試來產生測試結果；以及(d)根據測試結果產生電子裝置測試資料庫。

Description

電子裝置測試資料庫產生方法
本發明有關於電子裝置測試資料庫產生方法以及電子裝置測試資料庫產生裝置。
習知的IC(Integrated Circuit，積體電路)測試方法是將測試訊號(例如測試向量，test pattern)傳送到IC中的可能缺陷位置，然後根據可能缺陷位置所產生的輸出訊號來判斷發生了何種缺陷。
然而，現今的IC測試方法中決定可能缺陷位置的方式太過簡略。舉例來說，若兩金屬線之間的距離較遠，這兩金屬線之間可能會包含其他的IC元件，進而產生電容或電阻，因此這兩金屬線間即使不具有缺陷，也會被歸類為可能缺陷位置。
因此，習知的IC測試方法會進行許多不必要的測試，進而延長了測試時間。
因此，本發明一目的為提供一種電子裝置測試資料庫產生方法，根據此方法產生的資料庫可避免不必要的測試。
本發明一實施例提供了一種電子裝置測試資料庫產生方法，包含：(a)獲取一目標電子裝置的單元佈局資訊；(b)根據該單元佈局資訊產生該目標電子裝置的可能缺陷位置資訊，該可能缺陷位置資訊包含該目標電子裝置的至少一可能缺陷位置；(c)根據該可能缺陷位置資訊對該目標電子裝置進行測試來產生測試結果；以及(d)根據該測試結果產生該電子裝置測試資料庫。
前述實施例可藉由電子裝置測試資料庫產生裝置中的計算裝置和測試裝置來執行。
根據前述實施例，可避免對不需要的位置進行測試，可降低電子裝置測試時間。
200、300、500、600‧‧‧電子裝置
201、301、501、503、601‧‧‧單元
303、603‧‧‧邊界
305、605‧‧‧彎折處
700‧‧‧電子裝置測試資料庫產生裝置
701‧‧‧計算裝置
703‧‧‧測試裝置
705‧‧‧儲存裝置
M_1-M_9‧‧‧金屬線
d_1-d_5‧‧‧距離
第1圖繪示了根據本發明一實施例的電子裝置測試資料庫產生方法的流程圖。
第2-3圖繪示了電子裝置的單元內可能缺陷位置的不同例子的示意圖。
第4圖繪示了根據本發明另一實施例的電子裝置測試資料庫產生方法的流程圖。
第5圖繪示了電子裝置的單元間可能缺陷位置的例子的示意圖。
第6圖繪示了電子裝置的單元外可能缺陷位置的例子的示意圖。
第7圖繪示了根據本發明實施例的電子裝置測試資料庫產生裝置的方塊圖。
第8圖和第9圖繪示了根據本發明的電子裝置測試資料庫產生方法和電子裝置測試資料庫產生裝置使用在實際單元佈局上的例子。
以下將以不同實施例來說明本發明的內容，然請留意，以下實施例僅用以說明，並非用以限制本發明。舉例來說，下述實施例中的元件大小、位 置、形狀、數量等均不受限於圖中的例子。此外，實施例中所提及的方法可透過硬體(例如電路或裝置)來執行，或是透過硬體加軟體的方式來執行(例如在處理器中寫入軟體)。而且，以下所述的電子裝置雖然以IC為例來說明，但亦可以運用到任何其他類型的電子裝置。
第1圖繪示了根據本發明一實施例的電子裝置測試資料庫產生方法的流程圖，包含下列步驟：
步驟101：
獲取目標電子裝置的單元佈局(cell layout)資訊。一實施例中，此目標電子裝置包含至少一個單元(cell)，但亦可不包含單元。於一實施例中，單元包含具有運算功能的電路，例如邏輯閘等，而單元內或單元外包含用以傳遞訊號的元件，例如金屬線或是焊墊等。單元內和單元外亦可包含被動元件，例如電容或電阻。但單元內和單元外包含那些元件可因為需求不同而任意設定。而在一實施例中，單元佈局資訊包含了單元內部的佈局資訊，以及各單元一預定範圍內的佈局資訊。
步驟103：
判斷出單元內可能缺陷位置。在一實施例中，單元佈局資訊包含目標電子裝置各元件的元件位置資訊或元件形狀資訊，步驟103會依據元件位置資訊或元件形狀資訊判斷可能缺陷位置。
此部份詳細內容將於底下詳述。
步驟105：
根據步驟103中所判斷的可能缺陷位置產生可能缺陷位置資訊。在一 實施例中，可能缺陷位置資訊為一可能缺陷位置列表，此列表上列出了目標電子裝置中所有的可能缺陷位置。
步驟107：
根據可能缺陷位置資訊對目標電子裝置進行測試。舉例來說，將測試訊號傳送到可能缺陷位置列表上所列出的可能缺陷位置，並根據這些可能缺陷位置的輸出訊號產生測試結果。請留意，此處所指的進行測試，可以是真的將測試訊號傳送到目標電子裝置，但也可以是利用模擬軟體(例如SPICE)對目標電子裝置的電路設計進行模擬來進行測試。其他可達到測試效果的測試方法或模擬方法亦應包含在本發明的範圍之內。
步驟109：
根據測試結果產生電子裝置測試資料庫。於一實施例中，此電子裝置測試資料庫包含了可能缺陷位置資訊，以及測試訊號、輸出訊號和缺陷種類的關係。舉例來說，對於可能缺陷位置P，若測試訊號為A，而輸出訊號為A1時，則代表有X缺陷。對於可能缺陷位置Q，若測試訊號為B，而輸出訊號為B1時，則代表有Y缺陷。在一實施例中，步驟107可發現可能缺陷位置有缺陷，但為何種缺陷則可參考其他資訊來確定，舉例來說，利用其他的裝置或模擬軟體確認是否有短路、漏電等缺陷。
以下將舉例說明步驟103的詳細內容。在一實施例中，若根據元件位置資訊得知一第一金屬元件和一第二金屬元件間的距離小於一距離臨界值，則步驟103會將第一金屬元件和第二金屬元件間判定為可能缺陷位置。以第2圖為例，電子裝置200包含了單元201，而單元201內包含了金屬線M_1和M_2，金屬線M_1和M_2的距離d_1小於一距離臨界值，則步驟103會將金屬線M_1和M_2間判 定為可能缺陷位置。此方法可避免習知技術中兩距離很遠的元件亦被判斷為可能缺陷位置的問題。
在一實施例中，若金屬線M_1和M_2間的其他元件(例如其他金屬線，或是電容、電阻)的數量小於一數量臨界值(此例中為1)，則步驟103會將金屬線M_1和M_2間判定為可能缺陷位置。此步驟的好處在於，當金屬線M_1和M_2間有太多其他元件時，這些其他元件可能會造成許多其他的效應(例如電容效應等)。此狀態下若將測試訊號輸入此處，這些元件可能會讓輸出訊號產生變化。但這些變化是在合理範圍之內，卻可能因此被誤判為有缺陷。因此，此步驟可將有太多元件的位置排除，不列入可能缺陷位置，可省去不必要的測試步驟。
在一實施例中，若一金屬元件與單元的邊界的距離小於一距離臨界值，則步驟103會將金屬元件和邊界間判定為可能缺陷位置。以第3圖為例，電子裝置300中包含一單元301，而單元301包含邊界303且包含一金屬線M_3。金屬線M_3與邊界303的距離d_2小於一距離臨界值，因此步驟103會將金屬線M_3和邊界303間判定為可能缺陷位置。
在一實施例中，若金屬線M_3和邊界303間的其他元件(例如其他金屬線，或是電容、電阻)的數量小於一數量臨界值(此例中為1)，則步驟103會將金屬線M_3和邊界303間判定為可能缺陷位置。
在一實施例中，單元佈局資訊包含目標電子裝置各元件的元件形狀資訊，步驟103會依據元件形狀資訊產生可能缺陷位置資訊。舉例來說，第3圖中的金屬線M_4包含一彎折處305，步驟103會將此彎折處305判定為可能缺陷位置。
第4圖繪示了根據本發明另一實施例的電子裝置測試資料庫產生方法的流程圖，包含下列步驟：
步驟401：
獲取目標電子裝置的單元佈局(cell layout)資訊。此目標電子裝置包含至少一個單元(cell)。
步驟403：
判斷出單元間可能缺陷位置。在一實施例中，單元佈局資訊包含目標電子裝置各元件的元件位置資訊，步驟403會依據元件位置資訊判斷可能缺陷位置。
此部份詳細內容將於底下詳述。
步驟405：
根據步驟403中所判斷的可能缺陷位置產生可能缺陷位置資訊。在一實施例中，可能缺陷位置資訊為一可能缺陷位置列表，此列表上列出了目標電子裝置中所有的可能缺陷位置。
步驟407：
根據可能缺陷位置資訊進行測試。舉例來說，將測試訊號傳送到可能缺陷位置列表上所列出的可能缺陷位置，並根據這些可能缺陷位置的輸出訊號產生測試結果。
步驟409：
根據測試結果產生電子裝置測試資料庫。
以下將舉例說明步驟403的細節。在一實施例中，若元件位置資訊顯 示一第一金屬元件和一第二金屬元件間的距離小於一距離臨界值，則步驟403會將第一金屬元件和第二金屬元件間判定為可能缺陷位置。以第5圖為例，電子裝置500包含了單元501、503，而單元501、503分別包含了金屬線M_5和M_6，金屬線M_5和M_6的距離d_3小於一距離臨界值，則步驟403會將金屬線M_5和M_6間判定為可能缺陷位置。
在一實施例中，若金屬線M_5和M_6間的其他元件(例如其他金屬線，或是電容、電阻)的數量小於一數量臨界值(此例中為1)，則步驟403會將金屬線M_5和M_6間判定為可能缺陷位置。
在一實施例中，除了找出單元內或單元間的可能缺陷位置外，亦可根據單元佈局資訊找出單元外的可能缺陷位置。舉例來說，可根據單元佈局資訊內的元件位置資訊和元件形狀資訊找出單元外的可能缺陷位置。亦即，前述的實施例可運用在單元外的實施例中。
以第6圖為例，電子裝置600包含了單元601，且包含了在單元601外的金屬線M_7和M_8，若金屬線M_7和M_8的距離d_4小於一距離臨界值，則會將金屬線M_7和M_8間判定為可能缺陷位置。在一實施例中，若金屬線M_7和M_8間的其他元件(例如其他金屬線，或是電容、電阻)的數量小於一數量臨界值(此例中為1)，則會將金屬線M_7和M_8間判定為可能缺陷位置。在一實施例中，金屬線M_8與邊界603的距離d_5小於一距離臨界值，因此會將金屬線M_8和邊界603間判定為可能缺陷位置。在一實施例中，若金屬線M_8和邊界603間的其他元件(例如其他金屬線，或是電容、電阻)的數量小於一數量臨界值(此例中為1)，則會將金屬線M_8和邊界603間判定為可能缺陷位置。此外，第6圖中的金屬線M_9包含一彎折處605，因此會將此彎折處605判定為可能缺陷位置。
第7圖繪示了根據本發明實施例的電子裝置測試資料庫產生裝置的方塊圖。還請留意，第7圖中所示的元件可由硬體(例如電路或裝置)來實現或 是硬體加軟體(例如在處理器中寫入程式)來實現。此外，第7圖中所示的元件可進行整合或是再分成更多的元件，舉例來說，計算裝置701和測試裝置703可整合為單一裝置亦可再分成更多的裝置。
請參閱第7圖，電子裝置測試資料庫產生裝置700包含了一計算裝置701以及一測試裝置703。計算裝置701接收單元佈局資訊CL，並據以計算出可能缺陷位置資訊PDL給測試裝置703。測試裝置703對目標電子裝置(未繪示)進行實際測試或是模擬測試後，產生測試結果TS給計算裝置701。計算裝置701根據測試結果TS產生電子裝置測試資料庫ITB。於一實施例中，電子裝置測試資料庫產生裝置700更包含一儲存裝置705，電子裝置測試資料庫ITB可被儲存在此儲存裝置705中。然而，儲存裝置705亦可位在電子裝置測試資料庫產生裝置700外。儲存裝置705可為各種非暫態的儲存裝置，例如硬碟、光碟、記憶體等。電子裝置測試資料庫ITB可被另一電子裝置測試裝置運用來測試電子裝置，舉例來說，此電子裝置測試裝置可根據電子裝置測試資料庫ITB中紀錄的可能缺陷位置資訊來對可能缺陷位置進行測試，並根據電子裝置測試資料庫ITB和可能缺陷位置的輸出訊號判斷有那種缺陷。
第8圖和第9圖繪示了根據本發明的電子裝置測試資料庫產生方法和電子裝置測試資料庫產生裝置使用在實際單元佈局上的例子。第8圖繪示了單一單元的例子，而第9圖繪示了雙單元的例子。還請留意以下內容中，第8圖和第9圖僅有部份元件被作為例子來說明。
如第8圖所示，單元800內包含有墊片Pa(僅其中一墊片予以標示)，以及金屬線Ma-Mf以及Mx-My。金屬線Ma-Mf位在同一層，而金屬線Mx-My和金屬線Ma-Mf位於不同層。以金屬線Ma為例，依照前述實施例，金屬線Ma和金屬線Mb-Md間均會被判定為可能缺陷位置，然而金屬線Ma和金屬線Me間因為存在著金屬線Mf，因此不會被判定為可能缺陷位置。
在第9圖的例子中，單元901內包含有墊片Pa(僅其中一墊片予以標示)，以及金屬線Mg-Mk，而單元903內包含有墊片Pa(僅其中一墊片予以標示)，以及金屬線Mn-Mm。以金屬線Mn為例，根據前述實施例，其跟金屬線Mj間會被判定為可能缺陷位置但其跟金屬線Mh間因為有金屬線Mi，因此不會被判定為可能缺陷位置。此外，金屬線Mk和金屬線Mm因為距離夠近，因此會被判定為可能缺陷位置。而金屬線Mm的上半段和下半段因為距離太遠，不會被判定為可能缺陷位置。
根據前述實施例，可避免對不須要的位置進行測試，可降低電子裝置測試時間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
101-109‧‧‧步驟

Claims (10)

  1. 一種電子裝置測試資料庫產生方法，包含：(a)獲取一目標電子裝置的單元佈局資訊；(b)根據該單元佈局資訊產生該目標電子裝置的可能缺陷位置資訊，該可能缺陷位置資訊包含該目標電子裝置的至少一可能缺陷位置；(c)根據該可能缺陷位置資訊對該目標電子裝置進行測試來產生測試結果；以及(d)根據該測試結果產生電子裝置測試資料庫。
  2. 如請求項1所述的電子裝置測試資料庫產生方法，其中該單元佈局資訊包含該目標電子裝置各元件的元件位置資訊，該步驟(b)依據該元件位置資訊產生該可能缺陷位置資訊。
  3. 如請求項2所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一金屬元件，其中若一第一金屬元件和一第二金屬元件間的距離小於一距離臨界值，則該步驟(b)會將該第一金屬元件和該第二金屬元件間判定為該可能缺陷位置。
  4. 如請求項2所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一金屬元件，其中若一第一金屬元件和一第二金屬元件間的其他元件之數量小於一數量臨界值，則該步驟(b)會將該第一金屬元件和該第二金屬元件間判定為該可能缺陷位置。
  5. 如請求項2所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一金屬元件以及至少一單元，其中若一金屬元件與一單元的邊界 的距離小於一距離臨界值，則該步驟(b)會將該金屬元件和該邊界間判定為該可能缺陷位置。
  6. 如請求項2所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一金屬元件以及至少一單元，其中若一金屬元件與該單元的邊界間的其他元件之數量小於一數量臨界值，則該步驟(b)會將該金屬元件和該邊界間判定為該可能缺陷位置。
  7. 如請求項1所述的電子裝置測試資料庫產生方法，其中該單元佈局資訊包含該目標電子裝置各元件的元件形狀資訊，該步驟(b)依據該元件形狀資訊產生該可能缺陷位置資訊。
  8. 如請求項7所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一金屬元件，其中若該金屬元件具有彎折處，則該步驟(b)會將該彎折處判定為該可能缺陷位置。
  9. 如請求項1所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含至少一單元，而該可能缺陷位置資訊包含單元內可能缺陷位置資訊。
  10. 如請求項1所述的電子裝置測試資料庫產生方法，其中該目標電子裝置包含多個單元，而該可能缺陷位置資訊包含單元間可能缺陷位置資訊。
TW107115945A 2018-05-10 2018-05-10 電子裝置測試資料庫產生方法 TWI681309B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107115945A TWI681309B (zh) 2018-05-10 2018-05-10 電子裝置測試資料庫產生方法
US16/203,576 US11163003B2 (en) 2018-05-10 2018-11-28 Electronic device test database generating method and electronic device test database generating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107115945A TWI681309B (zh) 2018-05-10 2018-05-10 電子裝置測試資料庫產生方法

Publications (2)

Publication Number Publication Date
TW201947429A TW201947429A (zh) 2019-12-16
TWI681309B true TWI681309B (zh) 2020-01-01

Family

ID=68464568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115945A TWI681309B (zh) 2018-05-10 2018-05-10 電子裝置測試資料庫產生方法

Country Status (2)

Country Link
US (1) US11163003B2 (zh)
TW (1) TWI681309B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503444A (en) * 2003-01-15 2005-01-16 Negevtech Ltd System for detection of wafer defects
CN105745623A (zh) * 2013-12-26 2016-07-06 英特尔公司 集成电路缺陷检测和修复
TW201732690A (zh) * 2015-12-22 2017-09-16 應用材料以色列公司 半導體試樣的基於深度學習之檢查的方法及其系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077307A (en) * 1997-10-31 2000-06-20 Hewlett Packard Company Forced conformance design-rule halos for computer aided design software
US20070192754A1 (en) * 2006-02-14 2007-08-16 Markus Hofsaess Method for treating design errors of a layout of an integrated circuit
US8453088B2 (en) * 2010-09-27 2013-05-28 Teseda Corporation Suspect logical region synthesis and simulation using device design and test information
US9977854B2 (en) * 2016-07-12 2018-05-22 Ati Technologies Ulc Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503444A (en) * 2003-01-15 2005-01-16 Negevtech Ltd System for detection of wafer defects
CN105745623A (zh) * 2013-12-26 2016-07-06 英特尔公司 集成电路缺陷检测和修复
TW201732690A (zh) * 2015-12-22 2017-09-16 應用材料以色列公司 半導體試樣的基於深度學習之檢查的方法及其系統

Also Published As

Publication number Publication date
US20190346508A1 (en) 2019-11-14
US11163003B2 (en) 2021-11-02
TW201947429A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
US7559045B2 (en) Database-aided circuit design system and method therefor
US10254336B2 (en) Iterative N-detect based logic diagnostic technique
US9990458B2 (en) Generic design rule checking (DRC) test case extraction
US10657207B1 (en) Inter-cell bridge defect diagnosis
US20170300609A1 (en) Method to optimize standard cells manufacturability
TW201602819A (zh) 調整用於靜態時序分析的時序降額的方法
WO2020098557A1 (en) Method and apparatus for determining jitter, storage medium and electronic device
US8347260B2 (en) Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
CN116298830A (zh) 集成电路的验证方法及处理系统
CN108073674B (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
TWI681309B (zh) 電子裝置測試資料庫產生方法
US20190018920A1 (en) System and method for simulating reliability of circuit design
US20080141189A1 (en) Method for robust statistical semiconductor device modeling
CN110501626B (zh) 电子装置测试数据库产生方法
CN109219871B (zh) 使用设计分析的计量目标的电相关放置
JP6636968B2 (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
US7630845B2 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
CN105557082A (zh) 基板检查时的补偿矩阵生成方法
CN113360402B (zh) 一种测试方法、电子设备、芯片和存储介质
US20210132147A1 (en) Test pattern generating method, test pattern generating device and fault model generating method
CN112749526B (zh) 电源轨设计方法、装置及其非瞬时计算机可读介质
US20090055010A1 (en) Back annotation equipment, mask layout correcting equipment, back annotation method, program, recording medium, process for fabricating semiconductor integrated circuit
JP6304951B2 (ja) 半導体装置の試験プログラム、試験装置及び試験方法
US20140359383A1 (en) Address windowing for at-speed bitmapping with memory built-in self-test
JP2005043274A (ja) 故障モード特定方法及び故障診断装置