JP2005100171A - 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 - Google Patents

Abstract

【課題】 適切な対策部品を含む回路基板を迅速に設計する。
【解決手段】 各種の情報取得部３０〜３３は、電子回路基板の回路図データ２０を取得して記憶部１２に記憶する。検証回路作成部３５は、記憶部１２から読み出した解析対象部分の回路図データに対し各対策部品を追加した複数の検証用回路データを作成して記憶部１２に記憶する。対策回路決定部３５は、記憶部１２から読み出した検証用回路データに対し解析を行い、これを検証用回路データごとに繰り返すことにより、所定の条件を満たす検証用回路データを決定する。回路修正部３７は、記憶部１２から読み出した回路図データ２０の解析対象部分を、対策回路決定部３５が決定した検証用回路図情報に修正し、修正された回路図情報を対策完了回路図データ２４として記憶部１２に記憶する。
【選択図】 図１

Description

本発明は、プリント配線板に各種の電子回路部品が搭載された電子回路基板を設計する電子回路基板設計装置に関するものである。特に、本発明は、電子回路基板に対して、所定の対策に必要な電子回路部品である対策部品を追加した対策済回路基板の回路図情報を作成する対策済回路図作成装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体に関するものである。

近年、電子回路基板の高速動作化に伴い、電子回路部品どうしを接続する配線を伝搬する信号の高周波数化（すなわち短周期化）が進展している。信号の周波数が増加すると、信号の単位時間当りの変化量が増大するので、配線の抵抗成分、容量成分、誘導成分などの電気的特性により、信号の波形の歪みが増大し、信号の正確な伝搬が困難となり、電子回路基板が誤動作するおそれが増大する。電子回路基板の誤動作を防止するには、信号の波形の歪みを抑える対策が必要となる。

また、信号の周波数が増加すると、動作中の電子回路基板から放射される電磁波である放射ノイズが増加し、該放射ノイズが内部の部品や外部の機器に悪影響を与えるおそれが増大する。放射ノイズによる悪影響を防止するには、放射ノイズを減少させる対策が必要となる。

従って、電子回路基板内の配線に関して、信号の波形の歪みが増大すると予想される全ての伝送線路と、放射ノイズが増加すると予想される全ての伝送線路とについて、電子回路基板の設計の初期段階から上記対策を実施する必要がある。

電子回路基板の誤動作を防止し放射ノイズを減少させる方法としては、ダンピング抵抗器およびノイズフィルタで代表される対策部品を伝送線路に挿入し、信号波形の立上り時間／立下り時間などの条件を満たしつつノイズを減少させる方法があり、例えば下記の特許文献１に記載されている。以下、この方法の処理手順を図２６に基づいて説明する。

まず、基板設計者は、回路図ＣＡＤ（Computer Aided Design）などの回路設計システムを用いて、基板に実装されるべき各部品の電気的接続を表す電気回路を設計する。具体的には、基板設計者が基本的な電気回路である基本回路を設計する（ステップＳ１００（以下、「Ｓ１００」と略称することがある。他のステップについても同様である。））。続いて、反射や遅延、ノイズを防止するための対策部品を基本回路に付加する（Ｓ１０１）。

次に、基板設計者は、ステップＳ１０１により基本回路に対策部品が付加された電気回路である付加回路の回路図データを、プリント基板設計ＣＡＤなどのレイアウト設計システムに出力し、該レイアウト設計システムを用いて、基板上の部品の配置場所や接続配線の経路などの基板レイアウトの作成を対話的に行う（Ｓ１０２）。

次に、基板設計者は、ステップＳ１０２により作成された基板レイアウトに基づいて製造された電子回路基板が誤動作する可能性や、該電子回路基板の放射ノイズ量が他の機器に影響を与えるか否かなどのテスト評価を、シミュレーションにより、または実際に試作することにより行う（Ｓ１０３）。ここで、シミュレーションによってテスト評価を行う場合には、基板レイアウトからシミュレーションモデルが作成され、作成されたシミュレーションモデルに対してシミュレーションが実施される。

次に、ステップＳ１０３によるテスト評価の結果、電子回路基板が意図した動作を行うか否かを判断する（Ｓ１０４）。電子回路基板が意図した動作を行わない場合、すなわち、基板が誤動作する可能性のある場合や放射ノイズ量が他の機器に影響を与える量である場合には（Ｓ１０４でＮＯ）、対策内容の変更を行う（Ｓ１０５）。対策内容の変更例としては、基板レイアウトにおける対策部品の定格値の変更や、基板レイアウトにおける配線経路の変更や、付加回路における対策部品の変更が挙げられる。対策内容の変更後、ステップＳ１０３に戻って、上記動作を繰り返す。

そして、電子回路基板が意図した動作を行う場合、すなわち、電子回路基板が正常に動作し、放射ノイズ量が他の機器に影響を与えない量である場合には（Ｓ１０４でＹＥＳ）、電子回路基板の設計処理を終了する。

したがって、意図した動作が得られる電子回路基板を設計するには、ステップＳ１００〜Ｓ１０２により基板レイアウトを作成した後に、意図した動作が得られると判断される対策内容を見出すまで、テスト評価（Ｓ１０３）および対策内容の変更（Ｓ１０５）を繰り返すことになる。

近い将来、電子回路基板は、さらなる高速化・小型化・高密度化が予想される。このとき、１つの電子回路基板の中で、信号が正確に伝達できない危惧がある配線経路や、放射ノイズにより他の機器へ悪影響を与える危惧がある配線経路の数はますます増加し、これにより、ステップＳ１０３におけるテスト評価の時間は増加することが予想される。また、ノイズ対策技術の発展に伴い、対策部品や対策内容が多様化して、対策内容の種類の数だけ実行されるステップＳ１０５の処理時間が長くなることが予想される。

このため、意図した動作が得られる対策内容を見出す処理（Ｓ１０３〜Ｓ１０５）の効率化・高速化が必要とされている。この効率化を実現する方法としては、基本回路に対策部品を付加した付加回路に基づいてテスト評価を実施し、その結果に基づいて基板レイアウトの設計条件を決定し、決定された設計条件を満たすように、基板レイアウトを設計する方法があり、例えば下記の特許文献２に記載されている。

特許文献２には、高速の信号が伝搬する基板の設計を行う場合、回路設計工程でクリティカルなネットに対して伝送線路解析を行い、その結果を次の基板設計工程に反映させることで設計の効率化を図ることが記載されている。

特許文献２に記載の方法を用いて設計を行うことにより、部品の配置や配線の経路が決定していない回路設計工程において、電気的特性を満たす配線長などの設計条件を自動的に決定できるため、基板設計工程において、対策内容の変更処理（図２６のステップＳ１０５）における基板レイアウトの配線経路の変更処理を自動化することができ、さらには付加回路から基板レイアウトを作成する処理（図２６のステップＳ１０２）を自動化することができる。
特開平７−１５２８２４号公報（１９９５年６月１６日公開） 特開平９−３２５９７３号公報（１９９７年１２月１６日公開）

一般に、上記配線長の決定は、配線長を変化させてテスト評価を実施し、信号の遅延や放射ノイズ量などの制約条件を満たす配線長を解として導き出すことにより行われる。

上記特許文献２では、プリント基板に形成された配線の長さ、すなわち、電子回路部品どうしを接続する配線の長さを配線長としており、電子回路部品において接続端子から外部に引き出すための配線の長さを考慮していない。このため、シミュレーション結果による基板レイアウトの設計条件に適合していても、実際に製造してみると、電子回路基板が意図した動作を行わないおそれがある。

また、回路基板の設計に必要な期間を短縮するため、以前に決定された基板レイアウトの設計条件を流用することが望ましい。しかしながら、以前に決定された基板レイアウトの設計条件は、そのとき使用された基板の材質、層数などの物理条件に基づいてシミュレーションし、最適と判断された対策部品の定格値(例えばダンピング抵抗の抵抗値)が反映されたものである。このため、基板の物理条件が異なれば、基板レイアウトの設計条件も異なることになるから、機種ごとに異なる物理条件で設計されることの多い電子回路基板の場合には、基板レイアウトの設計条件を流用できる可能性が低くなっていた。

さらに、初期に設計した回路にどのようなノイズ対策を施した回路であるかも分からないため、ノイズ対策内容を設計基準やノウハウとして抽出し、再利用することが困難であった。

本発明は上記の問題点を解決するためになされたもので、その目的は、配置配線設計を実施していない回路設計段階において、配置配線図データを必要とせずに、従来よりもノイズ対策回路決定時間を短縮でき、現実の基板で配線可能な配線条件を決定でき、さらに次回の設計で流用性の高い回路図を蓄積できる回路基板設計装置などを提供することにある。

上記の課題を解決するため、本発明の対策済回路図作成装置は、プリント配線板に電子回路部品が設けられた電子回路基板に対して、所定の対策に必要な電子回路部品である対策部品を追加した対策済回路基板の回路図情報を作成する対策済回路図作成装置であって、情報を記憶する記憶手段と、前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得手段と、前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成手段と、前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定手段と、前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定手段が決定した検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正手段とを備えることを特徴としている。

さらに、本発明の対策済回路図作成装置は、上記の構成において、前記記憶手段は、或る電子回路部品が、該電子回路部品に設けられた接続端子から配線を介して外部の端子に接続するために最低限必要とされる配線長である必須配線長を電子回路部品ごとに含む必須配線長テーブルを予め記憶しており、前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成することを特徴としている。

さらに、本発明の対策済回路図作成装置は、上記の構成において、前記必須配線長テーブルは、各対策部品の必須配線長を含んでおり、前記検証用回路図作成手段は、追加される対策部品の必須配線長と、該対策部品が接続する電子回路部品の必須配線長とを、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、前記電子回路部品の必須配線長と前記対策部品の必須配線長との和以上となるように検証用回路図情報を作成することを特徴としている。

さらに、本発明の対策済回路図作成装置は、上記の構成において、前記必須配線長テーブルは、前記必須配線長を前記電子回路部品の接続端子ごとに含んでおり、前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の接続端子の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成することを特徴としている。

また、本発明の電子回路基板設計装置は、プリント配線板に電子回路部品が設けられた電子回路基板を設計する電子回路基板設計装置であって、上記何れかの対策済回路図作成装置と、該対策済回路基板設計装置から出力された対策済回路基板の回路図情報に基づいて、プリント配線板における電子回路部品の配置位置および配線位置を示す配置配線図情報を作成して出力する配置配線図作成手段とを備えることを特徴としている。

また、本発明の対策済回路図作成方法は、プリント配線板に電子回路部品が設けられた電子回路基板に対して、所定の対策に必要な電子回路部品である対策部品を追加した対策済回路基板の回路図情報を作成する対策済回路図作成装置の対策済回路図作成方法であって、前記対策済回路図作成装置は、情報を記憶する記憶手段を備えており、前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得ステップと、前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成ステップと、前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定ステップと、前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定ステップにより決定された検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正ステップとを含むことを特徴としている。

また、本発明の対策済回路図作成プログラムは、上記何れかの対策済回路図作成装置を動作させるための対策済回路図作成プログラムであって、コンピュータを前記回路図取得手段、検証用回路図作成手段、回路図決定手段、および回路図修正手段として機能させるための対策済回路図作成プログラムであることを特徴としている。

また、本発明に係るコンピュータ読取り可能な記録媒体は、上記対策済回路図作成プログラムが記録されていることを特徴としている。

以上のように、本発明の対策済回路図作成装置は、情報を記憶する記憶手段と、前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得手段と、前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成手段と、前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定手段と、前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定手段が決定した検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正手段とを備える構成である。

上記の構成によると、対策部品を追加した検証用回路図情報に対して解析を行い、所定の条件を満たす検証用回路図情報を決定し、決定された検証用回路図情報で、元の回路図情報を修正することにより、対策部品の追加された対策済回路基板の回路図情報を作成している。したがって、配置配線設計を実施していない回路設計段階において、配置配線図情報を必要とすることなく、適切な対策部品の追加された対策済回路基板の回路図情報を作成することができるので、対策部品を決定するまでの時間を短縮する効果を奏する。

また、記憶手段には、所定の条件に適した対策部品を含む対策済回路基板の回路図情報の他に、元の回路図情報が記憶されている。したがって、対策部品が追加されたり、条件が変更されたりした場合でも、元の回路図情報を利用して、検証用回路図作成手段、回路図決定手段、および回路図修正手段を再度動作させることにより、適切な対策部品を含む対策済回路基板の回路図情報を迅速に作成できる効果を奏する。また、元の回路図情報は、基本的に、対策部品の追加や条件の変更とは無関係であるため、元の回路図情報を蓄積していくことにより、流用性の高い対策済回路図作成装置となる効果を奏する。

なお、回路図取得手段は、電子回路基板の回路図情報を、入力手段にて設計者が入力することにより取得しても良いし、サーバから通信ネットワークを介して取得しても良い。また、回路図決定手段において、検証用回路図情報が満たすべき所定の条件としては、回路が正常に動作するための信号波形や、外部に悪影響を与えないような電磁波の出力値が挙げられる。また、回路図修正手段が対策済回路基板の回路図情報を出力する出力先としては、ＬＣＤ（Liquid Crystal Display）などの表示手段、ハードディスクなどの記憶手段、フレキシブルディスクなどの記録手段、プリンタなどの印刷手段、および通信ネットワークを介してサーバなどに送信するための通信手段が挙げられる。

さらに、本発明の対策済回路図作成装置は、上記の構成において、前記記憶手段は、或る電子回路部品が、該電子回路部品に設けられた接続端子から配線を介して外部の端子に接続するために最低限必要とされる配線長である必須配線長を電子回路部品ごとに含む必須配線長テーブルを予め記憶しており、前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成する構成である。

上記の構成によると、電子回路部品の接続端子から前記対策部品までの配線長が、前記電子回路部品の必須配線長以上であるため、実際の製造段階で、電子回路部品と対策部品とが重なってしまったり、設計した配線長とは異なる配線長となったりすることを防止でき、製造時の不具合を解消する効果を奏する。

なお、対策部品も電子回路部品であるから、前記必須配線長テーブルは、各対策部品の必須配線長を含むことが望ましい。この場合、前記検証用回路図作成手段は、追加される対策部品の必須配線長と、該対策部品が接続する電子回路部品の必須配線長とを、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、前記電子回路部品の必須配線長と前記対策部品の必須配線長との和以上となるように検証用回路図情報を作成すればよい。

また、前記必須配線長が、電子回路部品に設けられる接続端子ごとに異なることも考えられる。したがって、前記必須配線長テーブルは、前記必須配線長を前記電子回路部品の接続端子ごとに含んでもよい。この場合、前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の接続端子の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成すればよい。

また、本発明の電子回路基板設計装置は、以上のように、上記構成の対策済回路図作成装置と、該対策済回路基板設計装置から出力された対策済回路基板の回路図情報に基づいて、プリント配線板における電子回路部品の配置位置および配線位置を示す配置配線図情報を作成して出力する配置配線図作成手段とを備える構成である。上記構成の電子回路基板設計装置においても、上述の対策済回路図作成装置と同様の作用効果を実現することができる。

また、本発明の対策済回路図作成方法は、以上のように、前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得ステップと、前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成ステップと、前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定ステップと、前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定ステップにより決定された検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正ステップとを含む方法である。

上記の方法によると、対策部品を追加した検証用回路図情報に対して解析を行い、所定の条件を満たす検証用回路図情報を決定し、決定された検証用回路図情報で、元の回路図情報を修正することにより、対策部品の追加された対策済回路基板の回路図情報を作成している。したがって、配置配線設計を実施していない回路設計段階において、配置配線図情報を必要とすることなく、適切な対策部品の追加された対策済回路基板の回路図情報を作成できるので、対策部品を決定するまでの時間を短縮する効果を奏する。

また、記憶手段には、所定の条件に適した対策部品を含む対策済回路基板の回路図情報の他に、元の回路図情報が記憶されている。したがって、対策部品が追加されたり、条件が変更されたりした場合でも、元の回路図情報を利用して、検証用回路図作成ステップ、回路図決定ステップ、および回路図修正ステップを再度実行することにより、適切な対策部品を含む対策済回路基板の回路図情報を迅速に作成できる効果を奏する。また、元の回路図情報は、基本的に、対策部品の追加や条件の変更とは無関係であるため、元の回路図情報を蓄積していくことにより、流用性の高い対策済回路図作成装置となる効果を奏する。

なお、前記対策済回路図作成装置における回路図取得手段、検証用回路図作成手段、回路図決定手段、および回路図修正手段を、対策済回路図作成プログラムによりコンピュータ上で実行させることができる。さらに、前記対策済回路図作成プログラムをコンピュータ読取り可能な記録媒体に記憶させることにより、任意のコンピュータ上で前記対策済回路図作成プログラムを実行させることができる。

本発明の一実施形態について図１〜図２５に基づいて説明すれば、以下のとおりである。図１は、本実施形態の電子回路基板設計装置の概略構成を示している。電子回路基板設計装置１０は、制御部１１、記憶部１２、入出力部１３、および通信部１４を備える構成である。

制御部１１は、装置１０内の各種構成を統括的に制御する機能を有し、例えばＣＰＵ（Central Processing Unit）にてプログラムが実行されることによって実現される。なお、本実施形態における制御部１１の詳細な構成については後述する。

記憶部１２は、各種情報を記憶する機能を有し、例えば半導体メモリやハードディスクによって構成される。なお、本実施形態おいて記憶部１２に記憶される情報の詳細については後述する。

入出力部１３は、入力手段を用いて、ユーザの入力に基づいて入力情報を作成し、作成された入力情報を制御部１１に送信する機能と、出力手段を用いて、制御部１１から出力情報を受け取り、受け取った出力情報をユーザに出力する機能とを有する。入力手段の例としては、キーボード、テンキー、カーソルキー、マウスなどのポインティングデバイス、およびタッチパネルが挙げられる。また、出力手段の例としては、ＬＣＤ（Liquid Crystal Display）などの各種ディスプレイ、およびプリンタが挙げられる。

通信部１４は、通信ネットワークに接続して、各種データを通信する機能を有し、例えばモデム、ターミナルアダプタ、ネットワークアダプタなどによって構成される。

次に、制御部１１について詳述する。制御部１１は、回路情報取得部３０、配線長情報取得部３１、電気特性情報取得部３２、基板物理情報取得部３３、検証回路作成部３４、対策回路決定部３５、シミュレータ３６、回路修正部３７、および配置配線図作成部３８を備える構成である。

回路情報取得部３０は、外部から入出力部１３または通信部１４を介して取得した情報に基づいて、ＩＣ（Integrated Circuit）、抵抗器などの電子回路部品に関する情報である回路情報４０と、互いに接続される接続端子同士およびその接続配線の状態に関する情報である結線情報４１とを作成する機能を有する。作成された回路情報４０および結線情報４１は、記憶部１２にて回路図データ２０の一部として記憶される。

配線長情報取得部３１は、外部から入出力部１３または通信部１４を介して取得した情報に基づいて、電子回路部品の端子間を接続する配線の配線長に関する情報である配線長情報４２を作成する機能を有する。作成された配線長情報４２は、記憶部１２にて回路図データ２０の一部として記憶される。

電気特性情報取得部３２は、外部から入出力部１３または通信部１４を介して取得した情報に基づいて、電子回路部品の端子の電気特性に関する情報である電気特性情報を作成する機能を有する。作成された電気特性情報は、記憶部１２にて回路情報４０の一部として記憶される。なお、電気特性情報の詳細については後述する。

基板物理情報取得部３３は、外部から入出力部１３または通信部１４を介して取得した情報に基づいて、基板の物理特性に関する情報である基板物理情報４３を作成する機能を有する。作成された基板物理情報４３は、記憶部１２にて回路図データ２０の一部として記憶される。

検証回路作成部３４は、記憶部１２から回路図データ２０を読み出し、読み出された回路図データ２０に基づいて、記憶部１２に記憶された配線引出し長さテーブル（必須配線長テーブル）２１および対策部品テーブル２２を検索することにより、複数の検証用回路データからなる検証用回路データ集合２３を作成する機能を有する。作成された検証用回路データ集合２３は、記憶部１２に記憶される。なお、個々の検証用回路データは、特許文献２に記載のように、ドライバ、伝送線路、抵抗、レシーバ等から構成される伝送線路モデルのデータでもよい。

配線引出し長さテーブル２１は、複数の電子回路部品ごとの配線引出し長さを含んでいる。ここで、配線引出し長さとは、或る電子回路部品が、該電子回路部品に設けられた接続端子から配線を介して外部の端子に接続するために最低限必要とされる配線長をいう。なお、配線引出し長さテーブル２１は、複数の電子回路部品における複数の端子ごとに配線引出し長さを含んでもよい。

対策部品テーブル２２には、放射ノイズ対策を実施するための電子回路部品である対策部品の挿入条件が複数設定されている。各対策部品の挿入条件には、対策部品の入力側の配線引出し長さと、出力側の配線引出し長さとを含んでいる。なお、その他の挿入条件については後述する。

対策回路決定部３５は、検証用回路データ集合２３を入力とし、既存技術である伝送線路シミュレータや放射ノイズシミュレータなどのシミュレータ３６を用いて、検証用回路データごとのシミュレーション結果を得る。これらのシミュレーション結果と、検証用回路データを構成する入力側端子に設定した入力信号許容値とを比較し、条件を満たす検証用回路データを決定する。なお、選択された検証用回路データが複数存在する場合には、例えば対策番号が一番小さい検証用回路データを選択するなどの所定の条件に基づいて、検証用回路データを１つだけ決定すればよい。

回路修正部３７は、対策回路決定部３５にて決定された検証用回路データに基づいて、回路図データ２０に修正を加える機能を有する。修正された回路図データは、対策が完了した回路図データである対策完了回路図データ２４として記憶部１２に記憶される。

配置配線図作成部３８は、特許文献２などで知られている配線条件を配置配線図データに定義する技術を用いて、対策完了回路図データ２４から配線条件を定義した配置配線図データ２５を作成する機能を有する。作成された配置配線図データ２５は、記憶部１２に記憶される。

上記構成の電子回路基板設計装置１０において、入出力部１３または通信部１４を介して取得した或る電気回路に関する情報に基づいて、回路図データ２０、検証用回路データ集合２３、対策完了回路図データ２４、および敗勢配線図データ２５を作成して記憶部１２に記憶する動作を図２に基づいて説明する。

まず、回路情報取得工程（Ｓ１）において、回路情報取得部３０は、入出力部１３または通信部１４を介して、回路図に関する情報を取得し、取得した情報に基づいて回路情報４０および結線情報４１を作成する。そして、作成された回路情報４０および結線情報４１を回路図データ２０の一部として記憶部１２に記憶させて、次の工程へ進む。

次に、配線長情報取得工程（Ｓ２）において、配線長情報取得部３１は、入出力部１３または通信部１４を介して、配線長に関する情報を取得し、取得した情報に基づいて配線長情報４２を作成する。そして、作成された配線長情報４２を回路図データ２０の一部として記憶部１２に記憶させて、次の工程へ進む。

次に、電気特性情報取得工程（Ｓ３）において、電気特性情報取得部３２は、入出力部１３または通信部１４を介して、電子回路部品における個々の端子の電気特性に関する情報を取得し、取得した情報に基づいて電気特性情報を作成し、これを、回路図に含まれる全種類の電子回路部品における全端子について繰り返す。そして、作成された電気特性情報を回路情報４０の一部として記憶部１２に記憶させて、次の工程へ進む。

次に、基礎物理情報取得工程（Ｓ４）において、基板物理情報取得部３３は、外部から入出力部１３または通信部１４を介して、基板設計に使用される基板の物理特性関する情報を取得し、取得した物理情報に基づいて、基板物理情報４３を作成する。そして、作成された基板物理情報４３を回路図データ２０の一部として記憶部１２に記憶させる。以上の工程（Ｓ１〜Ｓ４）により、回路図データ２０の作成が完了する。その後、次の工程に進む。

次に、検証回路作成工程（Ｓ５）において、検証回路作成部３４は、配線引出し長さテーブル２１および対策部品テーブル２２を用いて、回路図データ２０から複数の検証用回路データからなる検証用回路データ集合２３を作成する。そして、作成された検証用回路データ集合２３を記憶部１２に記憶させる。なお、検証回路作成工程の詳細については後述する。

次に、対策回路決定工程（Ｓ６）において、対策回路決定部３５は、検証用回路データ集合２３から検証用回路データを順次抽出し、抽出した検証用回路データに対し、シミュレータ３６にてシミュレーションを実施し、シミュレーション結果を取得する。そして、各検証用回路データに関するシミュレーション結果と、検証用回路データを構成する入力側端子に設定した入力信号許容値とを比較し、条件を満たす検証用回路データを１つ決定する。その後、次の工程に進む。

次に、回路修正工程（Ｓ７）において、回路修正部３７は、対策回路決定部３５にて決定された検証用回路データに基づいて、回路図データ２０を修正して対策完了回路図データ２４を作成する。そして、作成された対策完了回路図データ２４を記憶部１２に記憶させて、次の工程に進む。

次に、配置配線図作成工程（Ｓ８）において、配置配線図作成部３８は、対策完了回路図データ２４から配線条件を定義した配置配線図データ２５を作成する。そして、作成された配置配線図データ２５を記憶部１２に記憶させて、電子回路基板設計装置１０の動作を終了する。この配置配線図データ２５を用いて、基板のレイアウト設計が行われる。

したがって、本実施形態の電子回路基板設計装置１０は、対策部品を追加した検証用回路データに対してシミュレーションを行い、所定の条件を満たす検証用回路データを決定し、決定された検証用回路データで、元の回路図データ２０を修正することにより、対策部品の追加された対策完了回路図データ２４を作成している。したがって、配置配線設計を実施していない回路設計段階において、配置配線図データ２５を必要とすることなく、適切な対策部品の追加された対策完了回路図データ２４を作成することができるので、対策部品を決定するまでの時間を短縮することができる。

また、記憶部１２には、所定の条件に適した対策部品を含む対策完了回路図データ２４の他に、元の回路図データ２０が記憶されている。したがって、対策部品が追加されたり、条件が変更されたりした場合でも、元の回路図データ２０を利用して、検証回路図作成部３４、対策回路決定部３５、および回路修正部３７を再度動作させることにより、適切な対策部品を含む対策完了回路図データ２４を迅速に作成することができる。また、元の回路図データ２０は、基本的に、対策部品の追加や条件の変更とは無関係であるため、元の回路図データ２０を蓄積していくことにより、流用性の高い回路基板設計装置１０とすることができる。

さらに、配線引出し長さテーブル２１を利用することにより、電子回路部品の接続端子から前記対策部品までの配線長が、前記電子回路部品の配線引出し長さ以上となるため、実際の製造段階で、電子回路部品と対策部品とが重なってしまったり、設計した配線長とは異なる配線長となったりすることを防止でき、製造時の不具合を解消することができる。

次に、図１および図２に示される各構成および各処理の詳細について図３〜図２５に基づいて説明する。まず、回路図データに含まれる回路情報４０、結線情報４１、配線長情報４２、および基板物理情報４３の詳細について図３〜図６に基づいて説明する。

図３は回路情報４０のデータ構造を示している。図示のように、回路情報４０は、回路部品集合を含んでおり、該回路部品集合は、電子回路部品に関する情報である回路部品情報４５を、電気回路を構成する全ての電子回路部品について集めたものである。

各回路部品情報４５は、回路部品番号、回路部品名、回路部品形状、および端子情報集合を含んでいる。回路部品番号は、電子回路部品を特定するための番号であり、各電子回路部品で重複の無い番号が付与される。回路部品名は、電子回路部品を表す名称である。回路部品形状は、回路図で表現する場合の電子回路部品の図形を表している。端子情報集合は、電子回路部品に設けられる接続端子に関する情報である端子情報４６を、電子回路部品に設けられる全接続端子のうち、少なくとも回路図に表すのに必要となる接続端子について集めたものである。

各端子情報４６は、端子番号、端子座標値、および電気特性情報を含んでいる。端子番号は、電子回路部品の接続端子を特定するための番号であり、各接続端子で重複の無い番号が付与される。端子座標値は、回路図で表現する場合の接続端子の配置位置を表している。電気特性情報は、上述のように、接続端子の電気的特性を表す情報であり、図１に示される電気特性情報取得部３２によって回路情報４０の一部として記憶部１２に記憶されるものである。

電気的特性情報は、接続端子が入力端子か出力端子かを判別するための情報である入出力特性と、ＩＢＩＳ（I/O Buffer Information Specification）モデルやＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）モデルに代表される接続端子の等価モデルを示すピン等価モデルとを含んでいる。

さらに、接続端子が出力端子である場合には、端子情報は、接続端子から出力される出力信号を規定する１または複数の規定値を含んでいる。この規定値は、出力信号の出力電圧値および出力信号のクロック周波数のうち少なくとも１つである。なお、後述の実施例では、出力信号の規定値としてクロック周波数を採用している。

一方、接続端子が入力端子である場合には、入力信号として正常動作が保証される許容値を示す１または複数の入力信号許容値を含んでいる。この入力信号許容値は、遅延時間、オーバーシュート電圧、およびアンダーシュート電圧のうち少なくとも１つである。なお、後述の実施例では、入力信号の許容値としてオーバーシュート電圧値を採用している。

これらの電気特性情報は、図１に示されるシミュレータ３６において伝送線路シミュレーションや放射ノイズシミュレーションを行うときに、シミュレーションモデルを作成したり、シミュレーション条件を決定したりするのに必要となる。

図４は、結線情報４１のデータ構造を示している。図示のように、結線情報４１は、結線ネット集合を含んでおり、該結線ネット集合は、或る接続配線と該接続配線に接続する全ての接続端子との接続状態を示す結線ネット情報４７を、全ての接続配線について集めたものである。

結線ネット情報４７は、結線ネット番号、始点部品番号、始点端子番号、終点部品番号、終点端子番号、および結線ネット形状を含んでいる。結線ネット番号は、接続配線を特定するための番号であり、各接続配線で重複の無い番号が付与される。結線ネット形状は、接続配線の形状を示している。

始点部品番号は、接続配線に接続された接続端子のうち、信号の送信元となる接続端子を備える電子回路部品を特定する回路部品番号であり、始点端子番号は、信号の送信元となる接続端子を特定する端子番号である。一方、終点部品番号は、接続配線に接続された接続端子のうち、信号の受信先となる接続端子を備える電子回路部品を特定する回路部品番号であり、終点端子番号は、信号の受信先となる接続端子を特定する端子番号である。

図５は、配線長情報４２のデータ構造を示している。図示のように、配線長情報４２は、ネット配線長集合を含んでおり、該ネット配線長集合は、配線の長さに関する情報であるネット配線長情報４８を、全ての接続配線について集めたものである。ネット配線長情報４８は、接続配線を特定する結線ネット番号と、前記接続配線に関する配線の長さである配線長とを含んでいる。

ここで、「接続配線に関する配線の長さ」は、接続配線の長さではなく、電子回路部品内の回路素子同士を接続する全ての配線の長さ、すなわち、接続配線の長さに、各電気回路部品において回路素子の端子から外部の接続端子へ引き出す配線の長さをそれぞれ加えたものである。この配線長は、基板への配置の機構的制約などによって既に決定している電子回路部品の配置位置などに基づいて設計者によって決定されるものである。

図６は、基板物理情報４３のデータ構造を示している。図示のように、基板物理情報４３は、配線層の配線幅、導体の厚さ、接地層からの距離、並びに配線および接地層間の比誘電率を含んでいる。これらの基板物理情報４３は、基板設計に使用される基板の物理情報のうち、伝送線路シミュレーションや放射ノイズシミュレーションを行う場合に要求される線路定数を求めるために必要なものである。

次に、具体的な電気回路に対して、図２に示される回路情報取得工程（Ｓ１）、配線長情報取得工程（Ｓ２）、電気特性情報取得工程（Ｓ３）、および基板物理情報取得工程（Ｓ４）を行うことにより、回路図データ２０における回路情報４０、結線情報４１、配線長情報４２、および基板物理情報４３にどのような情報が格納されるかを、図７〜図１２に基づいて説明する。

図７は、具体的な電気回路例を回路図で示している。図示の回路図５０は、第１の（電子）回路部品である「ＣＰＵ１」５１と、「ＣＰＵ１」５１の端子番号２で特定され、座標Ｐ１（図示せず）に配置される接続端子５２と、第２の（電子）回路部品である「ＭＥＭ１」５３と、「ＭＥＭ１」５３の端子番号３で特定され、座標Ｐ２（図示せず）に配置される接続端子５４と、接続端子５２を始点とし、接続端子５４を終点として結線する直線状の接続配線５５とで構成されている。

まず、回路情報取得工程（Ｓ１）において、図７に示した回路図５０のデータを回路情報取得部３０が取得することにより、回路情報取得部３０は、回路情報４０ａおよび結線情報４１ａを作成し、回路図データ２０の一部として記憶部１２に記憶させる。

図８は、回路情報４０ａのデータ構造を示している。図示のように、回路情報４０ａは、第１の回路部品５１に関する第１の回路部品情報４５ａと、第２の回路部品５３に関する第２の回路部品情報４５ｂとを含んでいる。

第１の回路部品情報４５ａは、回路部品番号としてＣｉｒ１を、回路部品名としてＣＰＵ１を、回路部品形状としてＣＰＵ１の形状を表す図形をそれぞれ含んでいる。さらに、第１の回路部品情報４５ａは、端子情報集合の１要素として、端子番号が２で特定される接続端子の端子情報４６ａを含んでいる。端子情報４６ａは、端子番号として２を、端子座標値としてＰ１をそれぞれ含んでいる。なお、この時点では、電気特性情報は未だ入力されていない。

一方、第２の回路部品情報４５ｂは、回路部品番号としてＣｉｒ２を、回路部品名としてＭＥＭ１を、回路部品形状としてＭＥＭ１の形状を表す図形をそれぞれ含んでいる。さらに、第２の回路部品情報４５ｂは、端子情報集合の１要素として、端子番号が３で特定される接続端子の端子情報４６ｂを含んでいる。端子情報４６ｂは、端子番号として３を、端子座標値としてＰ２をそれぞれ含んでいる。なお、この時点では、電気特性情報は未だ入力されていない。

図９は、結線情報４１ａのデータ構造を示している。図示のように、結線情報４１ａは、結線ネット集合の１要素として、接続配線５５の結線状態に関する結線ネット情報４７ａを含んでいる。結線ネット情報４７ａは、結線ネット番号としてＮｅｔ１を、始点回路部品番号としてＣｉｒ１を、始点端子番号として２を、終点回路部品番号としてＣｉｒ２を、終点端子番号として３をそれぞれ含んでいる。また、結線ネット形状として、直線状の接続配線５５を表す図形を含んでいる。

次に、配線長情報取得工程（Ｓ２）において、図７に示した回路図５０の接続配線５５に関する配線長を配線長情報取得部３１が取得することにより、配線長情報取得部３１は、配線長情報４２ａを作成し、回路図データ２０の一部として記憶部１２に記憶させる。

図１０は、配線長情報４２ａのデータ構造を示している。配線長情報４２ａは、配線長情報取得部３１にて作成される。図示のように、配線長情報４２ａは、ネット配線長集合の１要素として、ネット配線長情報４８ａを含んでいる。ネット配線長情報４８ａは、結線ネット番号としてＮｅｔ１を、配線長として２０ｍｍをそれぞれ含んでいる。

次に、電気特性情報取得工程（Ｓ３）において、図７に示した回路図５０の接続端子５２・５４に関する電気特性を電気特性情報取得部３２が取得することにより、電気特性情報取得部３２は、接続端子５２・５４に関する電気特性情報を作成し、図８に示される回路情報４０ａの端子情報４６ａ・４６ｂに追加する。

図１１は、電気特性情報が追加された回路情報４０ａのデータ構造を示している。図８と図１１とを比較すると、端子情報４６ａの電気特性情報には、入出力特性として、出力端子として機能することを示す「Ｏｕｔｐｕｔ」が、ピン等価モデルとしてＳＰＩＣＥ１という等価モデルが、出力信号規定値として５０ＭＨｚがそれぞれ追加されていることが理解できる。一方、端子情報４６ｂの電気特性情報には、入出力特性の値として、入力端子として機能することを示す「Ｉｎｐｕｔ」が、ピン等価モデルとしてＳＰＩＣＥ２という等価モデルが、入力信号許容値として３．６Ｖがそれぞれ追加されていることが理解できる。

次に、基板物理情報取得工程（Ｓ４）において、図７に示した回路図５０に利用される基板の物理特性を基板物理情報取得部３３が取得することにより、基板物理情報取得部３３は、基板物理情報４３ａを作成し、回路図データ２０の一部として記憶部１２に記憶させる。

図１２は、基板物理情報４３ａのデータ構造を示している。図示のように、基板物理情報４３ａは、配線層の配線幅としてＷｍｍを、導体の厚さとしてＴμｍを、接地層からの配線の距離としてＨμｍを、配線と接地層間の比誘電率としてεをそれぞれ含んでいる。

次に、図２に示される検証回路作成工程（Ｓ５）の詳細について図１３〜図１６に基づいて説明する。まず、検証回路作成部３４にて利用される配線引出し長さテーブル２１および対策部品テーブル２２の詳細について図１３および図１４に基づいて説明する。

図１３は、配線引出し長さテーブル２１の内容を示している。配線引出し長さテーブル２１は、各電子回路部品名に対して配線引出し長さが設定されたリストテーブルであり、電子回路部品名で指定された電子回路部品の接続端子から配線を行う場合に、他の電子回路部品の接続端子へ接続するまでにどれだけの配線長が必要になるかを配線引出し長さとして設定している。

図１４は、対策部品テーブル２２の内容を示している。対策部品テーブル２２は、各対策部品の挿入条件が設定されたリストテーブルであり、対策部品番号、回路部品形状、挿入位置、入力側引出し長さ、出力側引出し長さ、部品定数、ドライバ側端子の相対座標、およびレシーバ側端子の相対座標を、対策部品ごとに含んでいる。

対策部品番号は、ノイズ対策などの各種対策に用いられる電子回路部品である対策部品を特定するための番号であり、対策部品テーブル２２に含まれる各対策部品で重複の無い番号が付与される。回路部品形状は、図３に示される回路部品情報４５の回路部品形状と同様に、回路図で表現する場合の対策部品の図形を表している。挿入位置は、信号の送信元の電子回路部品であるドライバと、信号の受信先の電子回路部品であるレシーバとのうち何れの近傍に配置するかを示すものであり、ドライバの近傍に配置するときには「Ｄｒｉｖｅｒ」が、レシーバの近傍に配置するときには「Ｒｅｃｅｉｖｅｒ」がそれぞれ格納される。

入力側引出し長さは、基板設計時に対策部品の入力側端子からどれだけ配線を引いて設計するかを表している。出力側引出し長さは、基板設計時に対策部品の出力側端子からどれだけ配線を引いて設計するかを表している。部品定数は、対策部品の電気特性を表している。

ドライバ側端子の相対座標は、対策部品の回路部品形状を回路図上に配置するとき、回路部品形状の中心位置に対するドライバ側接続端子の配置位置の相対座標を表している。レシーバ側端子の相対座標は、対策部品の回路部品形状を回路図上に配置するとき、回路部品形状の中心位置に対するレシーバ側接続端子の配置位置の相対座標を表している。

例えば、図１４に示される対策部品番号「１」の対策部品は、回路部品形状が抵抗のシンボル形状であり、挿入位置が「Ｄｒｉｖｅｒ」であり、入力側引出し長さが０．１ｍｍであり、出力側引出し長さが０．１ｍｍであり、部品定数が１０Ωであり、ドライバ側端子の相対座標が（−ｍ，０）であり、かつレシーバ側端子の相対座標が（＋ｍ，０）である。

次に、検証回路作成部３４にて行われる処理動作の詳細を図１５および図１６に基づいて説明する。図１５は、検証回路作成部３４において検証用回路データ集合２３を作成する処理動作を示している。

まず、回路図データ２０の結線情報４１から、結線ネット集合の全ての結線ネット情報４７を抽出したか否かを判断する（Ｓ１０）。抽出されていない結線ネット情報が存在する場合には（Ｓ１０でＮＯ）、結線ネット集合に含まれる結線ネット情報４７を１つずつ検索し、登録されている結線ネット情報４７を抽出する（Ｓ１１）。

次に、抽出された結線ネット情報４７から始点回路部品番号および始点端子番号を取得し、取得した始点回路部品番号および始点端子番号をキーにして、回路情報４０の回路部品集合を検索し、回路部品番号に前記始点回路部品番号を有する回路部品情報４５を取得する。さらに、取得した回路部品情報４５の端子情報集合を検索し、端子番号に前記始点端子番号を有する端子情報４６を取得する。取得した端子情報４６における電気特性情報の入出力特性を調べることにより、始点となる接続端子が入力端子であるか出力端子であるかを判別することができる。

同様に、抽出された結線ネット情報４７から終点回路部品番号および終点端子番号を取得し、取得した終点回路部品番号および終点端子番号をキーにして、回路情報４０の回路部品集合を検索し、回路部品番号に前記終点回路部品番号を有する回路部品情報４５を取得する。さらに、取得した回路部品情報４５の端子情報集合を検索し、端子番号に前記終点端子番号を有する端子情報４６を取得する。取得した端子情報４６における電気特性情報の入出力特性を調べることにより、終点となる接続端子が入力端子であるか出力端子であるかを判別することができる。

したがって、ステップＳ１１にて抽出された結線ネット情報４７に基づいて回路情報４０を検索することにより、始点となる電子回路部品の接続端子およびその入出力特性と、終点となる電子回路部品の接続端子およびその入出力特性とを確認することができる。これにより、検証用回路となる結線ネット情報４７に対応する回路が、何れの電子回路部品における何れの接続端子から、何れの接続配線を介して、何れの電子回路部品における何れの接続端子に信号を送る回路であるか、すなわち、回路の経路を特定することができる（Ｓ１２）。

例えば、図７に示される回路図と、図８〜図１２に示される回路図データ２０に関して、上記ステップＳ１２を行うと、ステップＳ１１により抽出された接続配線５５に対応する結線ネット情報４７ａから、始点回路部品番号Ｃｉｒ１と始点端子番号「２」とを抽出し、抽出した始点回路部品番号Ｃｉｒ１をキーにして、図１１に示される回路情報４０ａの回路部品集合を検索し、回路部品番号にＣｉｒ１を有する第１の回路部品の回路部品情報４５ａを取得する。

さらに、始点端子番号「２」をキーにして、回路部品情報４５ａの端子情報集合を検索し、始点端子番号「２」を有する端子情報４６ａの中から電気特性情報の入出力特性を取得する。取得した入出力特性が「Ｏｕｔｐｕｔ」であるため、接続配線５５の始点が出力端子であることが分かり、本結線ネットの始点が出力端子であることを記憶部１２に記憶する。

同様に、ステップＳ１１により抽出された接続配線５５に対応する結線ネット情報４７ａから、終点回路部品番号Ｃｉｒ２と終点端子番号「３」とを抽出し、抽出した終点回路部品番号Ｃｉｒ２をキーにして、図１１に示される回路情報４０ａの回路部品集合を検索し、回路部品番号にＣｉｒ２を有する第２の回路部品の回路部品情報４５ｂを取得する。

さらに、終点端子番号「３」をキーにして、回路部品情報４５ｂの端子情報集合を検索し、始点端子番号「３」を有する端子情報４６ｂの中から電気特性情報の入出力特性を取得する。取得した入出力特性が「Ｉｎｐｕｔ」であるため、接続配線５５の終点が入力端子であることが分かり、本結線ネットの終点が入力端子であることを記憶部１２に記憶する。

したがって、結線ネット情報４７ａに対応する検証用回路は、端子情報４６ａで表される第１の回路部品５１の接続端子５２から、結線ネット情報４７ａで表される接続配線５５を介して、端子情報４６ｂで表される第２の回路部品５３の接続端子５４に信号を送る経路を有する回路であることが分かる。

次に、上記ステップＳ１２により特定された経路に関して、以下のように検証用回路データを作成する。

まず、１つ目の検証用回路データを作成する（Ｓ１３）。１つ目の検証用回路データは、出力端子に対応するドライバ−シンボルと、接続配線に対応する伝送線路シンボルと、入力端子に対応するレシーバ−シンボルとを直列した回路のデータである。すなわち、対策部品が設けられていない検証用回路データである。

２つ目以降の検証用回路データは、１つ目の検証用回路データに対して、対策部品テーブル２２の各挿入部品に対する挿入条件に従って、対策部品を挿入した回路データを、対策部品番号の順に処理して作成することにより行われる。

まずは、対策部品番号を指示するためのカウンタであるＮに１を初期化する（Ｓ１４）。次に、Ｎが対策部品テーブルのリスト数より大きいかどうかを判断し（Ｓ１５）、同じか小さい場合には（Ｓ１５でＮＯ）、以下の処理を行う。

すなわち、（Ｎ＋１）番目の検証用回路データとして、対策部品番号がＮである対策部品の挿入条件に従って対策部品を挿入した回路データを作成する（Ｓ１６）。なお、詳細な作成方法については後述する。

ステップＳ１６において（Ｎ＋１）番目の検証用回路データの作成が完了すると、前記カウンタであるＮに１を足した後（Ｓ１７）、ステップＳ１５に戻って、他の対策部品について上記のステップＳ１５〜Ｓ１７を繰り返す。

一方、ステップＳ１５において、Ｎが対策部品テーブル２２のリスト数より大きいと判断した場合、すなわち、対策部品テーブル２２に含まれる全ての対策部品について検証用回路データを作成した場合には（Ｓ１５でＹＥＳ）、ステップＳ１０に戻って、他の結線ネット情報４７について上記のステップＳ１０〜Ｓ１７を繰り返す。

そして、ステップＳ１０において、全ての結線ネット情報を抽出したと判断した場合（Ｓ１０でＹＥＳ）、作成された検証用回路データを検証用回路データ集合２３として記憶部１２に記憶する（Ｓ１８）。その後、検証回路作成工程（Ｓ５）の処理を終了する。

例えば、図７に示される回路図と、図８〜図１２に示される回路図データ２０に関して、上記検証用回路データを作成する処理（Ｓ１３・Ｓ１６）を行うと以下のようになる。

図１７は、１つ目の検証用回路データを伝送モデルで示したものである。図示のように、１つ目の検証用回路データ６０は、ドライバ−シンボル６１と伝送線路シンボル６３とレシーバ−シンボル６２とが直列した構成の回路データとなる。

ドライバ−シンボル６１は、出力端子として検出された接続端子５２に対応し、そのピン等価モデルは、第１の回路部品の端子情報４６ａにおいて電気特性情報のピン等価モデルとして設定されているＳＰＩＣＥ１となる。

レシーバ−シンボル６２は、入力端子として検出された接続端子５４に対応し、そのピン等価モデルは、第２の回路部品の端子情報４６ｂにおいて電気特性情報のピン等価モデルとして設定されているＳＰＩＣＥ２となる。

伝送線路シンボル６３は、出力端子として検出された接続端子５２と、入力端子として検出された接続端子５４とを接続する接続配線５５に対応する。伝送線路シンボル６３の伝送線路モデルは、以下のようにして求めることができる。

まず、結線ネット情報４７ａの結線ネット番号Ｎｅｔ１をキーにして、配線長情報４２ａのネット配線長集合を検索し、結線ネット番号Ｎｅｔ１を有するネット配線長情報４８ａを取得する。そして、取得したネット配線長情報４８ａの配線長（２０ｍｍ）と、基板物理情報４３から計算された線路定数とが、伝送モデルとして設定される。

以上のようにして、１つ目の検証用回路データ６０が作成される。次に、ステップＳ１６において（Ｎ＋１）番目の検証用回路データを作成する処理の詳細を図１６・図１８・図１９に基づいて説明する。

図１８は、ドライバ−シンボル７１と伝送線路モデル７２と伝送線路モデル７６と対策部品シンボル７５と伝送線路モデル７７と伝送線路モデル７９と伝送線路モデル７４とレシーバ−シンボル７３とが直列に接続したデータを表している。

まず、出力端子として検出された接続端子５２のドライバのモデルは、第１の回路部品の端子情報４６ａにおける電気特性情報のピン等価モデルとして設定されているＳＰＩＣＥ１を含むドライバ−シンボル７１として設定する（Ｓ２０）。

次に、端子情報４６ａの親の情報である第１の回路部品の回路部品情報４５ａに設定されている電子回路部品名「ＣＰＵ１」をキーにして、配線引出し長さテーブル２１から電子回路部品名「ＣＰＵ１」に該当する引出し長さを検索する（Ｓ２１）。次に、検索された引出し長さ０．５ｍｍを配線長とし、該配線長と、基板物理情報４３から計算された線路定数とを含む、接続端子５２の配線引出し長さに対応した伝送線路モデル７２を設定する（Ｓ２２）。

次に、入力端子として検出された接続端子５４のレシーバのモデルは、第２の回路部品の端子情報４６ｂにおける電気特性情報のピン等価モデルとして設定されているＳＰＩＣＥ２を含むレシーバ−シンボル７３として設定する（Ｓ２３）。

次に、端子情報４６ｂの親の情報である第２の回路部品の回路部品情報４５ｂに設定されている電子回路部品名「ＭＥＭ１」をキーにして、配線引出し長さテーブル２１から電子回路部品名「ＭＥＭ１」に該当する引出し長さを検索する（Ｓ２４）。次に、検索された引出し長さ０．８ｍｍを配線長とし、該配線長と、基板物理情報４３から計算された線路定数とを含む、接続端子５４の配線引出し長さに対応した伝送線路モデル７４を設定する（Ｓ２５）。

次に、対策部品の等価モデルを作成する準備として、対策部品テーブル２２から、対策部品番号にカウンタのＮすなわち１の値を持つ対策項目を検索し、挿入位置「Ｄｒｉｖｅｒ」と、入力側引出し長さ「０．１ｍｍ」と、出力側引出し長さ「０．１ｍｍ」と、部品定数「１０Ω」と、回路部品形状として抵抗のシンボル形状とを抽出する（Ｓ２６）。

対策部品番号がＮすなわち１番の項目の対策部品は、挿入位置が「Ｄｒｉｖｅｒ」であり、これはドライバの近傍に配置することを意味するため、伝送線路モデル７２に隣接した場所から、配線長として対策部品の入力側引出し長さ０．１ｍｍと、基板物理情報４３から計算された線路定数とを含む伝送線路モデル７６を設定する。次に、対策部品の回路部品形状として検索された抵抗のシンボル形状を対策部品シンボル７５として設定する。次に、配線長として対策部品の出力側引出し長さ０．１ｍｍと、基板物理情報４３から計算された線路定数とを備える伝送線路モデル７７を設定する。そして、対策部品シンボル７５には、部品定数である１０Ωを付加し、シミュレーション用部品定数７８を設定する（Ｓ２７）。

次に、接続配線５５の結線ネット情報４７ａの結線ネット番号をキーにして、配線長情報４２ａのネット配線長集合を検索し、結線ネット番号Ｎｅｔ１を有するネット配線長情報４８ａを取得し、配線長の２０ｍｍを取得する。この値は、接続配線５５の全体の配線長であるため、伝送線路モデル全体の長さが配線長２０ｍｍになるような配線長を持つ伝送線路モデル７９を伝送モデル７７と伝送モデル７４との間に設定する。

具体的には、配線長２０ｍｍから、伝送線路モデル７２・７４・７６・７７の配線長の総和１．５ｍｍ（０．５ｍｍ＋０．１ｍｍ＋０．１ｍｍ＋０．８ｍｍ）を引いた１８．５ｍｍを配線長とし、該配線長と、基板物理情報４３から計算された線路定数とを備える伝送線路モデル７９を設定する。

上記処理により、Ｎ＋１番目の検証用回路データ７０の作成を完了する（ステップＳ２９）。

なお、本実施例では、対策部品の物理的な長さを考慮していないが、対策部品テーブルの中に該当する項目を追加し、伝送線路モデル７９の配線長の計算に考慮するようにしてもよい。

また、挿入位置が「Ｒｅｃｅｉｖｅｒ」の場合、伝送線路モデル７９を、ドライバ側、すなわち伝送線路モデル７２と伝送線路モデル７６との間に挿入して伝送線路モデル７９を作成すればよい。

次に、対策回路決定工程（Ｓ６）における処理動作の詳細について図１９に基づいて説明する。対策回路決定工程（Ｓ６）において、対策回路決定部３５は、検証用回路データ集合２３から検証用回路データを順次抽出し、１つ目の検証用回路データ６０に対しシミュレータ３６にて伝送線路シミュレーションを実施し、図１９（ａ）に示される１つ目の検証用回路データ６０に対応する解析結果波形Ｌ１を取得する。

この解析結果波形Ｌ１のオーバーシュート電圧値Ｖ１は、４．０Ｖであり、接続配線５５の入力端子すなわち接続端子５４の端子情報４６ｂに設定されている入力信号許容値３．６Ｖを満たしていない。このため、１つ目の検証用回路データ６０は、対策回路として採用することができない。

このため、２つ目の検証用回路データ７０を抽出し、前述と同様の伝送線路シミュレーションを実施し、図１９（ｂ）に示される２つ目の検証用回路データ７０に対応する解析結果波形Ｌ２を取得する。

この解析結果波形Ｌ２のオーバーシュート電圧値Ｖ１は、３．５Ｖであり、前記入力信号許容値３．６Ｖを満たしているから、検証用回路データ７０を対策回路として決定する。

このように、検証用回路データ集合２３から対策回路となる検証用回路データを１つ決定して記憶し、回路修正工程（Ｓ７）へ進む。

次に、回路修正工程（Ｓ７）における処理動作の詳細について図２０〜図２５に基づいて説明する。回路修正工程（Ｓ７）において、回路修正部３７は、決定された検証用回路データ７０の情報と回路図データ２０とに基づいて対策完了回路図データ２４を作成する。

図２０は、対策完了回路図データ２４を作成する処理動作を示している。まず、対策回路決定工程（Ｓ６）にて決定された検証用回路データ７０は、回路図データへの変換のため、隣り合う伝送線路モデル同士が合成される（Ｓ３０）。これにより、検証用回路データ７０は、図２１に示されるように、ドライバ−シンボル７１、伝送線路モデル８１、対策部品シンボル７５、伝送線路モデル８２、およびレシーバ−シンボル７３が直列に接続されたシミュレーションモデル８０に置き換えられる。

このとき、伝送線路モデル８１は、伝送線路モデル７２の配線長０．５ｍｍと伝送線路モデル７６の配線長０．１ｍｍとを足した０．６ｍｍを配線長とし、該配線長と、基板物理情報４３から計算された線路定数とを含むことになる。また、伝送線路モデル８２は、伝送線路モデル７７の配線長０．１ｍｍと、伝送線路モデル７９の配線長１８．５ｍｍと、伝送線路モデル７４の配線長０．８ｍｍとを足した配線長１９．４ｍｍを配線長とし、該配線長と、基板物理情報４３から計算された線路定数とを含むことになる。

図２１に示されるシミュレーションモデル８０を回路図で表すには、図７に示される回路図に対して、接続配線５５の始点と終点との間に対策部品である回路部品Ｒ１を挿入し、接続配線５５を分割すればよい。このとき、回路部品Ｒ１の挿入位置の絶対座標と、回路部品Ｒ１のドライバ側接続端子およびレシーバ側接続端子の絶対座標とをそれぞれ決定する必要がある（Ｓ３１）。

例えば、回路部品Ｒ１を接続配線５５の中央点に配置する場合、接続配線５５の始点の端子座標Ｐ１を（ｘ１,ｙ１）、終点の端子座標Ｐ２を（ｘ２,ｙ２）、回路部品Ｒ１のドライバ側端子座標Ｐ３を（ｘ３，ｙ３）、回路部品Ｒ１のレシーバ側端子座標Ｐ４を（ｘ４，ｙ４）とし、対策部品テーブル２２のドライバ側端子の相対座標（−ｍ,０）とレシーバ側端子の相対座標（＋ｍ,０）とを用いると、ドライバ側端子座標Ｐ３（ｘ３，ｙ３）とレシーバ側端子座標Ｐ４（ｘ４，ｙ４）とは、以下の式により計算することができる。
ｘ３＝（ｘ１＋ｘ２）／２−ｍ、
ｙ３＝（ｙ１＋ｙ２）／２、
ｘ４＝（ｘ１＋ｘ２）／２＋ｍ、
ｙ４＝（ｙ１＋ｙ２）／２
次に、対策部品が追加された回路図データを作成する（Ｓ３２）。図２２は、対策部品が追加された回路図データにおける回路情報４０ｂのデータ構造を示している。回路情報４０ｂの回路部品集合は、図１１に示される回路情報４０ａと同様に、第１の回路部品の回路部品情報４５ａおよび第２の回路部品の回路部品情報４５ｂを含みとともに、対策部品７５に対応する第３の回路部品の回路部品情報４５ｃをさらに含んでいる。

第３の回路部品の回路部品情報４５ｃに関して、回路部品番号には回路図全体で重複しない番号としてＣｉｒ３を設定し、電子回路部品名には対策部品７５に対応する回路部品Ｒ１を設定し、回路部品形状には回路部品Ｒ１の回路図上の形状を設定し、端子情報集合には第３電子回路部品のドライバ側端子情報４６ｃと第３電子回路部品のレシーバ側端子情報４６ｄと作成する。

ドライバ側端子情報４６ｃに関して、端子番号には回路部品Ｒ１の端子番号「１」を設定し、端子座標値には前記の計算式で求めたドライバ側端子座標を表すＰ３を設定する。なお、電気特性情報は不要のため未入力とする。一方、レシーバ側端子情報４６ｄに関して、端子番号には回路部品Ｒ１の端子番号「２」を設定し、端子座標値には前記の計算式で求めたレシーバ側端子座標を表すＰ４を設定する。なお、電気特性情報は不要のため未入力とする。

次に、結線情報の再構成を行う（Ｓ３３）。図２３は、再構成された結線情報４１ｂのデータ構造を示している。結線情報４１ｂの結線ネット集合は、図９に示される結線ネット情報４７ａを、対策部品７５のドライバ側の結線ネット情報４７ｂと、対策部品７５のレシーバ側の結線ネット情報４７ｃとの２つの結線ネット情報に置き換えたものとなっている。従って、結線情報４１ｂは、結線ネット集合が結線ネット情報４７ｂと結線ネット情報４７ｃとを含むデータ構造になる。

結線ネット情報４７ｂに関して、結線ネット番号には、回路図全体で重複しない番号としてＮｅｔ２を設定し、始点回路部品番号には、結線ネット情報４７ａに設定されていた始点回路部品番号のＣｉｒ１を設定し、始点端子番号には結線ネット情報４７ａに設定されていた始点端子番号の「２」を設定し、終点回路部品番号には、対策部品７５の回路部品番号Ｃｉｒ３を設定し、終点端子番号には、対策部品７５のドライバ側端子情報の端子番号「１」を設定し、結線ネット形状には回路図上で表現されるネット形状のＰ１からＰ３を結ぶ直線形状を登録する。

一方、結線ネット情報４７ｃに関して、結線ネット番号には、回路図全体で重複しない番号としてＮｅｔ３を設定し、始点回路部品番号には、対策部品７５の回路部品番号Ｃｉｒ３を設定し、始点端子番号には、対策部品７５のレシーバ側端子情報の端子番号「２」を設定し、終点回路部品番号には、結線ネット情報４７ａに設定されていた終点回路部品番号のＣｉｒ２を設定し、終点回路部品番号には、結線ネット情報４７ａに設定されていた終点端子番号の「３」を設定し、結線ネット形状には、回路図上で表現されるネット形状のＰ４からＰ２を結ぶ直線形状を登録する。

次に、配線長情報の再構成を行う（Ｓ３４）。図２４は、再構成された配線長情報４２ｂのデータ構造を示している。配線長情報４２ｂのネット配線長集合は、図１０に示されるネット配線長情報４８ａを、対策部品７５のドライバ側のネット配線長情報４８ｂと、対策部品７５のレシーバ側のネット配線長情報４８ｃとの２つのネット配線長情報に置き換えたものとなっている。従って、配線長情報４２ｂは、ネット配線長集合がネット配線長情報４８ｂとネット配線長情報４８ｃとを含むデータ構造になる。

ネット配線長情報４８ｂには、結線ネット番号として、対策部品７５のドライバ側の結線ネット情報４７ｂにおける結線ネット番号Ｎｅｔ２が設定され、配線長として、伝送線路モデル８１の配線長０．６ｍｍが設定される。一方、ネット配線長情報４８ｃには、結線ネット番号として、対策部品７５のレシーバ側の結線ネット情報４７ｃにおける結線ネット番号Ｎｅｔ３が設定され、配線長として、伝送線路モデル８２の配線長１９．４ｍｍが設定される。

上記回路情報４０ｂ、結線情報４１ｂ、および配線長情報４２ｂの表す回路図データは、回路図上では図２５に示される回路図として表され、図７に示される回路図５０の接続配線５５に対策部品９１が挿入された回路図９０の回路図データになる。この回路図データが対策完了回路図データ２４として記憶部１２に記憶される。

そして、上述のように、配置配線図作成工程（Ｓ８）において、対策完了回路図データ２４から配線条件を定義した配置配線図データ２５を作成して、記憶部１２に記憶させた後、電子回路基板設計装置１０の動作を終了する。

なお、上記実施形態の電子回路基板設計装置１０の制御部１１における各機能ブロックや各処理ステップは、ＣＰＵなどの演算手段が、ＲＯＭ（read only memory）やＲＡＭ（random access memory）などの記憶手段に記憶されたプログラムを実行し、周辺のデバイスを制御することにより実現することができる。したがって、これらの手段を有するコンピュータが、上記プログラムを記録した記録媒体を読み取り、当該プログラムを実行するだけで、本実施形態の電子回路基板設計装置１０の制御部１１における各種機能および各種処理を実現することができる。また、上記プログラムをリムーバブルな記録媒体に記録することにより、任意のコンピュータ上で上記の各種機能および各種処理を実現することができる。

この記録媒体としては、マイクロコンピュータで処理を行うために図示しないメモリ、例えばＲＯＭのようなものがプログラムメディアであっても良いし、また、図示していないが外部記憶装置としてプログラム読取り装置が設けられ、そこに記録媒体を挿入することにより読取り可能なプログラムメディアであっても良い。

また、何れの場合でも、格納されているプログラムは、マイクロプロセッサがアクセスして実行される構成であることが好ましい。さらに、プログラムを読み出し、読み出されたプログラムは、マイクロコンピュータのプログラム記憶エリアにダウンロードされて、そのプログラムが実行される方式であることが好ましい。なお、このダウンロード用のプログラムは予め本体装置に格納されているものとする。

また、上記プログラムメディアとしては、本体と分離可能に構成される記録媒体であり、磁気テープやカセットテープ等のテープ系、フレキシブルディスクやハードディスク等の磁気ディスクやＣＤ／ＭＯ／ＭＤ／ＤＶＤ等のディスクのディスク系、ＩＣカード（メモリカードを含む）等のカード系、あるいはマスクＲＯＭ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュＲＯＭ等による半導体メモリを含めた固定的にプログラムを担持する記録媒体等がある。

また、インターネットを含む通信ネットワークを接続可能なシステム構成であれば、通信ネットワークからプログラムをダウンロードするように流動的にプログラムを担持する記録媒体であることが好ましい。

さらに、このように通信ネットワークからプログラムをダウンロードする場合には、そのダウンロード用のプログラムは予め本体装置に格納しておくか、あるいは別な記録媒体からインストールされるものであることが好ましい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、さらに、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以上のように、本発明の対策済回路図作成装置を回路基板設計装置に組み込むことにより、回路基板設計装置は、従来よりもノイズ対策回路決定時間を短縮することができ、現実の基板で配線可能な配線条件を決定することができ、さらに次回の設計で流用性の高い回路図を蓄積することができる。

本発明の一実施形態である電子回路基板設計装置の概略構成を示すブロック図である 上記電子回路基板設計装置における処理工程を示すフローチャートである。 上記電子回路基板設計装置に記憶される回路情報のデータ構造を示すブロック図である。 上記電子回路基板設計装置に記憶される結線情報のデータ構造を示すブロック図である。 上記電子回路基板設計装置に記憶される配線長情報のデータ構造を示すブロック図である。 上記電子回路基板設計装置に記憶される基板物理情報のデータ構造を示すブロック図である。 上記電子回路基板設計装置にて電子回路基板を設計するための電気回路例を示す回路図である。 上記電気回路例の場合での上記回路情報のデータ構造およびデータを示すブロック図である。 上記電気回路例の場合での上記結線情報のデータ構造およびデータを示すブロック図である。 上記電気回路例の場合での上記配線長情報のデータ構造およびデータを示すブロック図である。 上記電気回路例の場合において、各接続端子に電気特性情報が追加された上記回路情報のデータ構造およびデータを示すブロック図である。 上記電気回路例に利用される基板に関して、上記基板物理情報のデータ構造およびデータを示すブロック図である。 上記電子回路基板設計装置の配線引出し長さテーブルに含まれる各回路部品の引出し長さを表形式で示す図である。 上記電子回路基板設計装置の対象部品テーブルに含まれる各対策部品の挿入条件を表形式で示す図である。 上記電子回路基板設計装置における処理工程に含まれる検証回路作成工程の詳細な処理動作を示すフローチャートである。 上記検証回路作成工程において第Ｎ＋１番目の検証用回路データを作成する処理のさらに詳細な処理動作を示すフローチャートである。 上記検証回路作成工程にて作成される最初の検証用回路データを示す回路図である。 上記検証回路作成工程にて作成される第Ｎ＋１番目の検証用回路データを示す回路図である。 上記検証用回路データに対する解析結果から取得される信号波形の時間変化を示すグラフであり、同図（ａ）は最初の検証用回路データに対するものであり、同図（ｂ）は第Ｎ＋１番目の検証用回路データに対するものである。 上記電子回路基板設計装置における処理工程に含まれる回路修正工程の詳細な処理動作を示すフローチャートである。 上記検証用回路データに対して、隣り合う伝送線路モデルを合成した回路データを示す回路図である。 対策部品が追加された上記回路情報のデータ構造およびデータを示すブロック図である。 対策部品が追加された上記結線情報のデータ構造およびデータを示すブロック図である。 対策部品が追加された上記配線長情報のデータ構造およびデータを示すブロック図である。 上記電気回路例に対策部品が追加された回路図である。 従来の電子回路基板設計方法の処理動作を示すフローチャートである。

符号の説明

１０ 回路基板設計装置（電子回路基板設計装置）
１２ 記憶部（記憶手段）
２０ 回路図データ（回路図情報）
２１ 配線引出し長さテーブル（必須配線長テーブル）
２２ 対策部品テーブル（必須配線長テーブル）
２３ 検証用回路データ集合（検証用回路図情報）
２４ 対策完了回路図データ（対策済回路基板の回路図情報）
２５ 配置配線図データ（配置配線図情報）
３０ 回路情報取得部（回路図取得手段）
３１ 配線長情報取得部（回路図取得手段）
３２ 電気特性情報取得部（回路図取得手段）
３３ 基板物理情報取得部（回路図取得手段）
３４ 検証回路作成部（検証用回路図作成手段）
３５ 対策回路決定手段（回路図決定手段）
３６ シミュレータ（回路図決定手段）
３７ 回路修正部（回路図修正手段）
３８ 配置配線図作成部（配置配線図作成手段）

Claims (8)

1. プリント配線板に電子回路部品が設けられた電子回路基板に対して、所定の対策に必要な電子回路部品である対策部品を追加した対策済回路基板の回路図情報を作成する対策済回路図作成装置であって、
   情報を記憶する記憶手段と、
   前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得手段と、
   前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成手段と、
   前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定手段と、
   前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定手段が決定した検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正手段とを備えることを特徴とする対策済回路図作成装置。
2. 前記記憶手段は、或る電子回路部品が、該電子回路部品に設けられた接続端子から配線を介して外部の端子に接続するために最低限必要とされる配線長である必須配線長を電子回路部品ごとに含む必須配線長テーブルを予め記憶しており、
   前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成することを特徴とする請求項１に記載の対策済回路図作成装置。
3. 前記必須配線長テーブルは、各対策部品の必須配線長を含んでおり、
   前記検証用回路図作成手段は、追加される対策部品の必須配線長と、該対策部品が接続する電子回路部品の必須配線長とを、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、前記電子回路部品の必須配線長と前記対策部品の必須配線長との和以上となるように検証用回路図情報を作成することを特徴とする請求項２に記載の対策済回路図作成装置。
4. 前記必須配線長テーブルは、前記必須配線長を前記電子回路部品の接続端子ごとに含んでおり、
   前記検証用回路図作成手段は、追加される対策部品が接続する電子回路部品の接続端子の必須配線長を、前記必須配線長テーブルを検索して取得し、前記電子回路部品の接続端子から前記対策部品までの配線長が、取得した必須配線長以上となるように検証用回路図情報を作成することを特徴とする請求項２に記載の対策済回路図作成装置。
5. プリント配線板に電子回路部品が設けられた電子回路基板を設計する電子回路基板設計装置であって、
   請求項１ないし４の何れか１項に記載の対策済回路図作成装置と、
   該対策済回路基板設計装置から出力された対策済回路基板の回路図情報に基づいて、プリント配線板における電子回路部品の配置位置および配線位置を示す配置配線図情報を作成して出力する配置配線図作成手段とを備えることを特徴とする電子回路基板設計装置。
6. プリント配線板に電子回路部品が設けられた電子回路基板に対して、所定の対策に必要な電子回路部品である対策部品を追加した対策済回路基板の回路図情報を作成する対策済回路図作成装置の対策済回路図作成方法であって、
   前記対策済回路図作成装置は、情報を記憶する記憶手段を備えており、
   前記電子回路基板の回路図情報を取得して、前記記憶手段に記憶する回路図取得ステップと、
   前記記憶手段から回路図情報の解析対象部分を読み出し、読み出した解析対象部分の回路図情報に対し各対策部品を追加した複数の検証用回路図情報を作成し、前記記憶手段に記憶する検証用回路図作成ステップと、
   前記記憶手段から検証用回路図情報を読み出し、読み出した検証用回路図情報に対し解析を行い、これを検証用回路図情報ごとに繰り返すことにより、所定の条件を満たす検証用回路図情報を決定する回路図決定ステップと、
   前記記憶手段から回路図情報を読み出し、読み出した回路図情報の解析対象部分を、前記回路図決定ステップにより決定された検証用回路図情報に修正し、修正された回路図情報を対策済回路基板の回路図情報として出力する回路図修正ステップとを含むことを特徴とする対策済回路図作成方法。
7. 請求項１ないし４の何れか１項に記載の対策済回路図作成装置を動作させるための対策済回路図作成プログラムであって、コンピュータを前記回路図取得手段、検証用回路図作成手段、回路図決定手段、および回路図修正手段として機能させるための対策済回路図作成プログラム。
8. 請求項７に記載の対策済回路図作成プログラムが記録されたコンピュータ読取り可能な記録媒体。

Images