JP6046478B2 - 回路検証方法、装置、プログラム及び記録媒体 - Google Patents
回路検証方法、装置、プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP6046478B2 JP6046478B2 JP2012275281A JP2012275281A JP6046478B2 JP 6046478 B2 JP6046478 B2 JP 6046478B2 JP 2012275281 A JP2012275281 A JP 2012275281A JP 2012275281 A JP2012275281 A JP 2012275281A JP 6046478 B2 JP6046478 B2 JP 6046478B2
- Authority
- JP
- Japan
- Prior art keywords
- determination
- data
- simulation
- circuit
- circuit verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図6において、先ず、回路検証装置に、シミュレーションを行う回路図及びテストベンチを入力する(ステップS601)。次に、パラメータ(例えば、ゲート幅W、ゲート長L、PVT(プロセス、直流電圧、温度)、周波数等)を設定して(ステップS602)、シミュレーションを実行する(ステップS603)。
上記処理を、パラメータ値を変更しながら繰り返し実行することにより、回路が「良」か「否」かの検証や、適正なパラメータ値等の検証が行われる。
これを解決するために各シミュレーション値を表示部に表示して利用者に視認させるようにした場合でも、回路検証装置が波形として連続的に認識できないため、自動処理できないという問題がある。
また、多数のシミュレーション点の値毎に判定を行うため処理に時間がかかるという問題がある。
また、本発明の回路検証装置によれば、処理が簡単で、高度な専門性がなくても所望範囲の複数のシミュレーション値をまとめて判定することが可能である。
また、コンピュータが本発明の回路検証用プログラムを実行することにより、処理が簡単で、高度な専門性がなくても所望範囲の複数のシミュレーション値をまとめて判定することが可能である。
また、本発明の記録媒体に記録した回路検証用プログラムをコンピュータに実行させることにより、処理が簡単で、高度な専門性がなくても所望範囲の複数のシミュレーション値をまとめて判定することが可能な回路検証装置を構築することが可能になる。
図1は、本発明の実施の形態に係る回路検証装置のブロック図である。
図1において、本発明の実施の形態に係る回路検証装置100は、入力部101、検証部102、表示部103、記憶部104を備えている。
シミュレーションの回路特性がゲインの周波数特性の場合、周波数をスキャンしながらゲインを測定し、所定の複数の周波数点におけるゲインがシミュレーション値となる。
本実施の形態では、所定の回路特性に関して1走査(例えば周波数の場合には最低周波数から最高周波数までの走査)分のシミュレーションによって得られる複数のシミュレーション値をシミュレーションデータと称し、又、前記複数のシミュレーション値の集まりを波形として捉えて波形データと称している。
記憶部104には、仕様データをテンプレート化したテンプレート109、既存のシミュレーションデータ110、検証用プログラム等のプログラム111、仕様データ作成時や回路検証時に生じたデータをはじめとする各種のデータ112が記憶される。
シミュレータ120は、図6に示した処理から、処理ステップS604の良否判定処理を除いた処理(ステップS601〜S603)を行うことにより、シミュレーションデータを得て出力する機能を有している。シミュレータ120は、判定部108の判定結果に基づいてパラメータの変更等を行いながらシミュレーションを行うことによりシミュレーションデータを得て、当該シミュレーションデータを、入力部101を介して検証部102に入力する。
記憶部104に記憶したシミュレーションデータ110には、シミュレータ120によって得られたシミュレーションデータや他のシミュレータによって得られたシミュレーションデータが含まれる。
尚、入力部101は入力手段を構成し、検証部102は検証手段を構成し、表示部103は表示手段を構成し、記憶部104は記憶手段を構成している。また、仕様データ作成部107は設定手段を構成し、判定部107は判定手段を構成している。
仕様データ作成部107は回路検証を行う際に、テンプレート109を用いて新たな仕様データを作成し、当該仕様データが判定部108によって使用される。
以上のようにして仕様データ作成部107は回路検証を行う際に仕様データの設定を行う。
また、操作部105を操作することにより、検証対象とするシミュレーションデータ110を選択する。
即ち、判定部108は、領域データによって設定された領域に対応するシミュレーション値を判定データに基づいて良否判定し、各シミュレーション値の良否判定結果を表示部103に表示する。本実施の形態では、後述するように、判定結果が「否」のシミュレーション値を他(判定結果が「良」のシミュレーション値や判定対象外のシミュレーション値)から区別できるように表示している。
図2において、入力部101は、操作部105、参照波形データファイル201、仕様定義ファイル202を有している。参照波形データファイル201と仕様定義ファイル202はファイル106の構成要素である。参照波形データファイル201は、仕様データを作成するために参照する波形データファイル(シミュレーションして得られている既存の波形データのファイル)である。仕様定義ファイル202は、他のシミュレータ等によって作成された仕様データを格納したファイルである。
使用者は表示部103に表示された参照波形データ203を参照しながら操作部105を操作して、判定対象とする判定領域の設定及び前記設定した判定領域内のシミュレーションデータを「良」とするか「否」とするかの良否設定を行うことにより仕様データを作成する。尚、判定領域に「良」又は「否」の一方を設定することにより、他の判定領域は「否」又は「良」と定義するようにすることができる。
テンプレート作成処理部S206は実仕様データから具体的な寸法値を削除してテンプレートを作成する(テンプレート作成ステップ)。
実仕様データとテンプレートは、前者が座標値等の具体的な数値を持っているが、後者は具体的な数値は持たず使用者がその都度設定するようになっている点で相違している。
尚、合成処理部S204を設けずに、参照波形データ203を含まない仕様データをテンプレートや実仕様データとして保存するように構成してもよい。
参照波形データ203を基準として参照図形データ203の周りに所定の許容範囲をとるように線分L1〜L6が配置されている。線分L1〜L6は各々2点を結ぶベクトルとして定義されている。
各点A〜Gの座標値a〜hは、使用者が操作部105によって設定するパラメータである。
尚、線分L3、L4は良否判定が不要な領域であるため、良否の指定記号(矢印)は設定されていない。
判定値が「良」の領域は、線分L1、L2によって囲まれた領域(ハッチングで示す判定領域)301と、線分L5、L6で囲まれた領域(ハッチングで示す判定領域)302である。このように、本実施の形態では、複数の判定領域が設定可能である。判定対象となるシミュレーション値のうち「良」の判定領域に入らないものは、その判定値を「否」とされる。
図5は、本発明の実施の形態に係る回路検証装置100の判定部108の構成を示す図であり、判定部108の構成を機能ブロックによって表している。
また、判定部108は、第2の判定処理部S505、フィードバック処理部S506を備えている。
差分処理部S501は、操作部105によって指定された記憶部104内のシミュレーションデータ110から、仕様データ作成部107から入力された仕様データ501中の判定領域204に対応する領域のシミュレーション値502を取り出して出力する。
この段階では、抽出されたシミュレーション値502には、判定領域204に対応するシミュレーション値502中の、「良」及び「否」のいずれのシミュレーション値も含まれている。
データ反映処理部S503は、判定処理部S502が抽出した「否」のシミュレーション値が、シミュレーション値全体中において他から区別できるようにシミュレーションデータ110に反映させる。
これにより、判定領域204に対応する「良」、「否」のシミュレーション値を区別して表示させることができる。
また、「良」、「否」のシミュレーション値をまとめて波形データとして表示させることができる。
判定処理部S502の判定結果(例えばシミュレーション値に対する「否」の判定結果)は、フィードバック処理部S506に入力される。
フィードバック処理部S506は前記判定結果をシミュレータ120にフィードバックする。
判定処理部S505は、良否のいずれも含まれるシミュレーション値を表示処理部S504に入力する。表示処理部S504は、シミュレーションデータ(良否のいずれのシミュレーション値も含まれる。)を表示部103に表示させる。これにより、表示部103には従来方法によってシミュレーションしたシミュレーション値も表示させることができる。
このようにして、各処理部S501〜S503が処理した結果を表示部103に表示するだけでなく、判定処理部S502、S505判定結果を反映するようにシミュレータ120にシミュレーションさせることが可能になる。
また、前記判定領域は2点間を結ぶ線分を複数用いて形成されると共に、前記判定基準は前記線分を境界として一方の側を「良」とし他方の側を「否」とするように設定されるように構成することができる。
また、判定領域に対応する範囲のシミュレーション値のみを判定するため、処理が容易である。
また、複数のシミュレーション値を波形のように連続するデータとしてまとめて取り扱うことができ、又、シミュレーションデータが収束するか否か等の判定を容易に行うことができる。
また、n(=正の整数)次元の領域指定と判定を行い又、複数の仕様データの利用や複数の判定領域の指定を行うことにより、シミュレーションデータの多角的な評価や判定が容易化でき、トレードオフ設計が容易になる。
また、判定領域を図形のように定義し判定することにより、n次元超平面の判定が可能になる。これにより、従来できなかった判定、例えば、減衰波形のエンベロープを判定対象にする等、波形形状の判定が可能になる。
また、点であるシミュレーション値の間を補完して判定することにより、各点が連続した波形として良否判定することが可能になる。
また、複数の判定領域や任意の判定領域の判定を可能とすることで、場合分けや条件分岐等を記述せずにプログラミングすることが可能になり、プログラミングに要求される専門性が緩和される。
また、判定領域を図形のように定義してテンプレートにすることにより、既存の回路やシステムの規格等の仕様をテンプレートにして、仕様の設定に利用可能になる。
また、判定領域をテンプレートにすることにより、判定処理を蓄積して再利用を促進することが可能になる。
また、シミュレーションデータの自動判定を適切、正確、高品質に行うことが可能になる。
また、回路設計自動化の障害を低減し、均一で高品質、高信頼な回路設計が可能になる等の効果を奏する。
また、前記判定領域は2点間を結ぶ線分を複数用いて形成されると共に、前記判定基準は前記線分を境界として一方の側を良とし他方の側を否とするように設定されるよう構成することができる。
また、複数のシミュレーション値を波形のように連続して判定することが可能である等の前記回路検証方法と同様の効果を奏する。
本発明の実施の形態に係る記録媒体に記録した回路検証用プログラムをコンピュータに実行させることにより、処理が簡単で、高度な専門性がなくても複数のシミュレーション値をまとめて判定することが可能な回路検証方法を実行させることが可能になる。また、専門性がなくても複数のシミュレーション値を波形のように連続して判定すること等が可能な回路検証方法を実行させることが可能になる。
また、本実施の形態に係る回路検証方法を実行し、その結果に応じて判定条件等を変更しながら再び、本実施の形態に係る回路検証方法を実行するように構成することができる。また、本発明の実施の形態に係る回路検証方法と従来の回路検証方法を組み合わせて実行し、これらの判定結果に応じて更に回路検証を行うようにすることができる。
101・・・入力部
102・・・検証部
103・・・表示部
104・・・記憶部
105・・・操作部
106・・・ファイル
107・・・仕様データ作成部
108・・・判定部
109・・・テンプレート
110・・・シミュレーションデータ
111・・・プログラム
112・・・データ
113・・・CD−ROM
120・・・シミュレータ
201・・・参照波形データファイル
202・・・仕様定義ファイル
203・・・参照波形データ
204、301、302・・・判定領域
501・・・仕様データ
502・・・シミュレーション値
503・・・差分処理結果
504・・・
S201・・・参照波形データ読み込み処理部
S202・・・参照波形データ表示部
S203、S205・・・仕様読み込み処理部
S204・・・合成処理部
S206・・・テンプレート作成処理部
S207・・・保存処理部
S501・・・差分処理部
S502、S505・・・判定処理部
S503・・・データ反映処理部
S504・・・表示処理部
S506・・・フィードバック処理部
L1〜L6・・・線分
Claims (5)
- 電子回路をシミュレーションして得られるシミュレーション値が所定の基準を満たすか否かを検証する回路検証方法において、
前記シミュレーション値を判定する領域である判定領域を表す判定領域データ及び前記判定領域内のシミュレーション値の良否を判定する判定基準である判定基準データを設定する設定ステップと、
前記判定基準に基づいて、前記シミュレーション値のうち前記判定領域に対応するシミュレーション値の良否を判定する判定ステップとを備えて成り、
前記判定領域は2点間を結ぶ線分を複数用いて形成されると共に、前記判定基準は前記線分を境界として一方の側を良とし他方の側を否とするように設定されることを特徴とする回路検証方法。 - 回路特性に関する既存のシミュレーションデータを用いて前記判定領域データ及び判定基準データを設定することによりテンプレートを作成するテンプレート作成ステップを有し、
前記設定ステップでは前記テンプレートを用いて前記判定領域データ及び前記判定基準データを設定し、
前記判定ステップは、前記判定基準に基づいて、前記シミュレーション値のうち前記判定領域に対応するシミュレーション値の良否を判定することを特徴とする請求項1記載の回路検証方法。 - 電子回路をシミュレーションして得られるシミュレーション値が所定の基準を満たすか否かを検証する回路検証装置において、
前記シミュレーション値を判定する領域である判定領域を表す判定領域データ及び前記判定領域内のシミュレーション値の良否を判定する判定基準である判定基準データを設定する設定手段と、
前記判定基準に基づいて、前記シミュレーション値のうち前記判定領域に対応するシミュレーション値の良否を判定する判定手段とを備えて成り、
前記判定領域は2点間を結ぶ線分を複数用いて形成されると共に、前記判定基準は前記線分を境界として一方の側を良とし他方の側を否とするように設定されることを特徴とする回路検証装置。 - 回路特性に関する既存のシミュレーションデータを用いて前記判定領域データ及び判定基準データを設定することによりテンプレートを作成するテンプレート作成手段を有し、
前記設定手段は前記テンプレートを用いて前記判定領域データ及び前記判定基準データを設定し、
前記判定手段は、前記判定基準に基づいて、前記シミュレーション値のうち前記判定領域に対応するシミュレーション値の良否を判定することを特徴とする請求項3記載の回路検証装置。 - コンピュータに電子回路をシミュレーションして得られるシミュレーション値が所定の基準を満たすか否かを検証させるための回路検証用プログラムにおいて、
コンピュータに請求項1又は2記載の回路検証方法を実行させることを特徴とする回路検証用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012275281A JP6046478B2 (ja) | 2012-12-18 | 2012-12-18 | 回路検証方法、装置、プログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012275281A JP6046478B2 (ja) | 2012-12-18 | 2012-12-18 | 回路検証方法、装置、プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014120013A JP2014120013A (ja) | 2014-06-30 |
JP6046478B2 true JP6046478B2 (ja) | 2016-12-14 |
Family
ID=51174788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012275281A Expired - Fee Related JP6046478B2 (ja) | 2012-12-18 | 2012-12-18 | 回路検証方法、装置、プログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6046478B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10254916A (ja) * | 1997-03-11 | 1998-09-25 | Mitsubishi Electric Corp | 回路シミュレーション結果の期待波形比較装置 |
JP2004013595A (ja) * | 2002-06-07 | 2004-01-15 | Matsushita Electric Ind Co Ltd | シミュレーション結果検証方法およびシミュレーション結果検証装置 |
JP2006277083A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Xerox Co Ltd | シミュレーション装置、およびシミュレーション方法、並びにコンピュータ・プログラム |
WO2010026629A1 (ja) * | 2008-09-03 | 2010-03-11 | 富士通株式会社 | 波形検証方法及びコンピュータ読み取り可能な記憶媒体 |
-
2012
- 2012-12-18 JP JP2012275281A patent/JP6046478B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014120013A (ja) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6599057B1 (ja) | 設計支援装置、設計支援方法および機械学習装置 | |
US8230382B2 (en) | Model based simulation of electronic discharge and optimization methodology for design checking | |
US20080004855A1 (en) | Design support apparatus, design support method, and design support program | |
US10943037B2 (en) | Generating a CAD model from a finite element mesh | |
JP2007299238A (ja) | Cadシステム、および設計/解析方法 | |
US9348948B2 (en) | Method of part verification | |
JP2020061126A (ja) | 3dモデルのための間隙検出 | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
JP6046478B2 (ja) | 回路検証方法、装置、プログラム及び記録媒体 | |
JP6177649B2 (ja) | データ処理装置、測長システム、欠陥検査システム、画像トラッキングシステム、及びデータ処理方法 | |
JP6362637B2 (ja) | 寸法公差解析システム、寸法公差解析方法、3次元モデル生成プログラム及び記録媒体 | |
JP2023107210A (ja) | 試験データの前処理を行う際の臨界点 | |
JP2005293556A (ja) | 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 | |
US20240220775A1 (en) | Information processing system and information processing method | |
US20060095246A1 (en) | Method and apparatus for analyzing electromagnetic wave, and computer product | |
JP7439289B2 (ja) | 最適化パラメータセットを用いた技術システムの製造または制御 | |
US9141734B2 (en) | System and method of refining a topological indexed mesh | |
JP2010134775A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置 | |
US7757192B2 (en) | Integrated circuit designing device, integrated circuit designing method, and integrated circuit designing program | |
US10083531B2 (en) | Physical quantity distribution calculation program, physical quantity distribution calculation method, and information processing apparatus | |
JP5239745B2 (ja) | 電流判定プログラム、電流判定装置および電流判定方法 | |
US11704470B2 (en) | Pre-characterization mixed-signal design, placement, and routing using machine learning | |
JP4202222B2 (ja) | 伝送線路解析方法及び装置 | |
JP2006039614A (ja) | タイミング制約情報の作成方法及び作成システム | |
EP4345678A1 (en) | Machine learning tool for layout design of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6046478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |