JP2006039614A - タイミング制約情報の作成方法及び作成システム - Google Patents

タイミング制約情報の作成方法及び作成システム Download PDF

Info

Publication number
JP2006039614A
JP2006039614A JP2004214074A JP2004214074A JP2006039614A JP 2006039614 A JP2006039614 A JP 2006039614A JP 2004214074 A JP2004214074 A JP 2004214074A JP 2004214074 A JP2004214074 A JP 2004214074A JP 2006039614 A JP2006039614 A JP 2006039614A
Authority
JP
Japan
Prior art keywords
timing constraint
scope
value
simulation
accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004214074A
Other languages
English (en)
Inventor
Toru Toyoda
徹 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004214074A priority Critical patent/JP2006039614A/ja
Priority to US11/185,009 priority patent/US20060031808A1/en
Publication of JP2006039614A publication Critical patent/JP2006039614A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】セルのタイミング制約値を提供するタイミング制約ライブラリの作成時間を短縮すること。
【解決手段】タイミング制約ライブラリ10の作成方法は、(a)タイミング制約ライブラリ10が格納される記憶装置110を提供するステップと、(b)その記憶装置110に接続された演算処理装置120が、タイミング制約値Sijを含む所定の範囲SC0をスコープSCとして設定するステップと、(c)演算処理装置120が、そのスコープSC内の仮タイミング制約値を用いて、セルが正常に動作するかどうかのシミュレーションを実行するステップと、(d)演算処理装置120が、バイナリサーチ法に基づいて上記(c)ステップを繰り返すことによって、タイミング制約値Sijを求めるステップとを備える。上記(c)ステップにおいて、スコープSCの大きさが小さくなるほど、シミュレーションの精度は高く設定される。
【選択図】 図8

Description

本発明は、LSI設計の技術に関し、特に、セルのタイミング制約値を提供するタイミング制約情報の作成方法及び作成システムに関する。
LSIの設計を行う際、設計や確認の時間を短縮し人為的ミスを抑制するためには、コンピュータやCAD(Computer Aided Design)の利用は必要不可欠である。このようなLSI設計において、更に開発効率を向上させるために、特定の機能を有する機能ブロックである「セル」を用いる技術が知られている。このセルを用いたセルベース設計によれば、複数のセルが組み合わされ配置されることにより、所望のLSIが設計される。これにより、設計期間が短縮され、生産性が向上する。
このようなセルが正常に動作するための制約を示す情報は、「タイミング制約情報(タイミング制約値)」と呼ばれている。順序回路のようなセルの場合、このタイミング制約情報は、クロック信号に対するデータ信号の「セットアップ時間」や「ホールド時間」などを含んでいる。このようなタイミング制約情報は、設計・検証済みのセルの回路情報と共に配布される。セットアップ時間を所望の精度で効率良くシミュレーションで求めることを目的とした技術は特許文献1に開示されている。
セルベース設計が行われた後、その設計されたLSIの動作等を解析/検証する「タイミング解析」が行われる。複数のセルを含むLSIに対してタイミング解析を行うには、セル間の配線情報と、複数のセルの各々についての上述のタイミング制約情報が分かればよい。そのため、各セルのタイミング制約情報を提供する「タイミング制約ライブラリ」が用意され、そのタイミング制約ライブラリを参照することによって上記タイミング解析が実行される。
このタイミング制約ライブラリの情報量は膨大であり、その作成時間を短縮することが望まれている。そのために、各セルについてタイミング制約情報をより効率良く決定することが望まれている。
特開平10−21292号公報
本発明の目的は、タイミング制約情報の作成時間を短縮することができる作成方法及び作成システムを提供することにある。
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明に係るタイミング制約情報(タイミング制約ライブラリ)(10)の作成方法は、(A)タイミング制約ライブラリ(10)が格納される記憶装置(110)を提供するステップと、(B)記憶装置(110)に接続された演算処理装置(120)が、タイミング制約値(Sij)を含む所定の初期範囲(SC0)をスコープ(SC)として設定するステップと、(C)演算処理装置(120)が、そのスコープ(SC)からn個(nは3以上の整数)の仮タイミング制約値を選択するステップと、(D)演算処理装置(120)が、n個の仮タイミング制約値の各々に基づいて、セルが正常に動作するかどうかのシミュレーションを実行するステップと、(E)演算処理装置(120)が、上記(D)ステップにおけるシミュレーションの結果に基づいて、セルの正常動作と異常動作の境界に最も近い2つの仮タイミング制約値を、n個の仮タイミング制約値から抽出するステップと、(F)演算処理装置(120)が、その2つの仮タイミング制約値によって規定される範囲(SC1)を新たなスコープ(SC)として設定するステップと、(G)演算処理装置(120)が、スコープ(SC)の大きさ(MAX−min)が所定の基準値以下になるまで、上記(C)ステップから(F)ステップを繰り返すことによって、タイミング制約値(Sij)を求めるステップとを備える。
本発明によれば、上記(D)ステップにおいて、演算処理装置(120)は、スコープ(SC)の大きさ(MAX−min)に基づいて、シミュレーションの精度を設定する。このシミュレーションの精度とは、過渡解析におけるタイムステップ、数値計算上の収束判定基準、選択されるアルゴリズムなどのパラメータ群として定義される。演算処理装置(120)は、スコープ(SC)の大きさ(MAX−min)が小さくなるほどシミュレーションの精度が高くなるように、シミュレーションの精度を設定する。例えば、演算処理装置(120)は、スコープ(SC)の大きさ(MAX−min)とシミュレーションの精度との対応関係を示し記憶装置(110)に格納された精度決定テーブル(30)を参照することによって、そのシミュレーションの精度を設定する。これにより、シミュレーション初期における計算負荷が低減されるので、シミュレーション時間が削減される。すなわち、タイミング制約ライブラリ(10)を作成する時間が短縮される。また、解の所在が分かってきた段階で、シミュレーション精度は高くなるので、最終的に求まる解の精度は保たれる。すなわち、タイミング制約ライブラリ(10)の精度は保たれる。
本発明に係るタイミング制約情報の作成方法において、n個の仮タイミング制約値は、スコープ(SC)の最大値(MAX)、最小値(min)、及びスコープ(SC)をn−1個の範囲に等分割するn−2個の値(Int、Ave)から構成される。例えば、nは3であり、n個の仮タイミング制約値は、スコープ(SC)の最大値(MAX)、最小値(min)、及び最大値(MAX)と最小値(min)の平均値(Ave)から構成される。この時、タイミング制約値(Sij)は、「バイナリサーチ法」によって探索される。
タイミング制約ライブラリ(10)は、複数の条件(a〜a、b〜b)に対するタイミング制約値(Sij)を示すタイミング制約テーブル(21、22、23、24)を備える。また、上記(G)ステップにおいて求められたタイミング制約値(Sij)を第1タイミング制約値とし、この第1タイミング制約値は、複数の条件(a〜a、b〜b)のうち第1条件に対応しているとする。この時、本発明に係るタイミング制約情報の作成方法は、更に、(H)演算処理装置(120)が、上記所定の初期範囲(SC0)より小さい範囲を、新たな初期範囲(SC0)として設定するステップと、(I)複数の条件(a〜a、b〜b)のうち第1条件と異なる第2条件に対応した第2タイミング制約値を求める際、演算処理装置(120)が、上記(H)ステップで設定された新たな初期範囲(SC0)を用いて、上記(B)〜(G)ステップを実行するステップとを備える。この新たな初期範囲(SC0)は、第1タイミング制約値を含んでおり、例えば、第1タイミング制約値を中心とする範囲として設定される。これにより、シミュレーション回数が削減されるため、タイミング制約ライブラリ(10)を作成する時間が更に短縮される。特に、第2条件は、第1条件に最も近いと好適である。
本発明に係るタイミング制約情報の作成システム(100)は、タイミング制約ライブラリ(10)が格納される記憶装置(110)と、その記憶装置(110)に接続された演算処理装置(120)と、その演算処理装置(120)によって実行されるライブラリ作成ソフトウェア(150)と、所定の条件のもとでセルが正常に動作するかどうかのシミュレーションを演算処理装置(120)上で実行するシミュレータ(160)とを備える。まず、ライブラリ作成ソフトウェア(150)は、タイミング制約値(Sij)を含む所定の初期範囲(SC0)をスコープ(SC)として設定する。また、ライブラリ作成ソフトウェア(150)は、そのスコープ(SC)からn個(nは3以上の整数)の仮タイミング制約値を選択し、また、そのスコープ(SC)の大きさに基づいて、シミュレーションの精度を決定するという「第1動作」を実行する。次に、シミュレータ(160)は、決定された精度に基づき、n個の仮タイミング制約値の各々に対して、シミュレーションを実行する。そして、ライブラリ作成ソフトウェア(150)は、そのシミュレーションの結果に基づいて、セルの正常動作と異常動作の境界に最も近い2つの仮タイミング制約値を、n個の仮タイミング制約値から抽出し、その2つの仮タイミング制約値によって規定される範囲(SC1)を新たなスコープ(SC)として設定するという「第2動作」を実行する。これらライブラリ作成ソフトウェア(150)及びシミュレータ(160)は、上述の第1動作、第2動作、及びシミュレーションを繰り返し実行する。そして、スコープ(SC)の大きさが所定の基準値以下になった時、ライブラリ作成ソフトウェア(150)は、そのスコープ(SC)に基づいてタイミング制約値(Sij)を決定する。
本発明に係るタイミング制約情報の作成方法及び作成システムによれば、タイミング制約情報の作成時間が短縮される。
本発明に係るタイミング制約情報の作成方法及び作成システムによれば、作成されるタイミング制約情報の精度は保たれる。
添付図面を参照して、本発明によるタイミング制約情報(タイミング制約ライブラリ)の作成方法及び作成システムを説明する。まず、本明細書において用いられる概念及び用語の説明が行われる。
図1は、本発明において作成される対象である「タイミング制約ライブラリ」の構成を示す概念図である。このタイミング制約ライブラリ10は、複数のセルのそれぞれに対する「タイミング制約情報(タイミング制約値)」を提供する。具体的には、タイミング制約ライブラリ10は、第1セル用の制約テーブル群11、第2セル用の制約テーブル群12、第3セル用の制約テーブル群13をはじめ複数の制約テーブル群を含んでいる。各制約テーブル群は、対応するセルのタイミング制約値を提供する。このようにしてタイミング制約ライブラリ10から提供される各セルのタイミング制約値は、LSIのタイミング解析等において利用される。
図2は、図1で示された制約テーブル群の構成を示す概念図である。図2においては、例として、第1セル用の制約テーブル群11の構成が示されている。図2に示されるように、第1セル用制約テーブル群11は、セットアップ時間テーブル21、ホールド時間テーブル22、リリース時間テーブル23、最小パルス幅テーブル24などを含んでいる。
セットアップ時間テーブル21は、第1セルに規定された「セットアップ時間」を示している。図3は、このセットアップ時間を説明するための概念図である。この第1セルは、フリップフロップのような順序回路であり、データ信号DATAとクロック信号CLKを入力する。図3に示されるように、データ信号DATAは時刻tに入力され、クロック信号CLKは、時刻tから所定の遅延時間後の時刻tに入力されるとする。この時、正常なラッチ動作が行われ得る遅延時間の限界値(最小値)が、「セットアップ時間Tsetup」と定義される。
同様に、ホールド時間テーブル22は、第1セルに規定された「ホールド時間」を示している。セルを正常に動作させるためには、クロック信号CLKの入力時刻t以後、データ信号DATAをある一定時間以上保持しなければならない。「ホールド時間」は、その保持時間の最小値を示す。また、リリース時間テーブル23は、第1セルに規定された「リリース時間」を示している。この「リリース時間」は、リセット信号のクロック信号に対するセットアップ時間を示す。更に、最小パルス幅テーブル24は、第1セルに規定された「最小パルス幅」を示している。この「最小パルス幅」は、セルが正常に動作するために必要なパルス幅の最小値を示す。
このように、「タイミング制約値」としては、セットアップ時間、ホールド時間、リリース時間、最小パルス幅などが例として挙げられる。
図4は、図2に示されたセットアップ時間テーブル21の構成を詳細に示す図である。図4に示されるように、セットアップ時間は、2つの条件(テーブルインデックス)の関数として表されている。第1の条件は「入力波形鈍り」であり、入力されるデータ信号DATAの波形鈍りを示す(図3参照)。第2の条件は「クロック波形鈍り」であり、入力されるクロック信号CLKの波形鈍りを示す(図3参照)。このセットアップ時間テーブル21は、x種類(xは自然数)の入力波形鈍りa〜aとy種類(yは自然数)のクロック波形鈍りb〜bに対する、(x×y)種類のセットアップ時間Sxyを示している。例えば、入力波形鈍りがaでありクロック波形鈍りがbである場合、このセットアップ時間テーブル21から、セットアップ時間S21が得られる。図2に示された他のテーブルの構成も同様である。
以下に詳述されるように、本発明によれば、このようなタイミング制約ライブラリ10を作成する方法及びシステムが提供される。タイミング制約ライブラリ10を作成するためには、各セルについて制約テーブル群(11、12、13)を作成する必要がある(図1参照)。各制約テーブル群を作成するためには、複数のタイミング制約値のそれぞれを示すタイミング制約テーブル(21、22、23、24)を作成する必要がある(図2参照)。各タイミング制約テーブルを作成するためには、複数の条件のそれぞれに対してタイミング制約値(Sxy)を作成する必要がある(図4参照)。以下、代表として、図4に示されたセットアップ時間テーブル21を作成する場合について説明が行われる。他のテーブルを作成する場合についても同様である。
(第1の実施の形態)
図5は、セットアップ時間を求める方法、つまり、タイミング制約ライブラリ10を作成する方法を説明するための概念図である。図5において、クロック信号CLKの波形はfで表され、そのクロック信号CLKの入力時刻はtで表されている。また、図5において、3パターンのデータ信号DATAが示されており、それぞれの波形はfD1、fD2、fD3で表され、それぞれの入力時刻はt1、t2、t3で表されている。また、データ信号DATAのクロック信号CLKに対する遅延時間は、Δtで表されている。
上述の通り、セットアップ時間は、セルが正常に動作(正常動作)する遅延時間と、セルが正常に動作しない(異常動作)遅延時間との境界を示す。この境界値を求めるために、まず、セルが“必ず”正常動作する遅延時間(以下、「初期最大値MAX0」と参照される)と、セルが“必ず”異常動作する遅延時間(以下、「初期最小値min0」と参照される)が初期値として与えられる。図5においては、波形fD1で示されるデータ信号DATAに対応した遅延時間Δtが、初期最大値MAX0であり、波形fD3で示されるデータ信号DATAに対応した遅延時間Δtが、初期最小値min0であるとする。また、この初期最大値MAX0と初期最小値min0との間の範囲は、スコープSC(初期スコープSC0)と参照される。この時、初期スコープSC0の大きさは、SC0=MAX0−min0により与えられる。
この初期スコープSC0の中から、所定のアルゴリズムを用いることによって、上述の境界値(解)の探索が行われる。この解を効率的に探索するアルゴリズムとして、例えば、「バイナリサーチ法(二分探索法)」が用いられる。
図6は、本発明によるバイナリサーチ法を用いた解(セットアップ時間)の探索方法を説明するための概念図である。図中のグラフの縦軸は、遅延時間Δtを示している。まず、上述の初期最大値MAX0と初期最小値min0が適宜設定され、解の探索範囲としての初期スコープ(初期範囲)SC0が決定される。この初期スコープSC0は、求めるべきセットアップ時間(タイミング制約値)を含んでいる。
次に、初期スコープSC0から3つの「仮セットアップ時間(仮タイミング制約値)」が選択される。その3つの仮セットアップ時間は、初期最大値MAX0、初期最小値min0、及び初期最大値MAX0と初期最小値min0の平均値Aveから構成される。つまり、これら3つの仮セットアップ時間MAX0、min0、Aveによって、初期スコープSC0は二分割される。
次に、それら3つの仮セットアップ時間MAX0、min0、Aveの各々に基づいて、セルが正常に動作するかどうかのシミュレーションが実行される。具体的には、3つの仮セットアップ時間MAX0、min0、Aveのそれぞれに対応した信号対(データ信号DATA、クロック信号CLK)を示す3つのシミュレーション用データが作成される。例えば、図4に示されたセットアップ時間テーブル21のうちのセットアップ時間S21を求める場合、入力波形なまりaを有するデータ信号DATAと、クロック波形なまりbを有するクロック信号CLKとの信号対であって、仮セットアップ時間(遅延時間)MAX0に対応した信号対(図5中の波形fD1、fを参照)、仮セットアップ時間Aveに対応した信号対(図5中の波形fD2、fを参照)、及び仮セットアップ時間min0に対応した信号対(図5中の波形fD3、fを参照)の3パターンが用意される。このように作成された3つのシミュレーション用データをSPICE等の所定の回路シミュレータに入力することによって、セル(被テスト回路)が正常に動作するかどうかのシミュレーションが行われる。
図6に示された例の場合、初期最大値MAX0と平均値Aveに基づいたシミュレーションの結果、セルが正常に動作(パス:図中、「OK」で示されている)し、初期最小値min0に基づいたシミュレーションの結果、セルが正常に動作しなかった(フェイル:図中、「NG」で示されている)とする。この時、求めるべき解、すなわちセルの正常動作(OK)と異常動作(NG)の境界は、平均値Aveと初期最小値min0の間に存在することは明らかである。よって、3つの仮セットアップ時間MAX0、min0、Aveの中から、求めるべき解に最も近い2つの仮セットアップ時間Ave、min0が選択され抽出される。
次に、これら抽出された2つの仮セットアップ時間Ave、min0によって規定される範囲が、新たなスコープSC1として設定される。つまり、抽出された仮セットアップ時間Aveが、新たなスコープSC1の最大値MAXに設定され、抽出された仮セットアップ時間min0が、新たなスコープSC1の最小値minに設定される。この時、新たなスコープSC1の大きさは、SC1=MAX−minで与えられる。
次に、この新たなスコープSC1を用いて上述の処理が繰り返される。具体的には、スコープSC1から3つの仮セットアップ時間として、最大値MAX、最小値min、及び最大値MAXと最小値minの平均値Aveが選択される。そして、それら3つの仮セットアップ時間MAX、min、Aveの各々に基づいて、セルが正常に動作するかどうかのシミュレーションが同様に実行される。図6に示された例の場合、最大値MAXに基づいたシミュレーションの結果、セルが正常に動作し、平均値Aveと最小値minに基づいたシミュレーションの結果、セルが正常に動作しなかったとする。この時、求めるべき解、すなわちセルの正常動作(OK)と異常動作(NG)の境界は、最大値MAXと平均値Ave間に存在することは明らかである。よって、3つの仮セットアップ時間MAX、min、Aveの中から、求めるべき解に最も近い2つの仮セットアップ時間MAX、Aveが選択され抽出される。
次に、これら抽出された2つの仮セットアップ時間MAX、Aveによって規定される範囲が、新たなスコープSC2として設定される。そして、この新たなスコープSC2を用いて上述の処理が繰り返される。このように、バイナリサーチ法によれば、1ステップ毎にスコープSCの大きさ(MAX−min)が半分になる。そして、スコープSCの大きさが所定の基準値(粒度)以下になるまで、上述の動作が繰り返される。スコープSCの大きさが所定の基準値以下になった時、そのスコープSCに基づいて、解である「セットアップ時間」が求められる。求められたセットアップ時間(上記例の場合、セットアップ時間S21)が、図4に示されたセットアップ時間テーブル21に追加される。
本発明によれば、上述の処理において、シミュレーションの精度は一定ではなく、スコープSCの大きさ(MAX−min)に基づいて設定される。このシミュレーションの精度は、過渡解析におけるタイムステップ、数値計算上の収束判定基準、選択されるアルゴリズムなどのパラメータ群に依存する。これらのパラメータ群の設定を変更することにより、シミュレーションの精度が変更される。例えば、本発明の実施の形態によれば、スコープSCの大きさ(MAX−min)が小さくなるにつれてシミュレーション精度が高くなるように、そのパラメータ群の設定が行われる。つまり、初期の間は荒い精度で計算が行われ、解に近づくほど細かい精度で計算が行われる。このように、本発明によれば計算精度は一定ではなく可変である。
シミュレーション精度の設定は、例えば、所定のテーブルを参照することによって行われる。図7は、本実施の形態において参照される精度決定テーブル30の構成を示す概念図である。この精度決定テーブル30は、スコープSCの大きさとシミュレーション精度との対応関係を示している。シミュレーション精度は、過渡解析におけるタイムステップ、数値計算上の収束判定基準、選択されるアルゴリズムなどのパラメータ群に依存する。例えば、スコープSCの大きさが1ps以下の場合、パラメータ群PA1がシミュレータに適用される。同様に、スコープSCの大きさが1psより大きく10ps以下の場合、パラメータ群PA2がシミュレータに適用され、スコープSCの大きさが10psより大きく200ps以下の場合、パラメータ群PA3がシミュレータに適用される。この時、パラメータ群PA1が指定するシミュレーション精度が最も高く、スコープSCの大きさが大きくなるにつれてパラメータ群が指定するシミュレーション精度は低くなっていく。
このように、本発明に係るタイミング制約ライブラリ10の作成方法によれば、シミュレーション精度は一定ではなく可変である。つまり、シミュレーション初期の間は荒い精度で計算が行われ、解に近づくほど細かい精度で計算が行われる。シミュレーション初期の間における計算負荷が低減されるので、シミュレーション時間が削減される。すなわち、タイミング制約ライブラリ10を作成する時間が短縮される。また、解の所在が分かってきた段階で、シミュレーション精度は高くなるので、最終的に求まる解(タイミング制約値)の精度は保たれる。
図8は、上記の作成方法を実現するための「タイミング制約ライブラリ作成システム」の構成を示すブロック図である。本発明に係るタイミング制約ライブラリ作成システム100は、記憶装置110、演算処理装置120、入力装置130、出力装置140、ライブラリ作成ソフトウェア150、シミュレータ160を備えている。このタイミング制約ライブラリ作成システム100は、例えば、ワークステーション上に構築される。
演算処理装置120は、上述の各装置に接続されており、各種演算処理を実行することによって、このタイミング制約ライブラリ作成システム100の動作を制御する。
ライブラリ作成ソフトウェア150は、演算処理装置120によって実行されるソフトウェアプログラムである。このライブラリ作成ソフトウェア150は、上述の解の探索(タイミング制約値の決定)を実行する。また、このライブラリ作成ソフトウェア150は、解探索部151と、入力ファイル生成部152と、精度決定部153とを備えている。
シミュレータ160は、演算処理装置120によって実行されるシミュレーションツールである。このシミュレータ160は、上述のシミュレーション、すなわち、所定の条件のもとでセルが正常に動作するかどうかのシミュレーションを実行する。
記憶装置110は、演算処理装置120に接続されており、精度決定テーブル30(図7参照)、入力ファイル111、結果ファイル112、セル回路ライブラリ115を格納している。入力ファイル111は、シミュレータ160に入力されるファイルであり、上述の複数の仮セットアップ時間(MAX、min、Ave)のそれぞれに対応した信号対(データ信号DATA、クロック信号CLK)を示す。結果ファイル112は、シミュレータ160によるシミュレーションの結果を示し、セルの出力端子から出力される信号を示す。セル回路ライブラリ115は、セルのレイアウト情報を提供している。このセルのレイアウト情報は、シミュレーション時にシミュレータ160によって参照される。また、タイミング制約ライブラリ作成システム100によって作成されるタイミング制約ライブラリ10(図1参照)は、この記憶装置110に格納される。更に、上述のライブラリ作成ソフトウェア150及びシミュレータ160は、この記憶装置110に格納されていてもよい。
入力装置130は、演算処理装置120に接続されている。この入力装置130として、キーボードやマウスが例示される。ユーザは、この入力装置130を使用することによって、所定のコマンドやデータをタイミング制約ライブラリ作成システム100に与えることができる。入力装置130から入力されたコマンドやデータは、演算処理装置120によって処理される。また、出力装置140は、演算処理装置120に接続されている。この出力装置140として、ディスプレイやスピーカが例示される。ユーザは、この出力装置140から出力される情報に基づいて、新たな指示を与えることができる。
図9は、このタイミング制約ライブラリ作成システム100の動作を示すブロック図である。この図9と既出の図6を参照することによって、セットアップ時間を決定する際の動作を例として説明する。まず、ライブラリ作成ソフトウェア150の解探索部151は、初期最大値MAX0と初期最小値min0を決定し、解の探索範囲としての初期スコープSC0を設定する。この初期スコープSC0は、求めるべきセットアップ時間(タイミング制約値)を含んでいる。そして、解探索部151は、設定されたスコープSC(初期スコープSC0)を示すスコープデータDSを、入力ファイル生成部152と精度決定部153に出力する。
入力ファイル生成部152は、スコープデータDSを受け取り、設定されたスコープSC(初期スコープSC0)から、3つの仮セットアップ時間を選択する。これら3つの仮セットアップ時間は、初期最大値MAX0、初期最小値min0、及び初期最大値MAX0と初期最小値min0の平均値Aveから構成される。そして、入力ファイル生成部152は、3つの仮セットアップ時間MAX0、min0、Aveのそれぞれに対応した信号対(データ信号DATA、クロック信号CLK)を示す3つの入力ファイル111を作成する。作成された入力ファイル111は、記憶装置110に格納される。
精度決定部153は、スコープデータDSを受け取り、設定されたスコープSC(初期スコープSC0)の大きさに基づいて、シミュレーション精度を決定する。具体的には、精度決定部153は、スコープSCの大きさが小さくなるほどシミュレーション精度が高くなるように、そのシミュレーション精度を決定する。ここで、精度決定部153は、所定の関数を用いることによってシミュレーション精度を算出してもよい。あるいは、精度決定部153は、記憶装置110に格納された精度決定テーブル30を参照することによって、シミュレーション精度を決定してもよい。そして、精度決定部153は、決定されたシミュレーション精度を示すパラメータ群PAをシミュレータ160に出力する。
次に、シミュレータ160は、精度決定部153からのパラメータ群PAに基づいて、シミュレーション精度を設定する。また、シミュレータ160は、入力ファイル作成部152によって作成された入力ファイル111を、記憶装置110から読み込む。更に、シミュレータ160は、記憶装置110に格納されたセル回路ライブラリ115から、検証対象のセルのレイアウトを示すセル回路データDCを読み込む。そして、シミュレータ160は、設定されたシミュレーション精度、入力ファイル111、及びセル回路データDCに基づいて、シミュレーションを実行する。シミュレーションの結果を示す結果ファイル112は、記憶装置110に格納される。
次に、解探索部151は、記憶装置110から結果ファイル112を読み込む。この解探索部151は、「バイナリサーチ法」を実行するようにプログラムされている。つまり、解探索部151は、上記シミュレーションの結果に基づいて、3つの仮セットアップ時間(初期最大値MAX0、初期最小値min0、平均値Ave)から2つ(平均値Ave、初期最小値min0)を抽出する。これら2つの仮セットアップ時間は、セルの正常動作と異常動作の境界値に最も近い2つの値を示す。そして、解探索部151は、これら2つの仮セットアップ時間(平均値Ave、初期最小値min0)によって規定される範囲を新たなスコープSC1として設定し、その新たなスコープSC1を示すスコープデータDSを、入力ファイル生成部152と精度決定部153に出力する。
以下、ライブラリ作成ソフトウェア150とシミュレータ160によって、同様の処理が繰り返される。そして、スコープSCの大きさが所定の基準値以下になった時、解探索部151は、そのスコープSCに基づいて、解である「セットアップ時間」を決定する。解探索部151は、決定されたセットアップ時間Sij(iは1以上x以下の整数,jは1以上y以下の整数)を、記憶装置110に格納されたセットアップ時間テーブル21(図4参照)に追加する。
ホールド時間テーブル22、リリース時間テーブル23、最小パルス幅テーブル24(図2参照)を作成する場合も、同様である。このような動作を繰り返すことによって、タイミング制約ライブラリ10が作成されていく。
図10は、本実施の形態に係るタイミング制約ライブラリ10の作成方法を要約して示すフローチャートである。まず、初期最大値MAX0と初期最小値min0を決定することにより、スコープSCの初期設定が行われる(ステップS1)。次に、設定されたスコープSCから、複数の「仮タイミング制約値(例示:仮セットアップ時間)」が選択される(ステップS2)。この複数の仮タイミング制約値は、例えば、スコープSCの最大値MAX、最小値min、及び平均値Aveから構成される。次に、設定されたスコープSCの大きさ(MAX−min)に基づいて、シミュレーション精度が設定される(ステップS3)。具体的には、スコープSCの大きさが小さくなるほど、シミュレーション精度は高く設定される。次に、設定されたシミュレーション精度に基づき、複数の仮タイミング制約値の各々を用いてシミュレーションが実行される(ステップS4)。次に、そのシミュレーションの結果の解析に基づいて、スコープSCが縮小され、新たなスコープSCが設定される(ステップS5)。スコープSCの大きさが所定の基準値より大きい場合(ステップS6;No)、上記ステップS2〜S5が繰り返される。スコープSCの大きさが所定の基準値以下の場合(ステップS6;Yes)、最終的な解としてのタイミング制約値が決定される(ステップS7)。
以上に説明されたように、本発明に係るタイミング制約ライブラリ10の作成方法及び作成システム100によれば、シミュレーション初期の間は荒い精度で計算が行われ、解に近づくほど細かい精度で計算が行われる。シミュレーション初期における計算負荷が低減されるので、シミュレーション時間が削減される。すなわち、タイミング制約ライブラリ10を作成する時間が短縮される。また、解の所在が分かってきた段階で、シミュレーション精度は高くなるので、最終的に求まる解の精度は保たれる。すなわち、タイミング制約ライブラリ10の精度は保たれる。
(第2の実施の形態)
図2に示された各テーブルは、複数の条件のそれぞれに対してタイミング制約値を示す。例えば、図4に示されたように、セットアップ時間テーブル21は、入力波形鈍りa〜aとクロック波形鈍りb〜bに対するセットアップ時間Sxyを示している。この時、複数の条件のうちある条件(第1条件)に対するタイミング制約値(第1タイミング制約値)と、その第1条件に近い第2条件に対するタイミング制約値(第2タイミング制約値)はわずかに異なるだけであると考えられる。従って、第2タイミング制約値を求める際、既知の第1タイミング制約値の近傍を解の探索範囲として設定すれば十分であると考えられる。つまり、第2タイミング制約値を求める際の初期スコープSC0は、第1タイミング制約値を求めた際の初期スコープSC0より小さく設定されても十分であると考えられる。これにより、第2タイミング制約値を求める時間が、更に低減される。
図11は、本発明の第2の実施の形態に係るタイミング制約ライブラリ作成システム100の動作を概念的に説明する図である。本実施の形態に係るタイミング制約ライブラリ作成システム100の構成は、図8に示された構成と同様である。まず、ライブラリ作成ソフトウェア150は、第1の実施の形態で示された方法によって、第1条件に対応する第1タイミング制約値を求める。
次に、第1条件と異なる第2条件に対応した第2タイミング制約値を求める際、ライブラリ作成ソフトウェア150は、既知の第1タイミング制約値をタイミング制約ライブラリ10から読み込む。そして、ライブラリ作成ソフトウェア150は、読み込んだ第1タイミング制約値を含む所定の範囲を、新たな初期スコープSC0として設定する。ここで、この新たな初期スコープSC0は、第1タイミング制約値を求めた際の初期スコープSC0より小さい。例えば、新たな初期スコープSC0の初期最大値MAX0は、既知の第1タイミング制約値に所定の値wが加えられた値に設定され、新たな初期スコープSC0の初期最小値min0は、既知の第1タイミング制約値から所定の値wが引かれた値に設定される。すなわち、新たな初期スコープSC0の中央値は、既知の第1タイミング制約値である。そして、ライブラリ作成ソフトウェア150は、この新たな初期スコープSC0を用い、第1の実施の形態で示された動作を実行することによって、第2条件に対応する第2タイミング制約値を求める。特に、第2条件が第1条件に最も近い場合、第2タイミング制約値を求める時間が削減され好適である。
以下、更に具体的な例を示す。図4に示されたように、セットアップ時間テーブル21は、入力波形鈍りa〜aとクロック波形鈍りb〜bに対するセットアップ時間Sij(iは1以上x以下の整数,jは1以上y以下の整数)を示している。ここで、入力波形鈍りa〜aが示す値は、昇順あるいは降順にソートされているものとする。また、クロック波形鈍りb〜bが示す値は、昇順あるいは降順にソートされているものとする。つまり、セットアップ時間テーブル21において、隣接する2つの要素は近い条件に対する2つのセットアップ時間を示している。
この時、セットアップ時間Sijに基づいて、セットアップ時間Si+1,j、Si,j+1、Si+1,j+1が求められると好ましい。例えば、入力波形鈍りaとクロック波形鈍りbに対するセットアップ時間S11が最初に求められる。次に、求められたセットアップ時間S11に基づいて、セットアップ時間S12、S21、S22が求められる。次に、求められたセットアップ時間S12及びS21に基づいて、セットアップ時間S13及びS31がそれぞれ求められる。更に、求められたセットアップ時間S22に基づいて、セットアップ時間S23、S32、S33が求められる。このような処理が繰り返され、最終的にセットアップ時間Sx1〜Sx(y−1)、S1y〜S(x−1)y、及びSxyが求められる。このようにして、セットアップ時間テーブル21の全ての要素が短時間で効率的に決定される。
図12は、本実施の形態に係るタイミング制約ライブラリ10の作成方法を要約して示すフローチャートである。まず、第1の実施の形態と同じ方法で、ある条件に対応するタイミング制約値が求められる(ステップS11)。次に、タイミング制約テーブル(21、22、23、24)から別の条件が選択される(ステップS12)。次に、その別の条件に最も近い条件に対応した「既知のタイミング制約値」が読み込まれる(ステップS13)。次に、その既知のタイミング制約値に基づいて、新たな初期スコープSC0が設定される(ステップS14)。次に、その新たな初期スコープSC0を用いることによって、その別の条件に対応するタイミング制約値が求められる(ステップS15)。全ての条件に対して処理が終わっていない場合(ステップS16;No)、上述のステップS12〜S15が繰り返される。全ての条件に対して処理が終了すると(ステップS16;Yes)、タイミング制約テーブルが完成する(ステップS17)。本実施の形態によれば、シミュレーション回数が削減されるため、タイミング制約ライブラリ10を作成する時間が短縮される。
(第3の実施の形態)
スコープSCから解を探索するアルゴリズムは、「バイナリサーチ法」に限られない。図13は、本発明の第3の実施の形態に係る解(セットアップ時間)の探索方法を説明するための概念図である。図中のグラフの縦軸は、遅延時間Δtを示している。
まず、初期最大値MAX0と初期最小値min0が適宜設定され、解の探索範囲としての初期スコープ(初期範囲)SC0が決定される。この初期スコープSC0は、求めるべきタイミング制約値を含んでいる。次に、初期スコープSC0からn個(nは3以上の整数)の仮タイミング制約値が選択される。そのn個の仮タイミング制約値は、初期最大値MAX0、初期最小値min0、及び(n−2)個の中央値Intから構成される。これらn個の仮タイミング制約値によって、初期スコープSC0は(n−1)個の範囲に等分割される。図13においては、nが5に設定された場合の例が示されている。尚、上述の第1及び第2の実施の形態におけるバイナリサーチ法は、nが3に設定された特別な場合に対応している。
次に、それら5個の仮セットアップ時間MAX0、min0、Int1〜Int3の各々に基づいて、セルが正常に動作するかどうかのシミュレーションが実行される。図13に示された例の場合、初期最大値MAX0、中間値Int1、Int2に基づいたシミュレーションの結果、セルが正常に動作(図中、「OK」で示されている)したとする。また、中間値Int3と初期最小値min0に基づいたシミュレーションの結果、セルが正常に動作しなかった(図中、「NG」で示されている)とする。この時、求めるべき解、すなわちセルの正常動作(OK)と異常動作(NG)の境界は、中間値Int2と中間値Int3の間に存在することは明らかである。よって、5つの仮セットアップ時間MAX0、min0、Int1〜Int3の中から、求めるべき解に最も近い2つの仮セットアップ時間Int2、Int3が選択され抽出される。
次に、これら抽出された2つの仮セットアップ時間Int2、Int3によって規定される範囲が、新たなスコープSC1として設定される。つまり、抽出された仮セットアップ時間Int2が、新たなスコープSC1の最大値MAXに設定され、抽出された仮セットアップ時間Int3が、新たなスコープSC1の最小値minに設定される。この時、新たなスコープSC1の大きさは、SC1=MAX−minで与えられる。次に、この新たなスコープSC1を用いて上述の処理が繰り返される。
スコープSCの大きさが所定の基準値(粒度)以下になるまで、上述の動作が繰り返される。スコープSCの大きさが所定の基準値以下になった時、そのスコープSCに基づいて、タイミング制約値が求められる。このようにして、タイミング制約ライブラリ10が作成される。本実施の形態においても、シミュレーション精度は、スコープSCの大きさ(MAX−min)に基づいて設定される。具体的には、スコープSCの大きさが小さくなるほど、シミュレーション精度は高くなるように設定される。
このような作成方法を実現するためのシステムの構成・動作は、図8及び図9に示されたタイミング制約ライブラリ作成システム100の構成・動作と同様である。また、図11に示されたように、既知のタイミング制約値に基づいて他のタイミング制約値が求められてもよい。このように、本実施の形態に係るタイミング制約ライブラリ10の作成方法及び作成システム100によれば、シミュレーション初期における計算負荷が低減されるので、シミュレーション時間が削減される。すなわち、タイミング制約ライブラリ10を作成する時間が短縮される。また、解の所在が分かってきた段階で、シミュレーション精度は高くなるので、最終的に求まる解の精度は保たれる。すなわち、タイミング制約ライブラリ10の精度は保たれる。
図1は、本発明の実施の形態におけるタイミング制約ライブラリの構成を示す概念図である。 図2は、本発明の実施の形態におけるタイミング制約ライブラリの構成を示す概念図である。 図3は、本発明の実施の形態におけるタイミング制約値を説明するための概念図である。 図4は、本発明の実施の形態におけるタイミング制約テーブルを説明するための概念図である。 図5は、本発明の第1の実施の形態に係るタイミング制約ライブラリの作成方法を示す概念図である。 図6は、本発明の第1の実施の形態に係るタイミング制約ライブラリの作成方法を示す概念図である。 図7は、本発明の第1の実施の形態に係る精度決定テーブルを示す概念図である。 図8は、本発明の第1の実施の形態に係るタイミング制約ライブラリの作成システムの構成を示すブロック図である。 図9は、本発明の第1の実施の形態に係るタイミング制約ライブラリの作成システムの動作を示すブロック図である。 図10は、本発明の第1の実施の形態に係るタイミング制約ライブラリの作成方法を示すフローチャートである。 図11は、本発明の第2の実施の形態に係るタイミング制約ライブラリの作成方法を示す概念図である。 図12は、本発明の第2の実施の形態に係るタイミング制約ライブラリの作成方法を示すフローチャートである。 図13は、本発明の第3の実施の形態に係るタイミング制約ライブラリの作成方法を示す概念図である。
符号の説明
10 タイミング制約ライブラリ
11 第1セル用制約テーブル群
12 第2セル用制約テーブル群
13 第3セル用制約テーブル群
21 セットアップ時間テーブル
22 ホールド時間テーブル
23 リリース時間テーブル
24 最小パルス幅テーブル
30 精度決定テーブル
100 タイミング制約ライブラリ作成システム
110 記憶装置
111 入力ファイル
112 結果ファイル
115 セル回路ライブラリ
120 演算処理装置
130 入力装置
140 出力装置
150 ライブラリ作成ソフトウェア
151 解探索部
152 入力ファイル生成部
153 精度決定部
160 シミュレータ

Claims (14)

  1. セルのタイミング制約値を提供するタイミング制約情報の作成方法であって、
    (A)前記タイミング制約情報が格納される記憶装置を提供するステップと、
    (B)前記記憶装置に接続された演算処理装置が、前記タイミング制約値を含む所定の初期範囲をスコープとして設定するステップと、
    (C)前記演算処理装置が、前記スコープからn個(nは3以上の整数)の仮タイミング制約値を選択するステップと、
    (D)前記演算処理装置が、前記n個の仮タイミング制約値の各々に基づいて、前記セルが正常に動作するかどうかのシミュレーションを実行するステップと、
    (E)前記演算処理装置が、前記(D)ステップにおける前記シミュレーションの結果に基づいて、前記セルの正常動作と異常動作の境界に最も近い2つの仮タイミング制約値を、前記n個の仮タイミング制約値から抽出するステップと、
    (F)前記演算処理装置が、前記2つの仮タイミング制約値によって規定される範囲を新たな前記スコープとして設定するステップと、
    (G)前記演算処理装置が、前記スコープの大きさが所定の基準値以下になるまで、前記(C)ステップから前記(F)ステップを繰り返すことによって、前記タイミング制約値を求めるステップと
    を具備し、
    前記(D)ステップにおいて、
    前記演算処理装置は、前記スコープの大きさに基づいて、前記シミュレーションの精度を設定する
    タイミング制約情報の作成方法。
  2. 請求項1に記載のタイミング制約情報の作成方法であって、
    前記(D)ステップにおいて、
    前記演算処理装置は、前記スコープの大きさが小さくなるほど前記シミュレーションの精度が高くなるように、前記シミュレーションの精度を設定する
    タイミング制約情報の作成方法。
  3. 請求項1又は2に記載のタイミング制約情報の作成方法であって、
    nは3であり、
    前記n個の仮タイミング制約値は、前記スコープの最大値、最小値、及び前記最大値と前記最小値の平均値から構成される
    タイミング制約情報の作成方法。
  4. 請求項1又は2に記載のタイミング制約情報の作成方法であって、
    前記n個の仮タイミング制約値は、前記スコープの最大値、最小値、及び前記スコープを(n−1)個の範囲に等分割する(n−2)個の値から構成される
    タイミング制約情報の作成方法。
  5. 請求項1乃至4のいずれかに記載のタイミング制約情報の作成方法であって、
    前記(D)ステップにおいて、
    前記演算処理装置は、前記スコープの大きさと前記シミュレーションの精度との対応関係を示し前記記憶装置に格納された精度決定テーブルを参照することによって、前記シミュレーションの精度を設定する
    タイミング制約情報の作成方法。
  6. 請求項1乃至5のいずれかに記載のタイミング制約情報の作成方法であって、
    前記タイミング制約情報は、複数の条件に対する前記タイミング制約値を示すタイミング制約テーブルを備え、
    前記タイミング制約情報作成方法は、更に、
    (H)前記演算処理装置が、前記所定の初期範囲より小さい範囲を、新たな前記初期範囲として設定するステップと、
    ここで、前記新たな初期範囲は、前記(G)ステップにおいて求められた前記タイミング制約値としての第1タイミング制約値を含み、前記第1タイミング制約値は、前記複数の条件のうち第1条件に対応しており、
    (I)前記複数の条件のうち前記第1条件と異なる第2条件に対応した第2タイミング制約値を求める際、前記演算処理装置が、前記(H)ステップで設定された前記新たな初期範囲を用いて、前記(B)〜(G)ステップを実行するステップと
    を具備する
    タイミング制約情報の作成方法。
  7. 請求項6に記載のタイミング制約情報の作成方法であって、
    前記第2条件は、前記第1条件に最も近い
    タイミング制約情報の作成方法。
  8. 請求項6又は7に記載のタイミング制約情報の作成方法であって、
    前記新たな初期範囲は、前記第1タイミング制約値を中心とする範囲として設定される
    タイミング制約情報の作成方法。
  9. セルのタイミング制約値を提供するタイミング制約情報の作成方法であって、
    (a)前記タイミング制約情報が格納される記憶装置を提供するステップと、
    (b)前記記憶装置に接続された演算処理装置が、前記タイミング制約値を含む所定の範囲をスコープとして設定するステップと、
    (c)前記演算処理装置が、前記スコープ内の仮タイミング制約値を用いて、前記セルが正常に動作するかどうかのシミュレーションを実行するステップと、
    (d)前記演算処理装置が、バイナリサーチ法に基づいて前記(c)ステップを繰り返すことによって、前記タイミング制約値を求めるステップと
    を具備し、
    前記(c)ステップにおいて、
    前記演算処理装置は、前記スコープの大きさが小さくなるにつれて前記シミュレーションの精度が高くなるように、前記シミュレーションの精度を設定する
    タイミング制約情報の作成方法。
  10. セルのタイミング制約値を提供するタイミング制約情報を作成するシステムであって、
    前記タイミング制約情報が格納される記憶装置と、
    前記記憶装置に接続された演算処理装置と、
    前記演算処理装置によって実行されるライブラリ作成ソフトウェアと、
    所定の条件のもとで前記セルが正常に動作するかどうかのシミュレーションを前記演算処理装置上で実行するシミュレータと
    を具備し、
    前記ライブラリ作成ソフトウェアは、前記タイミング制約値を含む所定の初期範囲をスコープとして設定し、
    前記ライブラリ作成ソフトウェアは、前記スコープからn個(nは3以上の整数)の仮タイミング制約値を選択し、また、前記スコープの大きさに基づいて、前記シミュレーションの精度を決定するという第1動作を実行し、
    前記シミュレータは、決定された前記精度に基づき、前記n個の仮タイミング制約値の各々に対して、前記シミュレーションを実行し、
    前記ライブラリ作成ソフトウェアは、前記シミュレーションの結果に基づいて、前記セルの正常動作と異常動作の境界に最も近い2つの仮タイミング制約値を、前記n個の仮タイミング制約値から抽出し、前記2つの仮タイミング制約値によって規定される範囲を新たな前記スコープとして設定するという第2動作を実行し、
    前記ライブラリ作成ソフトウェア及び前記シミュレータは、前記第1動作、前記第2動作、及び前記シミュレーションを繰り返し実行し、前記スコープの大きさが所定の基準値以下になった時、前記ライブラリ作成ソフトウェアは、前記スコープに基づいて前記タイミング制約値を決定する
    タイミング制約情報作成システム。
  11. 請求項10に記載のタイミング制約情報の作成システムであって、
    前記記憶装置は、前記スコープの大きさと前記シミュレーションの精度との対応関係を示す精度決定テーブルを格納し、
    前記ライブラリ作成ソフトウェアは、前記精度決定テーブルを参照することによって、前記シミュレーションの精度を決定する
    タイミング制約情報作成システム。
  12. 入力信号とクロック信号を被テスト回路へ与え、演算処理装置によってシミュレーションした結果により前記被テスト回路から出力される出力信号が、期待値と一致する場合にパスし、一致しない場合にフェイルと前記演算処理装置により判定するステップを、前記入力信号と前記クロック信号の相対的タイミング位置関係、又は前記クロック信号自身のタイミングを所定のスコープであるサーチ範囲内で複数変えて行い、前記判定に基づいて前記サーチ範囲の広さを変えながら前記ステップを繰り返すことで、前記クロック信号に対する前記入力信号のタイミング制約値、又は前記クロック信号自身のタイミング制約値を求めるタイミング制約情報の作成方法において、
    前記サーチ範囲の広さを変える際に、前記演算処理装置による前記シミュレーションの演算精度を変化させるステップを有することを特徴とする
    タイミング制約情報の作成方法。
  13. 前記演算精度を変化させるステップは、前記サーチ範囲の広さと前記シミュレーションの演算精度との関連性を示す情報である対応表、又は両者の関係を示す関数を記憶装置に予め記憶しておき、前記サーチ範囲を変更する際に前記演算処理装置により前記記憶装置の前記関連性を示す情報を読み出し、当該情報を用いて前記変更されるサーチ範囲に対応する演算精度に変更するものである
    請求項12記載のタイミング制約情報の作成方法。
  14. 前記クロック信号と前記入力信号のうち少なくともいずれか一方の立ち上がり、又は立ち下がり波形の傾きを変えた場合の新たな前記タイミング制約値を求める際に、既知のタイミング制約値を挟む2点のタイミング間を初期サーチ範囲として設定するステップを有する
    請求項12記載のタイミング制約情報の作成方法。
JP2004214074A 2004-07-22 2004-07-22 タイミング制約情報の作成方法及び作成システム Withdrawn JP2006039614A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004214074A JP2006039614A (ja) 2004-07-22 2004-07-22 タイミング制約情報の作成方法及び作成システム
US11/185,009 US20060031808A1 (en) 2004-07-22 2005-07-20 System and method for creating timing constraint information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214074A JP2006039614A (ja) 2004-07-22 2004-07-22 タイミング制約情報の作成方法及び作成システム

Publications (1)

Publication Number Publication Date
JP2006039614A true JP2006039614A (ja) 2006-02-09

Family

ID=35758968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214074A Withdrawn JP2006039614A (ja) 2004-07-22 2004-07-22 タイミング制約情報の作成方法及び作成システム

Country Status (2)

Country Link
US (1) US20060031808A1 (ja)
JP (1) JP2006039614A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059767A (ja) * 2009-09-07 2011-03-24 Toshiba Corp タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039621A (ja) * 2004-07-22 2006-02-09 Nec Electronics Corp タイミング制約ライブラリの作成方法及び作成システム
US7685333B2 (en) * 2005-03-22 2010-03-23 Sigmatel, Inc Method and system for communicating with memory devices utilizing selected timing parameters from a timing table
US8713502B1 (en) 2013-02-26 2014-04-29 International Business Machines Corporation Methods and systems to reduce a number of simulations in a timing analysis
US10824784B2 (en) * 2018-09-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. System and method of timing characterization for semiconductor circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059767A (ja) * 2009-09-07 2011-03-24 Toshiba Corp タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体

Also Published As

Publication number Publication date
US20060031808A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US10776547B1 (en) Infinite-depth path-based analysis of operational timing for circuit design
US7003738B2 (en) Process for automated generation of design-specific complex functional blocks to improve quality of synthesized digital integrated circuits in CMOS using altering process
US6832361B2 (en) System and method for analyzing power distribution using static timing analysis
CN112232006A (zh) 一种标准单元库验证方法、装置、电子设备及存储介质
US20080216035A1 (en) Method and computer program for configuring an integrated circuit design for static timing analysis
US7424690B2 (en) Interconnect integrity verification
CN112069763A (zh) 修正电路的方法
US8943450B1 (en) Model based analog block coverage system
CN109902318B (zh) 生成标准延时格式文件的方法和装置
US6567971B1 (en) Circuit synthesis method using technology parameters extracting circuit
US5774382A (en) Method for generating a table model of a device
US20080004855A1 (en) Design support apparatus, design support method, and design support program
US20060031808A1 (en) System and method for creating timing constraint information
CN110268404B (zh) 用于功能对等检测中的仿真方法
US20060020441A1 (en) Method and system for creating timing constraint library
US7512922B1 (en) Methods of structured placement of a circuit design
US7984415B1 (en) Merging of equivalent logic blocks in a circuit design
US7110929B1 (en) System and method of providing additional circuit analysis using simulation templates
US20030074642A1 (en) Clock skew verification methodology for grid-based design
US7559042B2 (en) Layout evaluating apparatus
US10922459B2 (en) Methods for converting circuits in circuit simulation programs
US6868535B1 (en) Method and apparatus for optimizing the timing of integrated circuits
JP2003233636A (ja) 回路検証装置
US7512918B2 (en) Multimode delay analysis for simplifying integrated circuit design timing models
US20030074175A1 (en) Simulation by parts method for grid-based clock distribution design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070509