JP5239745B2 - 電流判定プログラム、電流判定装置および電流判定方法 - Google Patents

電流判定プログラム、電流判定装置および電流判定方法 Download PDF

Info

Publication number
JP5239745B2
JP5239745B2 JP2008276733A JP2008276733A JP5239745B2 JP 5239745 B2 JP5239745 B2 JP 5239745B2 JP 2008276733 A JP2008276733 A JP 2008276733A JP 2008276733 A JP2008276733 A JP 2008276733A JP 5239745 B2 JP5239745 B2 JP 5239745B2
Authority
JP
Japan
Prior art keywords
circuit
current
unit
current determination
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008276733A
Other languages
English (en)
Other versions
JP2010108048A (ja
Inventor
幸久 潮田
真一 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008276733A priority Critical patent/JP5239745B2/ja
Publication of JP2010108048A publication Critical patent/JP2010108048A/ja
Application granted granted Critical
Publication of JP5239745B2 publication Critical patent/JP5239745B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、集積回路の開発設計段階で用いられる電流判定プログラム、電流判定装置および電流判定方法に関する。
従来、コンピュータ支援設計(CAD)ツールを用い、コンピュータ資源(メモリ使用量、計算時間)を削減した、集積回路の信号リード線上の電流密度パラメータ推定方法が知られている。例えば、信号リード線を抵抗器とキャパシタを含む、インピーダンス・ネットワークとしてモデル化し、駆動セルを三角電流信号としてモデル化し、この三角電流信号のパラメータ(ピーク値、周期性)を対応する駆動セルの特性データに基づいて決定する。インピーダンス上を伝送される信号を測定することにより信号リード線上の電流密度パラメータを推定する(例えば、特許文献1参照。)。
また、集積回路の各セルを結線する配線幅が必要以上に太くなることを防ぐとともに、必要線幅に満たない金属配線に発生するエレクトロマイグレーションによる配線の断線を防止する装置が知られている。例えば、消費電流算出部は、集積回路の動作時間ごとの各セルの消費電流を算出し、必要線幅算出前処理部は各セルの各端子ごとに流れる電流値及び配線に用いるAl線の膜厚、許容最大電流密度に基づいて各端子の必要線幅を算出し、必要線幅算出部は各端子の必要線幅及びその位置関係並びに各セルの消費電流値の大小関係に基づいて配線の必要線幅を算出し、線幅決定部がこの必要線幅がAl線の加工可能な最小線幅以上の値になるように補正して線幅を決定し、この線幅の数値及び画像をグラフィック表示部に表示するとともに、決定した線幅を用いてパターン生成部が集積回路のパターンを生成する(例えば、特許文献2参照。)。
特開2005−32251号公報 特開平5−206276号公報
しかしながら、従来の技術では、回路全体の寄生素子を用いてシミュレーションを行うため、回路の規模が大きくなると、シミュレーションに膨大な時間がかかるという問題点や、シミュレーションを行うことができないという問題点がある。
この電流判定プログラム、電流判定装置および電流判定方法は、回路のネットリストを複数のグループに分割し、全グループについて、グループごとに当該グループに属する寄生素子を用いて回路の電気的特性値を計測し、その計測値を平均化して平均的な電気的特性値を得る。電気的特性値を計測する処理を、二つ以上のグループに対して並列に行ってもよい。
この電流判定プログラム、電流判定装置および電流判定方法によれば、ネットリストのうちの一部の論理ネットの寄生素子を用いて電気的特性値を計測するので、全ての寄生素子を用いて電気的特性値を計測する場合に比べて、シミュレーション可能な回路の規模を大きくすることができる。また、電気的特性値の計測処理を並列に処理することによって、シミュレーションに要する時間を短縮することができる。
以下に添付図面を参照して、この電流判定プログラム、電流判定装置および電流判定方法の好適な実施の形態を詳細に説明する。
(概略)
図1は、実施の形態にかかる電流判定装置の機能的構成を示す説明図である。図1に示すように、電流判定装置は、回路のレイアウトデータから抽出されたネットリストを分割して、それぞれが寄生抵抗等の寄生素子を含む複数のリストファイルを作成し、それぞれのリストファイルに属する寄生素子を用いて回路の電流値を例えば並列的に計測し、得られた複数の測定電流値の平均値を用いて配線パターンの良否を判定する。
(電流判定装置の機能的構成)
図1に示すように、電流判定装置は、抽出部1、分割部2、計測部3,4,5、平均化部6および判定部7を備えている。抽出部1は、回路のレイアウトデータ11からネットリスト12を抽出する。抽出部1は、特に限定しないが、例えばCadence社のAssura−RCX、Mentor社のCalibre−xRC、またはSynopsys社のStarRCXTなどの各種エクストラクタツールに対応している。分割部2は、ネットリスト12に基づいて、寄生素子を含む複数の論理ネットを抽出する。さらに、分割部2は、解析条件入力部8から入力された解析条件、および各論理ネットの寄生素子の数に基づいて、複数の論理ネットを複数のグループに配分し、グループごとに当該グループに属する寄生素子を示すリストファイル13,14,15を作成する。
計測部a3は、リストファイルa13を用いて回路を流れる電流の大きさを計測し、測定電流値aデータ16を出力する。計測部b4および計測部c5についても同様であり、それぞれ、リストファイルb14およびリストファイルc15を用いて測定電流値bデータ17および測定電流値cデータ18を出力する。測定電流値aデータ16は、リストファイルa13の寄生素子のみを用い、他のリストファイルの寄生素子を削除した回路について、電流を計測したときの電流値のデータである。同様に、測定電流値bデータ17は、リストファイルb14の寄生素子のみを用いたときの電流値のデータであり、測定電流値cデータ18は、リストファイルc15の寄生素子のみを用いたときの電流値のデータである。
ここで、本明細書の記述および添付図面において、計測部、リストファイルおよび測定電流値データのa、b、cおよびdは、互いに異なることを表している。平均化部6は、測定電流値a、測定電流値bおよび測定電流値cを平均化して、回路を流れる電流の平均値を求め、平均電流値データ19を出力する。判定部7は、レイアウトデータ11から得られる配線幅の情報に基づいて、平均化部6から得られた平均電流値が配線に流すことのできる電流値以下であるか否かを判定し、判定結果20を出力する。
(コンピュータ装置のハードウェア構成)
図2は、実施の形態にかかるコンピュータ装置のハードウェア構成を示す説明図である。図2に示すように、コンピュータ装置は、コンピュータ本体210、入力装置220および出力装置230を備えている。コンピュータ装置は、図示しないルータやモデムを介してLANやWANやインターネットなどのネットワーク110に接続可能である。
コンピュータ本体210は、CPU、記憶部およびインターフェースを有する。CPUは、コンピュータ装置の全体の制御を司る。記憶部は、ROM、RAM、HD、光ディスク211およびフラッシュメモリのうちの一つ以上で構成される。記憶部は、CPUのワークエリアとして使用される。
また、記憶部には各種プログラムが格納されており、CPUからの命令に応じてロードされる。HDや光ディスク211は、ディスクドライブによりデータのリード/ライトが制御される。また、光ディスク211やフラッシュメモリは、コンピュータ本体210に対して着脱自在である。インターフェースは、入力装置220からの入力、出力装置230への出力、およびネットワーク110に対する送受信の制御を行う。
また、入力装置220としては、キーボード221、マウス222およびスキャナ223などがある。キーボード221は、文字や数字や各種指示などの入力のためのキーを備え、データの入力を行う。また、タッチパネル式であってもよい。マウス222は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う。スキャナ223は、画像を光学的に読み取る。読み取られた画像は、画像データとして取り込まれ、コンピュータ本体210内の記憶部に格納される。なお、スキャナ223にOCR機能を持たせてもよい。
また、出力装置230としては、ディスプレイ231、スピーカ232およびプリンタ233などがある。ディスプレイ231は、カーソル、アイコンまたはツールボックスをはじめ、文書、画像および機能情報などのデータを表示する。また、スピーカ232は、効果音や読み上げ音などの音声を出力する。また、プリンタ233は、画像データや文書データを印刷する。
電流判定装置の各機能部のうち、抽出部1、分割部2、計測部3,4,5、平均化部6および判定部7は、例えば電流判定装置の記憶部に記憶された当該機能に関するプログラムをCPUに実行させることにより、または、入出力I/Fにより、当該機能を実現することができる。レイアウトデータ11、ネットリスト12、リストファイル13,14,15、測定電流値データ16,17,18、平均電流値データ19および判定結果20は、例えば記憶部により実現される。
(電流判定装置による判定手順)
図3は、実施の形態にかかる電流判定装置による判定手順の概略を示す説明図である。図3に示すように、電流判定処理が開始されると、まず、抽出部1により、回路のレイアウトデータ11からネットリスト12を抽出する(ステップS1)。次いで、分割部2により、ネットリスト12を寄生素子の数に基づいて複数のグループに分割する。具体的には、分割部2により、ネットリスト12に基づいて、寄生素子を含む複数の論理ネットを抽出する。そして、分割部2により、解析条件入力部8から入力された解析条件、および各論理ネットに属する寄生素子の数に基づいて、複数の論理ネットを複数のグループに配分し、各グループに属する寄生素子を示すリストファイル13,14,15を作成する(ステップS2)。
次いで、各計測部3,4,5により、各グループの寄生素子を用いて回路の電流を計測する。具体的には、計測部a3は、リストファイルa13の寄生素子を用いて回路を流れる電流の大きさを計測し、計測部b4は、リストファイルb14の寄生素子を用いて回路を流れる電流の大きさを計測し、計測部c5は、リストファイルc15の寄生素子を用いて回路を流れる電流の大きさを計測する(ステップS3)。次いで、平均化部6により、各計測部3,4,5から得られた測定電流値データ16,17,18を用いて、回路の各配線を流れる平均電流値を計算して求める(ステップS4)。次いで、判定部7により、レイアウトデータ11から得られる配線幅の情報、および平均化部6から得られた平均電流値データ19に基づいて、回路の各配線を流れる電流値の判定を行う(ステップS5)。平均電流値が、その配線幅に許容される電流値以下である場合には、電流密度が違反していないという判定結果20が得られ、平均電流値が、許容される電流値を超える場合には、電流密度違反であるという判定結果20が得られ、一連の処理が終了する。
図4は、図3のステップS2における分割処理の詳細な手順を示す説明図である。図4に示すように、分割処理が開始されると、まず、分割部2により、ネットリスト12から1素子を読み込み(ステップS11)、その素子が寄生抵抗等の寄生素子であるか否かを判定する(ステップS12)。寄生素子でない場合(ステップS12:No)、分割部2により、次の1素子を読み込み(ステップS11)、その素子が寄生素子であるか否かを判定する(ステップS12)。読み込まれた素子が寄生素子である場合(ステップS12:Yes)、分割部2により、ネットテーブルにその寄生素子の情報を格納する(ステップS13)。ネットテーブルは、寄生素子情報を論理ネットごとにまとめたテーブルである。次いで、分割部2により、全素子の読み込みが終了したか否かを判定し(ステップS14)、終了していない場合には(ステップS14:No)、ステップS11〜ステップS13を繰り返す。
全素子の読み込みが終了したら(ステップS14:Yes)、分割部2により、ネットテーブルをソートし、寄生素子の数が多い順に論理ネットを並べ替える(ステップS15)。次いで、分割部2により、解析条件入力部8から入力された解析条件に分割数の指定があるか否かを判定する(ステップS16)。分割数の指定がある場合(ステップS16:Yes)、分割部2により、後述する分割数制限付き分割処理を実行する(ステップS17)。分割数の指定がない場合には(ステップS16:No)、分割部2により、後述する分割数制限なし分割処理を実行する(ステップS18)。そして、一連の分割処理を終了し、前記ステップS3の電流計測処理へ移行する。
図5は、図4に示す分割手順により抽出された寄生素子の記述例を示す説明図である。図5において、R**、N*および#**は、それぞれ、寄生素子名、論理ネット名およびノード名である。このノード名の後に、図示省略した抵抗値等の電気的特性値が記述される。なお、図5に示す記述例は、前記Assura−RCXをエクストラクタツールとして用いた場合の例であるが、その他のエクストラクタツールを用いた場合も同様である。
図6は、図5に示す寄生素子の例を格納したネットテーブルの一例を示す説明図である。図6に示すネットテーブル21の例では、論理ネットN1、論理ネットN2、論理ネットN3、論理ネットN4、論理ネットN5および論理ネットN6に、それぞれ、例えば4個、3個、6個、2個、1個および4個の寄生素子が含まれている。以下に、図6に示す例を用いて、分割数制限付き分割処理および分割数制限なし分割処理を説明する。
図7は、図4のステップS17における分割数制限付き分割処理の詳細な手順を示す説明図である。図8は、図7に示す分割数制限付き分割処理における論理ネットの配分方法を示す説明図である。ここでは、解析条件入力部8から入力された分割数を3個とする。図8において、ネットテーブル21とリストファイル13,14,15の間の矢印は格納先を表し、その矢印の横に付されている1〜6の数字は格納の順番を表している(図10においても同様である)。
図7に示すように、分割数制限付き分割処理が開始されると、まず、分割部2により、リストファイル13,14,15に格納されている寄生素子の数を調べ、格納数が最も少ないリストファイルを選択する(ステップS21)。最初は、いずれのリストファイル13,14,15も空であるので、所定のルールに従っていずれか一つのリストファイル(例えば、リストファイルa13)が選択される。次いで、分割部2により、寄生素子の数が最も多い論理ネットN3を選択し、その論理ネットN3に属する6個の寄生素子を測定対象とするという指定を、ステップS21で選択されたリストファイルa13に格納する(ステップS22)。次いで、分割部2により、リストファイル13,14,15への格納処理の済んでいない論理ネットがあるか否かを判断する(ステップS23)。
この時点では、N1、N2、N4、N5およびN6の論理ネットが残っている。つまり、未格納の論理ネットがあるので(ステップS23:Yes)、ステップS21へ戻り、分割部2により、寄生素子の格納数が最も少ないリストファイルを選択する(ステップS21)。2巡目では、リストファイルb14およびリストファイルc15が空であるので、所定のルールに従っていずれか一つのリストファイル(例えば、リストファイルb14)が選択される。次いで、分割部2により、残っている論理ネットのうち、寄生素子の数が最も多い論理ネットN1を選択し、その論理ネットN1に属する4個の寄生素子を測定対象とするという指定を、ステップS21で選択されたリストファイルb14に格納する(ステップS22)。論理ネットN1の寄生素子数と論理ネットN6の寄生素子数は同じであるが、所定のルールに従っていずれか一つの論理ネット(例えば、論理ネットN1)が選択される。未格納の論理ネットがなくなるまで(ステップS23:No)、以上の処理を繰り返す。
3巡目では、空のリストファイルc15に、未格納の論理ネットのうち寄生素子数が最も多い論理ネットN6に属する4個の寄生素子を測定対象とするという指定が格納される(ステップS21、ステップS22)。この時点で、リストファイルa13の格納数、リストファイルb14の格納数およびリストファイルc15の格納数は、それぞれ、6個、4個および4個となる。4巡目では、格納数の最も少ないリストファイルb14およびリストファイルc15のうち、所定のルールに従っていずれか一つのリストファイル(例えば、リストファイルb14)が選択される(ステップS21)。そして、そのリストファイルb14に、未格納の論理ネットのうち寄生素子数が最も多い論理ネットN2に属する3個の寄生素子を測定対象とするという指定が格納される(ステップS22)。
5巡目では、格納数の最も少ないリストファイルc15に、未格納の論理ネットのうち寄生素子数が最も多い論理ネットN4に属する2個の寄生素子を測定対象とするという指定が格納される(ステップS21、ステップS22)。6巡目では、格納数の最も少ないリストファイルa13およびリストファイルc15のうち、所定のルールに従っていずれか一つのリストファイル(例えば、リストファイルa13)が選択され(ステップS21)、そのリストファイルa13に、最後に未格納の論理ネットとして残った論理ネットN5に属する1個の寄生素子を測定対象とするという指定が格納される(ステップS22)。そして、全ての論理ネットに対する処理が終了し、未処理の論理ネットがなくなったので(ステップS23:No)、一連の分割数制限付き分割処理を終了し、前記ステップS3の電流計測処理へ移行する。この分割数制限付き分割処理において、リストファイルの格納数が、所定の測定上限数を超える場合には、アラームを発するか、分割数すなわちリストファイルの数を増やすようになっていてもよい。測定上限数とは、1回のシミュレーションで測定可能な寄生素子数の上限値であり、例えばコンピュータ装置のリソースなどにより決まる。
図9は、図4のステップS18における分割数制限なし分割処理の詳細な手順を示す説明図である。図10は、図9に示す分割数制限なし分割処理における論理ネットの配分方法を示す説明図である。ここでは、測定上限数を5個とする。
図9に示すように、分割数制限なし分割処理が開始されると、まず、分割部2により、寄生素子の数が最も多い論理ネットN3を選択し、その論理ネットN3に属する6個の寄生素子を測定対象とするという指定を、その指定を格納したとしても測定上限数を超えないようなリストファイルを選択して格納する(ステップS31)。ただし、論理ネットN3のように、その論理ネットの寄生素子数が既に測定上限数を超えている場合には、その論理ネットは、単独で一つのリストファイルに割り当てられる。従って、リストファイルa13には、論理ネットN3に属する6個の寄生素子を測定対象とするという指定のみが格納される。
次いで、分割部2により、リストファイル13,14,15,22への格納処理の済んでいない論理ネットがあるか否かを判断する(ステップS32)。この時点では、N3以外の全ての論理ネットが未格納で残っているので(ステップS32:Yes)、分割部2により、その残っている論理ネットに対する処理を行う。しかし、リストファイルa13の格納数が既に測定上限数を超えているので(ステップS33:No)、次のリストファイルへ移行し(ステップS35)、ステップS31へ戻る。
2巡目では、分割部2により、残っている論理ネットのうち、寄生素子の数が最も多い論理ネットN1を選択し、その論理ネットN1に属する4個の寄生素子を測定対象とするという指定を、その指定を格納したとしても測定上限数を超えないようなリストファイルb14を選択して格納する(ステップS31)。この時点でも未格納の論理ネットが残っているので(ステップS32:Yes)、分割部2により、リストファイルb14について測定上限数以下の論理ネットがあるか否か、つまり、リストファイルb14の、寄生素子を測定対象とするという指定の格納数(4個)と、残っている論理ネットのうち、寄生素子数が最も少ない論理ネットの寄生素子数とを足した値が、測定上限数(5個)以下であるという条件を満たす論理ネットがあるか否かを判断する(ステップS33)。
ここでは、寄生素子数が最も少ない論理ネットN5の寄生素子数が1個であり、その条件を満たす(ステップS33:Yes)。従って、分割部2により、リストファイルb14に、論理ネットN5に属する1個の寄生素子を測定対象とするという指定を格納する(ステップS34)。そして、ステップS32へ戻り、リストファイルb14について同様の処理が繰り返されることになる。しかし、2巡目でリストファイルb14の格納数が測定上限数に達したので(ステップS33:No)、3巡目では、さらに次のリストファイルへ移行し(ステップS35)、ステップS31へ戻る。
同様にして、4巡目では、リストファイルc15に、論理ネットN6に属する4個の寄生素子を測定対象とするという指定が格納される(ステップS31)。次いで、分割部2により、未格納の論理ネットがあるか否かを判断する(ステップS32)。論理ネットN2および論理ネットN4が未格納で残っている(ステップS32:Yes)。しかし、論理ネットN2の寄生素子数は3個であり、論理ネットN4の寄生素子数は2個である。既にリストファイルc15の格納数は4個であり、測定上限数まではあと1個しかないので、論理ネットN2も論理ネットN4もリストファイルc15に格納することはできない。つまり、測定上限数以下の論理ネットはない(ステップS33:No)。従って、次のリストファイルへ移行し(ステップS35)、ステップS31へ戻る。
同様にして、5巡目では、リストファイルd22に、論理ネットN2に属する3個の寄生素子を測定対象とするという指定が格納される(ステップS31)。次いで、N4が未格納の論理ネットとして残っており(ステップS32:Yes)、リストファイルd22に論理ネットN4の寄生素子を測定対象とするという指定を格納しても、リストファイルd22の格納数は測定上限数を超えない(ステップS33:Yes)。従って、リストファイルd22に論理ネットN4の寄生素子を測定対象とするという指定が格納される(ステップS34)。そして、全ての論理ネットに対する処理が終了し、未処理の論理ネットがなくなったので(ステップS32:No)、一連の分割数制限なし分割処理を終了し、前記ステップS3の電流計測処理へ移行する。
なお、本実施の形態で説明した電流判定方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
また、本実施の形態で説明した電流判定装置は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けIC(以下、単に「ASIC」と称す。)やFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、例えば、上述した電流判定装置の機能1〜7をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、電流判定装置を製造することができる。
以上に述べた実施形態によれば、シミュレーション可能な回路の規模を大きくすることができる電流判定プログラム、電流判定装置および電流判定方法が提供される。また、シミュレーションに要する時間を短縮することができる電流判定プログラム、電流判定装置および電流判定方法が提供される。
以上に述べた実施形態によれば、各計測部は、ネットリストの全ての寄生素子を用いずに、ネットリストのうちの一部の論理ネットの寄生素子を用いて回路の電流を計測することができる。また、回路の電流計測処理を複数の計測部を用いて並列に処理することができる。従って、全ての寄生素子を用いて回路の電流を計測する場合に比べて、シミュレーション可能な回路の規模を大きくすることができる。また、シミュレーションに要する時間を短縮することができる。
なお、全てのリストファイルについて回路の電流計測処理を並列で行う必要はない。例えば、リストファイルa13を用いた電流計測処理、リストファイルb14を用いた電流計測処理およびリストファイルc15を用いた電流計測処理を同一の計測部で順次行ってもよいし、リストファイルa13を用いた電流計測処理およびリストファイルb14を用いた電流計測処理を同一の計測部で順次行うのと平行して、別の計測部でリストファイルc15を用いた電流計測処理を行ってもよい。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)コンピュータを、回路のネットリストを複数のグループに分割する分割手段、前記分割手段により分割された前記グループごとに当該グループに属する寄生素子を用いて前記回路の電気的特性値を計測する計測手段、前記計測手段により計測された前記電気的特性値を平均化する平均化手段、として機能させることを特徴とする電流判定プログラム。
(付記2)前記計測手段は、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする付記1に記載の電流判定プログラム。
(付記3)前記コンピュータを、前記回路のレイアウトデータに基づいて前記ネットリストを抽出する抽出手段、前記平均化手段により平均化された平均特性値に基づいて前記回路のレイアウトパターンを判定する判定手段、として機能させることを特徴とする付記1または2に記載の電流判定プログラム。
(付記4)前記分割手段は、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子が所定の分割数のグループに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記1〜3のいずれか一つに記載の電流判定プログラム。
(付記5)前記分割手段は、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子がグループ当たりの寄生素子の上限数を超えずに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記1〜3のいずれか一つに記載の電流判定プログラム。
(付記6)前記分割手段は、単一の前記論理ネットに属する前記寄生素子の数が前記上限数を超えている場合、当該論理ネットを単独で一つのグループに割り当てることを特徴とする付記5に記載の電流判定プログラム。
(付記7)回路のネットリストを複数のグループに分割する分割部と、前記分割部により分割された前記グループごとに当該グループに属する寄生素子を用いて前記回路の電気的特性値を計測する計測部と、前記計測部により計測された前記電気的特性値を平均化する平均化部と、を備えることを特徴とする電流判定装置。
(付記8)前記計測部は、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする付記7に記載の電流判定装置。
(付記9)前記回路のレイアウトデータに基づいて前記ネットリストを抽出する抽出部と、前記平均化部により平均化された平均特性値に基づいて前記回路のレイアウトパターンを判定する判定部と、をさらに備えることを特徴とする付記7または8に記載の電流判定装置。
(付記10)前記分割部は、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子が所定の分割数のグループに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記7〜9のいずれか一つに記載の電流判定装置。
(付記11)前記分割部は、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子がグループ当たりの寄生素子の上限数を超えずに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記7〜9のいずれか一つに記載の電流判定装置。
(付記12)前記分割部は、単一の前記論理ネットに属する前記寄生素子の数が前記上限数を超えている場合、当該論理ネットを単独で一つのグループに割り当てることを特徴とする付記11に記載の電流判定装置。
(付記13)回路のネットリストを複数のグループに分割する分割ステップと、前記分割ステップにより分割された前記グループごとに当該グループに属する寄生素子を用いて前記回路の電気的特性値を計測する計測ステップと、前記計測ステップにより計測された前記電気的特性値を平均化する平均化ステップと、を含むことを特徴とする電流判定方法。
(付記14)前記計測ステップでは、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする付記13に記載の電流判定方法。
(付記15)前記分割ステップの前に、前記回路のレイアウトデータに基づいて前記ネットリストを抽出する抽出ステップと、前記平均化ステップの後に、前記平均化ステップにより平均化された平均特性値に基づいて前記回路のレイアウトパターンを判定する判定ステップと、をさらに含むことを特徴とする付記13または14に記載の電流判定方法。
(付記16)前記分割ステップでは、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子が所定の分割数のグループに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記13〜15のいずれか一つに記載の電流判定方法。
(付記17)前記分割ステップでは、前記ネットリストに基づいて論理ネットごとに前記寄生素子の数を抽出し、抽出された前記寄生素子がグループ当たりの寄生素子の上限数を超えずに一様に配分されるように、前記論理ネットを前記グループに配分することを特徴とする付記13〜15のいずれか一つに記載の電流判定方法。
(付記18)前記分割ステップでは、単一の前記論理ネットに属する前記寄生素子の数が前記上限数を超えている場合、当該論理ネットを単独で一つのグループに割り当てることを特徴とする付記17に記載の電流判定方法。
実施の形態にかかる電流判定装置の機能的構成を示す説明図である。 実施の形態にかかるコンピュータ装置のハードウェア構成を示す説明図である。 実施の形態にかかる電流判定装置による判定手順の概略を示す説明図である。 図3に示す判定手順における分割処理の詳細な手順を示す説明図である。 図4に示す分割手順により抽出された寄生素子の記述例を示す説明図である。 図5に示す寄生素子の例を格納したネットテーブルの一例を示す説明図である。 図4に示す分割数制限付き分割処理の詳細な手順を示す説明図である。 図7に示す分割数制限付き分割処理における論理ネットの配分方法を示す説明図である。 図4に示す分割数制限なし分割処理の詳細な手順を示す説明図である。 図9に示す分割数制限なし分割処理における論理ネットの配分方法を示す説明図である。
符号の説明
1 抽出部
2 分割部
3,4,5 計測部
6 平均化部
7 判定部
11 レイアウトデータ
12 ネットリスト

Claims (7)

  1. コンピュータを、
    回路のネットリストを複数のグループに分割する分割手段、
    前記分割手段により分割された前記グループごとに当該グループに属する寄生素子を用いた前記回路のシミュレーションにより、前記回路の配線を流れる電流を計測する計測手段、
    前記計測手段により計測された前記回路の配線ごとの平均電流値を求める平均化手段、
    として機能させることを特徴とする電流判定プログラム。
  2. 前記計測手段は、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする請求項1に記載の電流判定プログラム。
  3. 前記コンピュータを、
    前記回路のレイアウトデータに基づいて前記ネットリストを抽出する抽出手段、
    前記平均化手段により平均化された平均電流値を許容値と比較して前記回路の電流密度違反の有無を判定する判定手段、
    として機能させることを特徴とする請求項1または2に記載の電流判定プログラム。
  4. 回路のネットリストを複数のグループに分割する分割部と、
    前記分割部により分割された前記グループごとに当該グループに属する寄生素子を用いた前記回路のシミュレーションにより、前記回路の配線を流れる電流を計測する計測部と、
    前記計測部により計測された前記回路の配線ごとの平均電流値を求める平均化部と、
    を備えることを特徴とする電流判定装置。
  5. 前記計測部は、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする請求項4に記載の電流判定装置。
  6. コンピュータが、
    回路のネットリストを複数のグループに分割する分割ステップと、
    前記分割ステップにより分割された前記グループごとに当該グループに属する寄生素子を用いた前記回路のシミュレーションにより、前記回路の配線を流れる電流を計測する計測ステップと、
    前記計測ステップにより計測された前記回路の配線ごとの平均電流値を求める平均化ステップと、
    を実行することを特徴とする電流判定方法。
  7. 前記計測ステップでは、二つ以上の前記グループに対して並列に計測処理を行うことを特徴とする請求項6に記載の電流判定方法。
JP2008276733A 2008-10-28 2008-10-28 電流判定プログラム、電流判定装置および電流判定方法 Expired - Fee Related JP5239745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008276733A JP5239745B2 (ja) 2008-10-28 2008-10-28 電流判定プログラム、電流判定装置および電流判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008276733A JP5239745B2 (ja) 2008-10-28 2008-10-28 電流判定プログラム、電流判定装置および電流判定方法

Publications (2)

Publication Number Publication Date
JP2010108048A JP2010108048A (ja) 2010-05-13
JP5239745B2 true JP5239745B2 (ja) 2013-07-17

Family

ID=42297472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008276733A Expired - Fee Related JP5239745B2 (ja) 2008-10-28 2008-10-28 電流判定プログラム、電流判定装置および電流判定方法

Country Status (1)

Country Link
JP (1) JP5239745B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112580292B (zh) * 2020-12-14 2022-06-21 南京华大九天科技有限公司 加速提取电阻的方法、电子设备及计算机可读存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07287051A (ja) * 1994-04-20 1995-10-31 Fujitsu Ltd 論理シミュレータ用入力データ作成装置
JPH103489A (ja) * 1996-06-18 1998-01-06 Mitsubishi Electric Corp Lsi設計用回路シミュレーション装置
JPH10283391A (ja) * 1997-04-09 1998-10-23 Mitsubishi Electric Corp レイアウト検証装置
JP4302295B2 (ja) * 2000-06-14 2009-07-22 富士通マイクロエレクトロニクス株式会社 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体
JP2004078428A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp レイアウト検証装置
JP2005251058A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd 半導体集積回路のシミュレーション方法
JP2006171818A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd クロストーク検証装置およびクロストーク検証方法
JP4799311B2 (ja) * 2006-08-01 2011-10-26 パナソニック株式会社 エレクトロマイグレーション検証方法

Also Published As

Publication number Publication date
JP2010108048A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5011830B2 (ja) データ処理方法、データ処理プログラム、該プログラムを記録した記録媒体およびデータ処理装置
US11176295B1 (en) Matched net and device analysis based on parasitics
US8234610B2 (en) Design rule management method, design rule management program, rule management apparatus, and rule verification apparatus
JP5098970B2 (ja) リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法
JP5699768B2 (ja) 回路シミュレーション方法および回路シミュレーション装置
JP2015166981A (ja) レイアウト検証方法、検証装置、及び検証プログラム
JP5239745B2 (ja) 電流判定プログラム、電流判定装置および電流判定方法
US7559042B2 (en) Layout evaluating apparatus
US8185858B2 (en) Apparatus, method, and program for predicting layout wiring congestion
JP4575326B2 (ja) 基板レイアウトチェックシステムおよび方法
JP5239970B2 (ja) リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法
US9141734B2 (en) System and method of refining a topological indexed mesh
US20090132214A1 (en) Element grouping method for finite element method analysis, and computer-readable storage medium
US20080209368A1 (en) Layout design method, layout design apparatus, and computer product
US7043705B2 (en) Estimating current density parameters on signal leads of an integrated circuit
JP7192025B2 (ja) 推移予測装置、推移予測方法、および、推移予測プログラム
JP5045512B2 (ja) 回路設計支援装置及び回路設計支援方法
JP6175637B2 (ja) 電力見積支援プログラム、電力見積支援装置および電力見積支援方法
JP2008186230A (ja) 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JP6620658B2 (ja) 遅延見積方法、遅延見積プログラム、及び遅延見積装置
JP6111880B2 (ja) 検証支援方法、検証支援プログラム、および検証支援装置
JP2010160580A (ja) ホールドエラー修正方法、装置及びプログラム
JP2006146711A (ja) タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム
JP6046478B2 (ja) 回路検証方法、装置、プログラム及び記録媒体
JP6244909B2 (ja) 算出方法、算出プログラム、および算出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees