JP4302295B2 - 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 - Google Patents
回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 Download PDFInfo
- Publication number
- JP4302295B2 JP4302295B2 JP2000178472A JP2000178472A JP4302295B2 JP 4302295 B2 JP4302295 B2 JP 4302295B2 JP 2000178472 A JP2000178472 A JP 2000178472A JP 2000178472 A JP2000178472 A JP 2000178472A JP 4302295 B2 JP4302295 B2 JP 4302295B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- circuit
- analysis level
- level
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に代表される電子回路における過渡応答解析用の回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体に関するものであり、特に、解析処理時間を増加させることなく、解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体に関するものである。
【０００２】
【従来の技術】
半導体集積回路の過渡応答における動作検証おいては、コンピュータによる過渡応答解析のための回路シミュレーションが行われてきた。
【０００３】
従来より、この回路シミュレーションの手法には２つの方法がある。その１つは、電圧・電流値等のアナログ値の精度を確保したアナログ解析のシミュレーション方法であり、代表的なものとしてカリフォルニア大学バークレー校で開発されたＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）がある。構成素子の物理的な特性を数式化して詳細な素子モデルパラメータとし、回路動作を支配する常微分方程式を幾つかの数値解析手法により解くことで各計算時間における各部の電圧・電流値等を算出していくものでありアナログ解析に有効な手法である。高い計算精度を確保するための数値計算量は膨大であるため、比較的小規模で高精度の解析を必要とするアナログ集積回路において使用されている手法である。
【０００４】
他の方法は、近年において益々高集積化の一途をたどる大規模集積回路の過渡応答解析において論理の解析に使用される論理解析のシミュレーション方法であり、基本論理ゲート、スイッチ素子、遅延素子等の基本的な回路や、大きな回路ブロックについての論理機能を記述した論理マクロブロックについて論理応答や動作タイミング等を定義した論理回路モデルパラメータを使用して、相互に接続された論理回路モデルパラメータ間に伝播する信号の論理レベルの応答や伝播のタイミング等を解析していくもので論理解析に有効な手法である。実際の電圧値は計算できないため、解析結果の精度はアナログ解析には及ばないが、大規模集積回路の過渡応答における論理検証に有効な手法である。
【０００５】
図１（Ａ）に示すように、大規模集積回路１００の過渡応答解析においても高精度解析への対応として内蔵されている各回路ブロックＡ、Ｂ、Ｃ、Ｄに対して、より基本的な回路単位へのモデル化や、より精細な条件を設定した論理回路モデルパラメータ（Ｄ１００）での解析、また寄生素子パラメータ（Ｄ１０３）の付加等の各種の対策が、集積回路１００の大規模化とシミュレーションエンジンＳ１０１の能力との関係により、解析処理時間と解析精度とのバランスを調整しながら行われている。
【０００６】
更に近年、システム全体の集積化を図るいわゆるシステムＬＳＩ技術の進展に伴い、アナログ機能部分とデジタル機能部分とを混載したミックスドシグナル集積回路１０１の開発が進んできており、その解析ツールとしてアナログ機能部分はアナログ解析エンジンにより、デジタル機能部分は論理解析エンジンにより解析を行うミックスドシグナルシミュレータＳ１０２なるものが提案されている。この場合、図１（Ｂ）に示すように、アナログ解析エンジンで解析するアナログ機能部分Ｂ、Ｄは、アナログ解析用のモデルパラメータ２（Ｄ１０２）が設定され、論理解析エンジンで解析するデジタル機能部分Ａ、Ｃは、論理解析用のモデルパラメータ１（Ｄ１０１）が設定される。
【０００７】
【発明が解決しようとする課題】
しかしながら、大規模集積回路１００にて使用されている論理解析のシミュレーションＳ１０１においては、現実的な解析処理時間を確保するため、基本的回路単位の論理回路モデルパラメータ（Ｄ１００）、精細な条件の論理回路モデルパラメータ（Ｄ１００）、寄生素子パラメータ（Ｄ１０３）の付加等の適用については回路解析において問題ならない範囲内で簡易化を図ってきたが、近年の更なる高集積化に伴う微細化、高速化により、従来では顕在化していなかった素子構造上の固有な特性や信号の切り替わりタイミングが動作に影響を及ぼすようになり、従来の解析精度では捕らえることができない信号線間のクロストーク等による誤動作が発生するようになり、回路動作を設計段階で検証することができず問題である。
【０００８】
また、アナログ・デジタル混載シミュレーションＳ１０２によれば、高精度の解析を必要とするアナログ機能部分Ｂ、Ｄについてはアナログ解析エンジン（回路シミュレーション２）を使用し、他の部分Ａ、Ｃについては論理解析エンジン（回路シミュレーション１）を使用してやれば、アナログ機能部分Ｂ、Ｄについてのみ高精度の解析を行うことができる。しかしながらこの場合、アナログ解析エンジン（回路シミュレーション２）で解析を行う回路ブロックＢ、Ｄについては、アナログ解析用のモデルパラメータ２（Ｄ１０２）が設定されているのみであり解析期間中変更されることはないため、解析期間中の特定の時間帯にのみ設計上のクリティカルな動作をする場合にも、全期間に渡ってアナログ解析エンジン（回路シミュレーション２）による詳細な解析を行わなければならず解析処理時間を必要以上に必要とすることとなり、アナログ解析エンジン（回路シミュレーション２）と論理解析エンジン（回路シミュレーション１）とを効率よく使い分けることができず問題である。
【０００９】
本発明は前記従来技術の問題点を解消するためになされたものであり、電子回路の過渡応答解析において、解析処理時間を増加させることなく解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る回路シミュレーション方法は、電子回路の過渡応答を解析する際、解析レベル毎に異なるパラメータが記憶されている解析レベル記憶手段より電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを、解析レベル切り替え手段により選択して解析計算を行う回路シミュレーション方法において、解析レベル記憶手段には、電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、解析レベル記憶手段から選択される解析レベルは、解析レベル切り替え手段により解析時間帯毎に必要とされる解析すべき精度に対応して動的に切り替えられることを特徴とする。
【００１１】
これにより、電子回路の過渡応答解析をする際、電子回路内の部分回路毎に設計上のクリティカルな動作をする解析時間帯で解析精度を高め、それ以外の時間帯では解析精度を緩めて解析処理時間を短縮することができ、部分回路毎及び解析時間帯毎に必要に応じて動的に解析精度を切り替えることができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
また、電子回路内の物理的な構造から形成される寄生効果を、寄生素子パラメータとして定義し、解析に必要な特性を有する寄生素子パラメータを電子回路を構成する部分回路として付加するので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる寄生効果を動的に付加することができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。また寄生素子パラメータを部分回路として扱うので、すでに定義されている部分回路に組み込む必要がなく既存の解析用回路構成を変更する必要はない。
【００１２】
また、請求項２に係る回路シミュレーション方法は、請求項１に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に記述内容が異なる、部分回路の機能・動作を記述する複数の回路モデルパラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の回路モデルパラメータのうちから解析に必要な回路モデルパラメータを適宜選択することを特徴とする。
【００１３】
これにより、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性等から決定される部分回路の回路特性のうち解析に必要な特性を過渡応答解析用パラメータとして回路モデルパラメータとし、これを解析精度毎に必要となる回路特性に応じて複数種類備えるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる回路モデルパラメータを動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００１４】
また、請求項３に係る回路シミュレーション方法は、請求項１又は請求項２に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に記述内容が異なる、部分回路を構成する構成素子の特性を記述する複数の素子モデルパラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の素子モデルパラメータのうちから解析に必要な素子モデルパラメータを適宜選択することを特徴とする。
【００１５】
これにより、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性等のうち解析に必要な特性を過渡応答解析用パラメータとして素子モデルパラメータとし、これを解析精度毎に必要となる素子特性に応じて複数種類備えるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる素子モデルパラメータを動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００１６】
【００１７】
【００１８】
また、請求項４に係る回路シミュレーション方法は、請求項１乃至請求項３に記載の回路シミュレーション方法において、解析レベル記憶手段には、過渡応答動作に基づいて算出される電子回路の物理的な環境要因パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、解析に必要な環境要因パラメータを適宜選択することを特徴とする。
【００１９】
これにより、過渡応答動作に基づいて算出される電子回路の物理的な条件を環境要因パラメータとして、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて動的に選択することができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２０】
また、請求項５に係る回路シミュレーション方法は、請求項１乃至請求項４に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に異なる、過渡応答解析計算の解析時間間隔を定義する複数の解析時間間隔パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の解析時間間隔パラメータのうちから解析に必要な解析時間間隔パラメータを適宜選択することを特徴とする。
【００２１】
これにより、過渡応答解析において、信号遷移が急峻な遷移を伴う動作を行う部分に対しては、その時間帯での過渡応答解析計算における解析時間間隔パラメータを狭く設定して信号遷移を精度よく計算し、それ以外の部分回路及び解析時間帯においては、過渡応答解析計算における解析時間間隔パラメータを広く設定することができ、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる過渡応答解析計算における解析時間間隔パラメータの広狭を動的に切り替えることができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２２】
また、請求項６に係る回路シミュレーション装置は、電子回路の過渡応答を解析する際、電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを選択して解析計算を行う回路シミュレーション装置において、電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータを記憶する解析レベル記憶手段と、解析レベル切り替え手段とを備え、解析レベル切り替え手段は、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、所定の解析時間帯において部分回路毎に必要とされる解析すべき精度に基づいて解析レベル記憶手段に記憶されている解析レベルを、適宜選択して動的に切り替えることを特徴とする。
【００２３】
請求項６に係る回路シミュレーション装置では、解析レベル記憶手段には、寄生素子パラメータが記憶されており、解析レベル切り替え手段が、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、所定の解析時間帯において部分回路毎に必要とされる解析すべき精度に基づいて解析レベル記憶手段に記憶されている解析レベルを、適宜動的に切り替えて過渡応答解析を行う。
【００２４】
これにより、解析レベル記憶手段から、寄生素子パラメータを参照できるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる情報を動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
また、電子回路内の物理的な構造から形成される寄生効果を、寄生素子パラメータとして定義し、解析に必要な特性を有する寄生素子パラメータを電子回路を構成する部分回路として付加するので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる寄生効果を動的に付加することができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。また寄生素子パラメータを部分回路として扱うので、すでに定義されている部分回路に組み込む必要がなく既存の解析用回路構成を変更する必要はない。
【００２５】
また、請求項７に係る記憶媒体は、請求項１乃至請求項５に記載のうちの少なくとも何れか１の請求項に記載の回路シミュレーション方法にて電子回路の過渡応答解析を実行する回路シミュレーションプログラムを記憶した記憶媒体である。
【００２６】
これにより、電子回路の過渡応答解析を行う際、電子回路を構成する部分回路の回路特性から解析に必要な過渡応答解析用の回路モデルパラメータ、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性から解析に必要な過渡応答解析用の素子モデルパラメータ、電子回路内に形成される寄生素子パラメータの付加、過渡応答動作に基づいて変化した物理的条件としての環境要因パラメータの選択、及び過渡応答解析計算における解析時間間隔パラメータの設定等を解析精度毎に複数種類備え、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて適宜動的に切り替える電子回路の過渡応答解析用の回路シミュレーションプログラムを記憶媒体から読み出して解析を行うことができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２７】
【発明の実施の形態】
以下、本発明について具体化した実施形態を図２乃至図６に基づき図面を参照しつつ詳細に説明する。図２は、本実施形態における回路シミュレーション方法を示す概念図である。図３は、回路シミュレーション方法における処理の流れを示すフローチャートである。図４は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち回路モデルパラメータの具体例を示す回路図である。図５は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち素子モデルパラメータの具体例を示す回路図である。図６は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち寄生素子パラメータの具体例を示す回路図である。
【００２８】
図２に示すように、本実施形態においては、集積回路１００、１０１を構成する個々の回路ブロックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロックを構成する素子について、解析精度が十分ではないが高速な解析処理を行うことができるモデルパラメータ１（Ｄ１）と、解析精度が高く詳細な解析を行うことができるモデルパラメータ２（Ｄ２）の２種類のモデルパラメータを備えており、更に集積回路内に形成された寄生効果のうち回路動作に影響を与える可能性がある寄生素子パラメータ（Ｄ３）や、過渡応答動作に基づいて順次変化する回路内所定部分の素子温度等の環境要因パラメータ（Ｄ４）が備えられており、詳細シミュレーションを行う回路シミュレーション２における解析における計算時間間隔について設定されている解析時間間隔パラメータ（Ｄ５）と共に、本実施形態において過渡応答解析の回路シミュレーション１、２を行うにあたり、所定の回路ブロックに対して必要な時間帯において、動的に解析精度を変えて計算を行うために適宜選択されるようになっている。
【００２９】
さて、実際の回路シミュレーション動作を図３のフローチャートに従い説明する。回路シミュレーション動作のスタートにより、ステップ（以下、Ｓと略記する。）１においてモデルパラメータ１（Ｄ１）を読み込んで回路シミュレーション１を開始する。ここで、モデルパラメータ１（Ｄ１）は、解析処理時間を重視して迅速に解析処理を行う設定のモデルパラメータであり、回路動作上特にクリティカルな動作ではない部分に対して行う通常の解析に使用するものである。回路シミュレーション１による解析中に素子温度等の環境要因パラメータを更新すべき書き換え時間になると（Ｓ２：ＹＥＳ）、回路シミュレーション１は環境要因に関係する条件パラメータを抽出し、環境要因パラメータ（Ｄ４）の書き換えを行う（Ｓ３）。この環境要因パラメータ（Ｄ４）は、特に後述の詳細な回路シミュレーション２における条件設定パラメータとして使用されるパラメータである。素子温度に代表されるように、これらのパラメータは過渡応答動作に対する積分値であるため、所定の解析時間毎に順次蓄積していく必要がある。
【００３０】
更に解析を続け（Ｓ４：ＮＯ）、解析時間が設計上のクリティカルな動作に入り詳細な回路シミュレーション２を開始すべき時間帯となったところで（Ｓ４：ＹＥＳ）、それまでに回路シミュレーション１にて計算した解析処理結果を、回路シミュレーション２における新たなパラメータの初期値として受け渡し（Ｓ５）、詳細な解析を行う回路シミュレーション２の実行に移る（Ｓ６）。この場合の受け渡すべきパラメータの内容は、後述する回路モデルパラメータ２（Ｄ２）、寄生素子パラメータ（Ｄ３）、環境要因パラメータ（Ｄ４）、解析時間間隔パラメータ（Ｄ５）等であり、必要となる解析精度に応じた解析レベルに従って、必要となるパラメータを適宜選択して詳細なシミュレーションを行う回路シミュレーション２において使用される。
【００３１】
回路シミュレーション２での詳細な解析が必要となる解析時間帯が終了すれば（Ｓ７：ＹＥＳ）、回路シミュレーション２による解析計算の処理結果を、通常の解析を行う回路シミュレーション１で使用するパラメータの初期値として受け渡し（Ｓ８）、回路シミュレーション１の実行に戻る（Ｓ９）。
【００３２】
以上の解析フローを繰り返しながら（Ｓ１０：ＮＯ）、解析レベルの切り替え時間に従い通常の解析を行う回路シミュレーション１と詳細な解析を行う回路シミュレーション２とでそれぞれの解析レベルの対応したパラメータを受け渡しながら解析が進められる。シミュレーション切り替えの時間設定は、集積回路１００、１０１全体に対して同時に設定されることも可能であるが、詳細な解析が必要となる回路ブロック毎に固有な時間帯として設定されることもできる。即ち、過渡応答解析において、回路ブロック毎に必要とされる所定の解析時間帯で、個々の回路ブロックの解析レベルに適合した回路シミュレーションを適宜選択しながら解析を進めることができる。
【００３３】
次に、通常の解析を行う回路シミュレーション１と詳細な解析を行う回路シミュレーション２との間で受け渡すパラメータについて以下に具体的に示す。以下の具体例では、インバータ素子を３段接続した回路ブロックを例にとって説明する。この回路ブロックはインバータ３段の伝播遅延をもって反転出力を得る回路ブロックであり、以下の説明では遅延反転ブロックＥと記述する。以下、遅延反転ブロックＥについて回路モデルパラメータ、素子モデルパラメータ、寄生素子パラメータのそれぞれについて解析レベルの違いに伴うモデルパラメータの違いを説明する。
【００３４】
遅延反転ブロックＥを回路モデルパラメータで表す場合、論理レベルモデルパラメータ（図４（Ａ））とトランジスタ回路レベルモデルパラメータ（図４（Ｂ））の２つのレベルのモデルパラメータが考えられる。ここで、論理レベルモデルパラメータ（図４（Ａ））とは、対象となる回路ブロックの機能・動作をマクロ的に捕らえてモデル化するものであり、例えば、入出力の論理レベル応答、信号の伝播遅延、出力の駆動能力等をモデル化して回路モデルパラメータとする。遅延反転ブロックＥでは、入力ＩＮと出力ＯＵＴとの論理レベルの反転応答特性、入力ＩＮから出力ＯＵＴへの信号の伝播遅延特性τ、及び出力ＯＵＴからの電流駆動能力ＩＯＵＴを遅延反転ブロックＥの論理レベルの回路モデルパラメータ１として定義することができる。この回路モデルパラメータ１は、論理解析レベル相当のモデルパラメータであり、回路シミュレーション１での解析に使用して好適なものである。
【００３５】
また、トランジスタ回路レベルモデルパラメータ（図４（Ｂ））とは、回路ブロックの機能・動作をモデル化する際、回路ブロックをより基本的な素子レベルにまで展開してミクロにモデル化するものであり、回路ブロックを幾つかのサブブロックに分解してモデル化することの他、実際の素子であるトランジスタ等の基本素子にまで分解して表現することも含む。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を実際の構成素子であるＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１とＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化した回路モデルパラメータ２として定義することができる。この回路モデルパラメータ２では、遅延反転ブロックＥの機能・動作をより小さな基本単位にて表現することができるので、マクロ的な表現である回路モデルパラメータ１に比してより精細な表現をすることができる。基本単位の素子モデルパラメータとして実際の素子特性をモデル化したトランジスタの素子モデルパラメータ（図５（Ｂ）参照）等を使用すれば、更に解析精度を向上させることができるので、回路モデルパラメータ２は、アナログ解析レベル相当のモデルパラメータとして回路シミュレーション２での解析に使用して好適なものである。
【００３６】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用モデルパラメータを回路モデルパラメータ１から回路モデルパラメータ２に入れ替えると共に、回路モデルパラメータ１における各ノード（入力ＩＮ、Ｎ１、Ｎ２、出力ＯＵＴ）の電位を回路モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。図４には示されてはいないが、回路モデルパラメータ２のノードのうち該当するノードが回路モデルパラメータ１にない場合には、回路モデルパラメータ２に引き渡された各ノード値を基にＤＣ解析を行うことにより算出して決定する。
【００３７】
次に、遅延反転ブロックＥを個々の基本素子であるトランジスタ等の素子モデルパラメータで表現する場合、スイッチレベルモデルパラメータ（図５（Ａ））とトランジスタレベルパラメータ（図５（Ｂ））の２つのレベルのモデルパラメータが考えられる。ここで、スイッチレベルモデルパラメータ（図５（Ａ））とは、対象となる基本素子の機能・動作のエッセンスを捕らえてモデル化するものであり、例えば、トランジスタのデジタル的なスイッチング応答特性、スイッチング応答の遅延、オン抵抗等をモデル化する素子モデルパラメータである。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成するトランジスタペアに対して、Ｐ型のスイッチとＮ型のスイッチのペア（ＳＰ１とＳＮ１、ＳＰ２とＳＮ２、ＳＰ３とＳＮ３）でモデル化しており、各スイッチについて上記のモデル化がされた素子モデルパラメータ１が定義されている。この素子モデルパラメータ１は、論理解析レベル相当のモデルパラメータであり、回路シミュレーション１での解析に使用して好適なものである。
【００３８】
また、トランジスタレベルモデル（図５（Ｂ））とは、基本素子の実動作を忠実に再現するようにモデル化するものであり、例えば、ＭＯＳ型トランジスタの場合にはＩ−Ｖ特性やＣ−Ｖ特性等の解析式に基づいて忠実に再現する素子モデルパラメータである。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成する実際の素子であるＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）を素子モデルパラメータ２として定義することができる。この素子モデルパラメータ２では、遅延反転ブロックＥを構成するトランジスタ等の基本素子を忠実に表現する素子モデルパラメータにより遅延反転ブロックＥについての正確な動作を再現することができるので、素子モデルパラメータ２は、アナログ解析レベル相当のモデルパラメータとして回路シミュレーション２での解析に使用して好適なものである。
【００３９】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用モデルパラメータを素子モデルパラメータ１から素子モデルパラメータ２に入れ替えると共に、素子モデルパラメータ１における各ノード（入力ＩＮ、Ｎ３、Ｎ４、出力ＯＵＴ）の電位を素子モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。ここに、遅延反転ブロックＥは、回路シミュレーション１から回路シミュレーション２への切り替わりに際して構成素子のレベルに変化はないので、全てのノードに対して確実に電圧値の受け渡しを行うことができる。
【００４０】
更に、遅延反転ブロックＥを解析する場合、回路設計上の基本素子のみで行う寄生素子のないモデルパラメータ（図６（Ａ））と回路設計上は意図しない寄生効果を寄生素子として付加したモデルパラメータ（図６（Ｂ））の２つのモデルパラメータが考えられる。寄生素子のないモデルパラメータ（図６（Ａ））とは、回路設計における理想化された状態での回路ブロックの構成を意味し、回路ブロックの機能・動作を保証する基本素子以外には寄生の効果は存在しないモデルパラメータである。回路設計の初期の段階において、また回路動作が寄生素子により影響を受けない条件においては、寄生素子のないモデルパラメータ（図６（Ａ））を使用することにより迅速な解析処理時間での解析が可能となり、回路シミュレーション１に使用して好適なモデルパラメータである。
【００４１】
また、寄生素子を付加したモデルパラメータ（図６（Ｂ））とは、回路動作上必要な基本素子の他に、寄生効果を寄生素子として表現し該当個所に付加したモデルパラメータである。実際の集積回路では、幾層もの拡散層や配線層の積み重ねにより基本素子が形成されるので、拡散層や配線層自体の持つ物理的な特性やそれらの組み合わせにより設計において意図していない寄生の素子構造が分布定数的に、あるいは所定の位置に形成され、それが回路動作に伴うバイアス関係に従い寄生素子として寄生効果を及ぼしてしまう可能性がある。例えば、隣接して配置された配線間の容量成分が寄生容量として作用したり、配線の持つ抵抗成分が寄生抵抗として作用したりすることがある。これらの寄生容量、寄生抵抗はそれ自体が信号伝播に対する遅延効果を持つことに加え、相互に作用して１次遅れの遅延要素となる。また寄生容量は、隣接配線との間で負荷成分として作用し信号遷移時の容量結合効果による線間クロストークの原因ともなる。また極性の異なる拡散層の接合部分には寄生ダイオードが形成され、拡散容量として電位依存性を持った容量成分となり遅延効果を有する場合がある。更には配線の有する寄生インダクタンス成分も今後顕在化する可能性がある。このように微細化・高速化が進む集積回路においては、これらの遅延や線間クロストークが回路動作に重大な影響を与える可能性があり、更に寄生のインダクタンス成分によるノイズ発生等も問題である。従って、寄生素子を付加したモデルパラメータ（図６（Ｂ））における寄生素子を考慮した解析は、上記の寄生効果による回路動作上の問題を解析する際に有効な手段となる。
【００４２】
遅延反転ブロックＥでは、インバータ間の配線Ｎ５、Ｎ６上に分布定数的に分布する容量成分と抵抗成分をπ型遅延構造として２つの寄生容量と１つの寄生抵抗（Ｎ５に対してはＣ１、Ｃ２、Ｒ１、Ｎ６に対してはＣ３、Ｃ４、Ｒ２）に近似してモデル化している。この寄生素子を付加したモデルパラメータ（図６（Ｂ））は、配線遅延をモデル化することにより遅延反転ブロックＥについての正確な信号伝播時間τ´を、寄生素子のないモデルパラメータ（図６（Ａ））による値τより長いより正確な時間として再現することができるので、アナログ解析レベル相当のモデルとして回路シミュレーション２での解析に使用して好適なものである。
【００４３】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用するモデルパラメータを寄生素子のないモデルパラメータ（図６（Ａ））から寄生素子を付加したモデルパラメータ（図６（Ｂ））に入れ替えると共に、寄生素子のないモデルパラメータ（図６（Ａ））における各ノード（入力ＩＮ、Ｎ５、Ｎ６、出力ＯＵＴ）の電位を寄生素子を付加したモデルパラメータ（図６（Ｂ））の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。寄生素子を付加したモデルパラメータ（図６（Ｂ））では寄生素子を付加した関係で、寄生素子のないモデル（図６（Ａ））には存在しないノード（Ｎ５１、Ｎ６１）が追加されるが、このノードの初期値については、ＤＣ解析を行うことにより算出して決定する。
【００４４】
また、詳細な解析を行う回路シミュレーション２を実行するにあたり、環境要因パラメータ（Ｄ４）を使用し必要に応じて素子特性を修正して解析を進めることもできる。例えば、環境要因として、回路ブロック内の所定の素子の素子温度を修正することが考えられる。回路動作により電力消費を伴う際、素子は周囲への放熱特性とバランスする温度まで自己発熱するが、その平衡点は素子で消費する電力に比例し、即ち、素子及び周囲の動作状態に依存して決定される。従って、回路ブロック内に大きな電力を消費する素子が存在する場合には、その素子温度は動作時間に比例して上昇し、部分的に高温状態となる可能性がある。半導体素子は強い温度特性を有するので、温度が変化した素子については素子モデルパラメータはズレてしまい解析精度を悪化させる可能性がある。そこで、図３におけるＳ２、Ｓ３においても示したように、定期的に所定素子の動作状態を確認しながら消費された電力を積算していくことにより、素子温度を環境要因パラメータ（Ｄ４）として記憶しておき、回路シミュレーション２への切り替わり時に該当する素子の素子温度の初期値として環境要因パラメータ（Ｄ４）の値を受け渡すことができる。より正確な動作特性をモデル化することができ、回路シミュレーション２での解析に使用して好適なものである。
【００４５】
一方、解析計算の精度自体を変化させることにより解析レベルを変化させることもできる。解析時間間隔パラメータ（Ｄ５）に設定されている解析計算の時間間隔を回路シミュレーション１よりも狭い間隔にしておき、回路シミュレーション２において解析時間間隔パラメータ（Ｄ５）の設定値を使用することにより、狭い時間間隔で解析を行うものである。回路シミュレーション２への切り替わり時に解析時間間隔パラメータ（Ｄ５）の値を初期値として受け渡すことができる。より狭い時間間隔で詳細な解析計算を行うことができ、回路シミュレーション２での解析に使用して好適なものである。
【００４６】
以上詳細に説明したとおり、本実施形態に係る発明では、集積回路１００、１０１を構成する個々の回路ブロックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロックを構成する素子について、解析精度が十分ではないが高速な解析処理を行うことができるモデルパラメータ１（Ｄ１）と、解析精度が高く詳細な解析を行うことができるモデルパラメータ２（Ｄ２）の２種類のモデルパラメータを備えており、また集積回路内に形成された寄生素子パラメータ（Ｄ３）や、所定素子の素子温度等の環境要因パラメータ（Ｄ４）、更に解析時間間隔パラメータ（Ｄ５）を備えており、回路シミュレーション１において環境要因の書き換え時間に（Ｓ２：ＹＥＳ）環境要因パラメータ（Ｄ４）の書き換えを行いながら（Ｓ３）、詳細な回路シミュレーション２を開始すべき時間帯において（Ｓ４：ＹＥＳ）、回路シミュレーション１による解析計算の処理結果に基づいて、所定の解析初期値を回路シミュレーション２に受け渡し（Ｓ５）、詳細な解析を行う（Ｓ６）。そして、以上のフローを繰り返しながら（Ｓ１０：ＮＯ）、解析レベルの切り替えを集積回路１００、１０１全体に対して同時に、あるいは必要となる回路ブロック毎の固有な時間帯に対して行うことができるので、過渡応答解析において回路ブロック毎に必要とされる所定の解析時間帯で、個々の回路ブロックの解析レベルに適合した回路シミュレーションを、適宜に選択しながら解析を進めることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、回路ブロックの過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００４７】
即ち、遅延反転ブロックＥにおいては、入力ＩＮと出力ＯＵＴとの論理レベルの反転応答特性、入力ＩＮから出力ＯＵＴへの信号の伝播遅延特性τ、及び出力ＯＵＴからの電流駆動能力ＩＯＵＴを、論理レベルの回路モデルパラメータ１として定義してやれば、論理解析レベル相当の解析として回路シミュレーション１での解析に使用して好適なものとなり、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３をＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１とＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化した回路モデルパラメータ２として定義してやれば、遅延反転ブロックＥの機能・動作をより小さな基本単位にて表現してより精細な表現をすることができ、解析精度を向上することができるので、アナログ解析レベル相当の解析として回路シミュレーション２での解析に使用して好適なものとなる。
【００４８】
また、パラメータの受け渡しは、使用するモデルパラメータを回路モデルパラメータ１から回路モデルパラメータ２に入れ替えると共に、回路モデルパラメータ１における各ノード（入力ＩＮ、Ｎ１、Ｎ２、出力ＯＵＴ）の電位を回路モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とし、該当するノードがない場合には、引き渡された各ノード値を基にＤＣ解析を行うことにより算出して決定することができる。
【００４９】
更に、遅延反転ブロックＥを個々の基本素子であるトランジスタ等の素子モデルパラメータで表現する場合には、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成するトランジスタを、Ｐ型のスイッチとＮ型のスイッチ（ＳＰ１とＳＮ１、ＳＰ２とＳＮ２、ＳＰ３とＳＮ３）で素子モデルパラメータ１として定義でき、論理解析レベル相当の解析のために回路シミュレーション１で使用して好適なものとなり、個々のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）をＩ−Ｖ特性やＣ−Ｖ特性等の解析式に基づいて実素子を忠実に再現する素子モデルパラメータ２として定義することができ、アナログ解析レベル相当の解析のために回路シミュレーション２で使用して好適なものとなる。
【００５０】
また、パラメータの受け渡しは、使用するモデルパラメータを素子モデルパラメータ１から素子モデルパラメータ２に入れ替えると共に、素子モデルパラメータ１における各ノード（入力ＩＮ、Ｎ３、Ｎ４、出力ＯＵＴ）の電位を素子モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることで行うことができる。
【００５１】
加えて、遅延反転ブロックＥから寄生素子パラメータを削除してやれば、回路設計における理想化された状態で解析を行うことができ、回路設計の初期段階や、回路動作が寄生素子パラメータにより影響を受けない条件等において、迅速な解析処理時間での解析が可能となり回路シミュレーション１に使用して好適なモデルパラメータとなり、寄生素子パラメータを付加してやれば、インバータ間の配線Ｎ５、Ｎ６上に分布定数的に分布する容量成分と抵抗成分をπ型遅延構造として２つの寄生容量と１つの寄生抵抗（Ｎ５に対してはＣ１、Ｃ２、Ｒ１、Ｎ６に対してはＣ３、Ｃ４、Ｒ２）に近似してモデル化でき、アナログ解析レベル相当の解析のための回路シミュレーション２に使用して好適なものとなる。
【００５２】
また、パラメータの受け渡しは、寄生素子パラメータの付加・削除を入れ替えると共に、該当ノードに電位を引き渡して初期値とし、寄生素子パラメータの付加により追加されたノードの初期値については、ＤＣ解析を行うことにより算出して決定することができる。
【００５３】
更に、所定素子の動作により部分的に温度変化した素子について、定期的に所定素子の動作状態を確認しながら消費された電力を積算していく（図３のＳ２、Ｓ３）ことにより、素子温度を環境要因パラメータ（Ｄ４）として記憶し、回路シミュレーション２への切り替わり時に該当する素子の素子温度の初期値として環境要因パラメータ（Ｄ４）値を受け渡すことができるので、より正確な動作特性をモデル化することができ、回路シミュレーション２での解析に使用して好適なものとなる。
【００５４】
また、解析時間間隔パラメータ（Ｄ５）に設定されている解析計算の時間間隔を回路シミュレーション１よりも狭い間隔にしておけば、回路シミュレーション２において解析時間間隔パラメータ（Ｄ５）の設定値を使用することにより、狭い時間間隔で解析を行うことができ、回路シミュレーション２での解析に使用して好適なものとなる。
【００５５】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態は、解析レベルの異なる回路シミュレーション１、２を切り替えるフローチャート（図３）を遅延反転ブロックＥに適用して説明したが、本実施形態は単一の回路ブロックへの適用に限定されるものではなく、任意の回路ブロック間で協調して同時に適用することも可能である。
また、解析レベルの切り替えについて、通常の解析レベルと詳細な解析レベルとの２段階に切り替える場合について説明したが、これに限定されることはなく、必要に応じて解析レベルを３段階以上の多段階として適宜切り替えを行う設定とすることもできる。
更に、本実施形態においては、半導体集積回路における過渡応答解析を例に説明したが、本発明はこれに限定されるものではなく、回路基板設計における熱解析、ノイズ解析、ＥＭＩ解析等の解析にも適用できるほか、過渡応答解析をするその他の用途に対しても適用可能である。
【００５６】
【発明の効果】
本発明によれば、電子回路の過渡応答解析において、必要とされる解析レベルに応じて、電子回路内の回路ブロック毎に任意の解析時間帯で解析精度を変更することができ、高精度の解析が必要となる部分に対してのみ詳細な解析を行い、それ以外の部分については通常の解析とすることができるので、解析処理時間を増加させることなく解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体を提供することができる。
【図面の簡単な説明】
【図１】 従来技術による回路シミュレーション方法の概念図である。
【図２】 本実施形態における回路シミュレーション方法を示す概念図である。
【図３】 図２における回路シミュレーション方法の処理の流れを示すフローチャートである。
【図４】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち回路モデルパラメータの具体例を示す回路図である。
【図５】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち素子モデルパラメータの具体例を示す回路図である。
【図６】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち寄生素子パラメータの具体例を示す回路図である。
【符号の説明】
Ｄ１ モデルパラメータ１
Ｄ２ モデルパラメータ２
Ｄ３ 寄生素子パラメータ
Ｄ４ 環境要因パラメータ
Ｄ５ 解析時間間隔パラメータ
Ａ、Ｂ、Ｃ、Ｄ 回路ブロック
Ｅ 遅延反転ブロック
１００ 大規模集積回路
１０１ ミックスドシグナル集積回路
【発明の属する技術分野】
本発明は、半導体集積回路に代表される電子回路における過渡応答解析用の回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体に関するものであり、特に、解析処理時間を増加させることなく、解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体に関するものである。
【０００２】
【従来の技術】
半導体集積回路の過渡応答における動作検証おいては、コンピュータによる過渡応答解析のための回路シミュレーションが行われてきた。
【０００３】
従来より、この回路シミュレーションの手法には２つの方法がある。その１つは、電圧・電流値等のアナログ値の精度を確保したアナログ解析のシミュレーション方法であり、代表的なものとしてカリフォルニア大学バークレー校で開発されたＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）がある。構成素子の物理的な特性を数式化して詳細な素子モデルパラメータとし、回路動作を支配する常微分方程式を幾つかの数値解析手法により解くことで各計算時間における各部の電圧・電流値等を算出していくものでありアナログ解析に有効な手法である。高い計算精度を確保するための数値計算量は膨大であるため、比較的小規模で高精度の解析を必要とするアナログ集積回路において使用されている手法である。
【０００４】
他の方法は、近年において益々高集積化の一途をたどる大規模集積回路の過渡応答解析において論理の解析に使用される論理解析のシミュレーション方法であり、基本論理ゲート、スイッチ素子、遅延素子等の基本的な回路や、大きな回路ブロックについての論理機能を記述した論理マクロブロックについて論理応答や動作タイミング等を定義した論理回路モデルパラメータを使用して、相互に接続された論理回路モデルパラメータ間に伝播する信号の論理レベルの応答や伝播のタイミング等を解析していくもので論理解析に有効な手法である。実際の電圧値は計算できないため、解析結果の精度はアナログ解析には及ばないが、大規模集積回路の過渡応答における論理検証に有効な手法である。
【０００５】
図１（Ａ）に示すように、大規模集積回路１００の過渡応答解析においても高精度解析への対応として内蔵されている各回路ブロックＡ、Ｂ、Ｃ、Ｄに対して、より基本的な回路単位へのモデル化や、より精細な条件を設定した論理回路モデルパラメータ（Ｄ１００）での解析、また寄生素子パラメータ（Ｄ１０３）の付加等の各種の対策が、集積回路１００の大規模化とシミュレーションエンジンＳ１０１の能力との関係により、解析処理時間と解析精度とのバランスを調整しながら行われている。
【０００６】
更に近年、システム全体の集積化を図るいわゆるシステムＬＳＩ技術の進展に伴い、アナログ機能部分とデジタル機能部分とを混載したミックスドシグナル集積回路１０１の開発が進んできており、その解析ツールとしてアナログ機能部分はアナログ解析エンジンにより、デジタル機能部分は論理解析エンジンにより解析を行うミックスドシグナルシミュレータＳ１０２なるものが提案されている。この場合、図１（Ｂ）に示すように、アナログ解析エンジンで解析するアナログ機能部分Ｂ、Ｄは、アナログ解析用のモデルパラメータ２（Ｄ１０２）が設定され、論理解析エンジンで解析するデジタル機能部分Ａ、Ｃは、論理解析用のモデルパラメータ１（Ｄ１０１）が設定される。
【０００７】
【発明が解決しようとする課題】
しかしながら、大規模集積回路１００にて使用されている論理解析のシミュレーションＳ１０１においては、現実的な解析処理時間を確保するため、基本的回路単位の論理回路モデルパラメータ（Ｄ１００）、精細な条件の論理回路モデルパラメータ（Ｄ１００）、寄生素子パラメータ（Ｄ１０３）の付加等の適用については回路解析において問題ならない範囲内で簡易化を図ってきたが、近年の更なる高集積化に伴う微細化、高速化により、従来では顕在化していなかった素子構造上の固有な特性や信号の切り替わりタイミングが動作に影響を及ぼすようになり、従来の解析精度では捕らえることができない信号線間のクロストーク等による誤動作が発生するようになり、回路動作を設計段階で検証することができず問題である。
【０００８】
また、アナログ・デジタル混載シミュレーションＳ１０２によれば、高精度の解析を必要とするアナログ機能部分Ｂ、Ｄについてはアナログ解析エンジン（回路シミュレーション２）を使用し、他の部分Ａ、Ｃについては論理解析エンジン（回路シミュレーション１）を使用してやれば、アナログ機能部分Ｂ、Ｄについてのみ高精度の解析を行うことができる。しかしながらこの場合、アナログ解析エンジン（回路シミュレーション２）で解析を行う回路ブロックＢ、Ｄについては、アナログ解析用のモデルパラメータ２（Ｄ１０２）が設定されているのみであり解析期間中変更されることはないため、解析期間中の特定の時間帯にのみ設計上のクリティカルな動作をする場合にも、全期間に渡ってアナログ解析エンジン（回路シミュレーション２）による詳細な解析を行わなければならず解析処理時間を必要以上に必要とすることとなり、アナログ解析エンジン（回路シミュレーション２）と論理解析エンジン（回路シミュレーション１）とを効率よく使い分けることができず問題である。
【０００９】
本発明は前記従来技術の問題点を解消するためになされたものであり、電子回路の過渡応答解析において、解析処理時間を増加させることなく解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る回路シミュレーション方法は、電子回路の過渡応答を解析する際、解析レベル毎に異なるパラメータが記憶されている解析レベル記憶手段より電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを、解析レベル切り替え手段により選択して解析計算を行う回路シミュレーション方法において、解析レベル記憶手段には、電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、解析レベル記憶手段から選択される解析レベルは、解析レベル切り替え手段により解析時間帯毎に必要とされる解析すべき精度に対応して動的に切り替えられることを特徴とする。
【００１１】
これにより、電子回路の過渡応答解析をする際、電子回路内の部分回路毎に設計上のクリティカルな動作をする解析時間帯で解析精度を高め、それ以外の時間帯では解析精度を緩めて解析処理時間を短縮することができ、部分回路毎及び解析時間帯毎に必要に応じて動的に解析精度を切り替えることができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
また、電子回路内の物理的な構造から形成される寄生効果を、寄生素子パラメータとして定義し、解析に必要な特性を有する寄生素子パラメータを電子回路を構成する部分回路として付加するので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる寄生効果を動的に付加することができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。また寄生素子パラメータを部分回路として扱うので、すでに定義されている部分回路に組み込む必要がなく既存の解析用回路構成を変更する必要はない。
【００１２】
また、請求項２に係る回路シミュレーション方法は、請求項１に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に記述内容が異なる、部分回路の機能・動作を記述する複数の回路モデルパラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の回路モデルパラメータのうちから解析に必要な回路モデルパラメータを適宜選択することを特徴とする。
【００１３】
これにより、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性等から決定される部分回路の回路特性のうち解析に必要な特性を過渡応答解析用パラメータとして回路モデルパラメータとし、これを解析精度毎に必要となる回路特性に応じて複数種類備えるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる回路モデルパラメータを動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００１４】
また、請求項３に係る回路シミュレーション方法は、請求項１又は請求項２に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に記述内容が異なる、部分回路を構成する構成素子の特性を記述する複数の素子モデルパラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の素子モデルパラメータのうちから解析に必要な素子モデルパラメータを適宜選択することを特徴とする。
【００１５】
これにより、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性等のうち解析に必要な特性を過渡応答解析用パラメータとして素子モデルパラメータとし、これを解析精度毎に必要となる素子特性に応じて複数種類備えるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる素子モデルパラメータを動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００１６】
【００１７】
【００１８】
また、請求項４に係る回路シミュレーション方法は、請求項１乃至請求項３に記載の回路シミュレーション方法において、解析レベル記憶手段には、過渡応答動作に基づいて算出される電子回路の物理的な環境要因パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、解析に必要な環境要因パラメータを適宜選択することを特徴とする。
【００１９】
これにより、過渡応答動作に基づいて算出される電子回路の物理的な条件を環境要因パラメータとして、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて動的に選択することができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２０】
また、請求項５に係る回路シミュレーション方法は、請求項１乃至請求項４に記載の回路シミュレーション方法において、解析レベル記憶手段には、解析レベル毎に異なる、過渡応答解析計算の解析時間間隔を定義する複数の解析時間間隔パラメータが記憶されており、解析レベルの切り替えは、解析レベル切り替え手段により、解析すべき精度に応じて、複数の解析時間間隔パラメータのうちから解析に必要な解析時間間隔パラメータを適宜選択することを特徴とする。
【００２１】
これにより、過渡応答解析において、信号遷移が急峻な遷移を伴う動作を行う部分に対しては、その時間帯での過渡応答解析計算における解析時間間隔パラメータを狭く設定して信号遷移を精度よく計算し、それ以外の部分回路及び解析時間帯においては、過渡応答解析計算における解析時間間隔パラメータを広く設定することができ、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる過渡応答解析計算における解析時間間隔パラメータの広狭を動的に切り替えることができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２２】
また、請求項６に係る回路シミュレーション装置は、電子回路の過渡応答を解析する際、電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを選択して解析計算を行う回路シミュレーション装置において、電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータを記憶する解析レベル記憶手段と、解析レベル切り替え手段とを備え、解析レベル切り替え手段は、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、所定の解析時間帯において部分回路毎に必要とされる解析すべき精度に基づいて解析レベル記憶手段に記憶されている解析レベルを、適宜選択して動的に切り替えることを特徴とする。
【００２３】
請求項６に係る回路シミュレーション装置では、解析レベル記憶手段には、寄生素子パラメータが記憶されており、解析レベル切り替え手段が、解析すべき精度に応じて、解析に必要な寄生素子パラメータを、電子回路を構成する部分回路として付加し、所定の解析時間帯において部分回路毎に必要とされる解析すべき精度に基づいて解析レベル記憶手段に記憶されている解析レベルを、適宜動的に切り替えて過渡応答解析を行う。
【００２４】
これにより、解析レベル記憶手段から、寄生素子パラメータを参照できるので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる情報を動的に切り替えることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
また、電子回路内の物理的な構造から形成される寄生効果を、寄生素子パラメータとして定義し、解析に必要な特性を有する寄生素子パラメータを電子回路を構成する部分回路として付加するので、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて必要となる寄生効果を動的に付加することができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。また寄生素子パラメータを部分回路として扱うので、すでに定義されている部分回路に組み込む必要がなく既存の解析用回路構成を変更する必要はない。
【００２５】
また、請求項７に係る記憶媒体は、請求項１乃至請求項５に記載のうちの少なくとも何れか１の請求項に記載の回路シミュレーション方法にて電子回路の過渡応答解析を実行する回路シミュレーションプログラムを記憶した記憶媒体である。
【００２６】
これにより、電子回路の過渡応答解析を行う際、電子回路を構成する部分回路の回路特性から解析に必要な過渡応答解析用の回路モデルパラメータ、部分回路を構成する素子自身の物理的な特性や素子に付随する構造上の特性から解析に必要な過渡応答解析用の素子モデルパラメータ、電子回路内に形成される寄生素子パラメータの付加、過渡応答動作に基づいて変化した物理的条件としての環境要因パラメータの選択、及び過渡応答解析計算における解析時間間隔パラメータの設定等を解析精度毎に複数種類備え、部分回路毎及び解析時間帯毎に必要となる解析精度に応じて適宜動的に切り替える電子回路の過渡応答解析用の回路シミュレーションプログラムを記憶媒体から読み出して解析を行うことができるので、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、電子回路の過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００２７】
【発明の実施の形態】
以下、本発明について具体化した実施形態を図２乃至図６に基づき図面を参照しつつ詳細に説明する。図２は、本実施形態における回路シミュレーション方法を示す概念図である。図３は、回路シミュレーション方法における処理の流れを示すフローチャートである。図４は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち回路モデルパラメータの具体例を示す回路図である。図５は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち素子モデルパラメータの具体例を示す回路図である。図６は、解析レベルの異なる回路シミュレーションへ受け渡すパラメータのうち寄生素子パラメータの具体例を示す回路図である。
【００２８】
図２に示すように、本実施形態においては、集積回路１００、１０１を構成する個々の回路ブロックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロックを構成する素子について、解析精度が十分ではないが高速な解析処理を行うことができるモデルパラメータ１（Ｄ１）と、解析精度が高く詳細な解析を行うことができるモデルパラメータ２（Ｄ２）の２種類のモデルパラメータを備えており、更に集積回路内に形成された寄生効果のうち回路動作に影響を与える可能性がある寄生素子パラメータ（Ｄ３）や、過渡応答動作に基づいて順次変化する回路内所定部分の素子温度等の環境要因パラメータ（Ｄ４）が備えられており、詳細シミュレーションを行う回路シミュレーション２における解析における計算時間間隔について設定されている解析時間間隔パラメータ（Ｄ５）と共に、本実施形態において過渡応答解析の回路シミュレーション１、２を行うにあたり、所定の回路ブロックに対して必要な時間帯において、動的に解析精度を変えて計算を行うために適宜選択されるようになっている。
【００２９】
さて、実際の回路シミュレーション動作を図３のフローチャートに従い説明する。回路シミュレーション動作のスタートにより、ステップ（以下、Ｓと略記する。）１においてモデルパラメータ１（Ｄ１）を読み込んで回路シミュレーション１を開始する。ここで、モデルパラメータ１（Ｄ１）は、解析処理時間を重視して迅速に解析処理を行う設定のモデルパラメータであり、回路動作上特にクリティカルな動作ではない部分に対して行う通常の解析に使用するものである。回路シミュレーション１による解析中に素子温度等の環境要因パラメータを更新すべき書き換え時間になると（Ｓ２：ＹＥＳ）、回路シミュレーション１は環境要因に関係する条件パラメータを抽出し、環境要因パラメータ（Ｄ４）の書き換えを行う（Ｓ３）。この環境要因パラメータ（Ｄ４）は、特に後述の詳細な回路シミュレーション２における条件設定パラメータとして使用されるパラメータである。素子温度に代表されるように、これらのパラメータは過渡応答動作に対する積分値であるため、所定の解析時間毎に順次蓄積していく必要がある。
【００３０】
更に解析を続け（Ｓ４：ＮＯ）、解析時間が設計上のクリティカルな動作に入り詳細な回路シミュレーション２を開始すべき時間帯となったところで（Ｓ４：ＹＥＳ）、それまでに回路シミュレーション１にて計算した解析処理結果を、回路シミュレーション２における新たなパラメータの初期値として受け渡し（Ｓ５）、詳細な解析を行う回路シミュレーション２の実行に移る（Ｓ６）。この場合の受け渡すべきパラメータの内容は、後述する回路モデルパラメータ２（Ｄ２）、寄生素子パラメータ（Ｄ３）、環境要因パラメータ（Ｄ４）、解析時間間隔パラメータ（Ｄ５）等であり、必要となる解析精度に応じた解析レベルに従って、必要となるパラメータを適宜選択して詳細なシミュレーションを行う回路シミュレーション２において使用される。
【００３１】
回路シミュレーション２での詳細な解析が必要となる解析時間帯が終了すれば（Ｓ７：ＹＥＳ）、回路シミュレーション２による解析計算の処理結果を、通常の解析を行う回路シミュレーション１で使用するパラメータの初期値として受け渡し（Ｓ８）、回路シミュレーション１の実行に戻る（Ｓ９）。
【００３２】
以上の解析フローを繰り返しながら（Ｓ１０：ＮＯ）、解析レベルの切り替え時間に従い通常の解析を行う回路シミュレーション１と詳細な解析を行う回路シミュレーション２とでそれぞれの解析レベルの対応したパラメータを受け渡しながら解析が進められる。シミュレーション切り替えの時間設定は、集積回路１００、１０１全体に対して同時に設定されることも可能であるが、詳細な解析が必要となる回路ブロック毎に固有な時間帯として設定されることもできる。即ち、過渡応答解析において、回路ブロック毎に必要とされる所定の解析時間帯で、個々の回路ブロックの解析レベルに適合した回路シミュレーションを適宜選択しながら解析を進めることができる。
【００３３】
次に、通常の解析を行う回路シミュレーション１と詳細な解析を行う回路シミュレーション２との間で受け渡すパラメータについて以下に具体的に示す。以下の具体例では、インバータ素子を３段接続した回路ブロックを例にとって説明する。この回路ブロックはインバータ３段の伝播遅延をもって反転出力を得る回路ブロックであり、以下の説明では遅延反転ブロックＥと記述する。以下、遅延反転ブロックＥについて回路モデルパラメータ、素子モデルパラメータ、寄生素子パラメータのそれぞれについて解析レベルの違いに伴うモデルパラメータの違いを説明する。
【００３４】
遅延反転ブロックＥを回路モデルパラメータで表す場合、論理レベルモデルパラメータ（図４（Ａ））とトランジスタ回路レベルモデルパラメータ（図４（Ｂ））の２つのレベルのモデルパラメータが考えられる。ここで、論理レベルモデルパラメータ（図４（Ａ））とは、対象となる回路ブロックの機能・動作をマクロ的に捕らえてモデル化するものであり、例えば、入出力の論理レベル応答、信号の伝播遅延、出力の駆動能力等をモデル化して回路モデルパラメータとする。遅延反転ブロックＥでは、入力ＩＮと出力ＯＵＴとの論理レベルの反転応答特性、入力ＩＮから出力ＯＵＴへの信号の伝播遅延特性τ、及び出力ＯＵＴからの電流駆動能力ＩＯＵＴを遅延反転ブロックＥの論理レベルの回路モデルパラメータ１として定義することができる。この回路モデルパラメータ１は、論理解析レベル相当のモデルパラメータであり、回路シミュレーション１での解析に使用して好適なものである。
【００３５】
また、トランジスタ回路レベルモデルパラメータ（図４（Ｂ））とは、回路ブロックの機能・動作をモデル化する際、回路ブロックをより基本的な素子レベルにまで展開してミクロにモデル化するものであり、回路ブロックを幾つかのサブブロックに分解してモデル化することの他、実際の素子であるトランジスタ等の基本素子にまで分解して表現することも含む。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を実際の構成素子であるＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１とＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化した回路モデルパラメータ２として定義することができる。この回路モデルパラメータ２では、遅延反転ブロックＥの機能・動作をより小さな基本単位にて表現することができるので、マクロ的な表現である回路モデルパラメータ１に比してより精細な表現をすることができる。基本単位の素子モデルパラメータとして実際の素子特性をモデル化したトランジスタの素子モデルパラメータ（図５（Ｂ）参照）等を使用すれば、更に解析精度を向上させることができるので、回路モデルパラメータ２は、アナログ解析レベル相当のモデルパラメータとして回路シミュレーション２での解析に使用して好適なものである。
【００３６】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用モデルパラメータを回路モデルパラメータ１から回路モデルパラメータ２に入れ替えると共に、回路モデルパラメータ１における各ノード（入力ＩＮ、Ｎ１、Ｎ２、出力ＯＵＴ）の電位を回路モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。図４には示されてはいないが、回路モデルパラメータ２のノードのうち該当するノードが回路モデルパラメータ１にない場合には、回路モデルパラメータ２に引き渡された各ノード値を基にＤＣ解析を行うことにより算出して決定する。
【００３７】
次に、遅延反転ブロックＥを個々の基本素子であるトランジスタ等の素子モデルパラメータで表現する場合、スイッチレベルモデルパラメータ（図５（Ａ））とトランジスタレベルパラメータ（図５（Ｂ））の２つのレベルのモデルパラメータが考えられる。ここで、スイッチレベルモデルパラメータ（図５（Ａ））とは、対象となる基本素子の機能・動作のエッセンスを捕らえてモデル化するものであり、例えば、トランジスタのデジタル的なスイッチング応答特性、スイッチング応答の遅延、オン抵抗等をモデル化する素子モデルパラメータである。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成するトランジスタペアに対して、Ｐ型のスイッチとＮ型のスイッチのペア（ＳＰ１とＳＮ１、ＳＰ２とＳＮ２、ＳＰ３とＳＮ３）でモデル化しており、各スイッチについて上記のモデル化がされた素子モデルパラメータ１が定義されている。この素子モデルパラメータ１は、論理解析レベル相当のモデルパラメータであり、回路シミュレーション１での解析に使用して好適なものである。
【００３８】
また、トランジスタレベルモデル（図５（Ｂ））とは、基本素子の実動作を忠実に再現するようにモデル化するものであり、例えば、ＭＯＳ型トランジスタの場合にはＩ−Ｖ特性やＣ−Ｖ特性等の解析式に基づいて忠実に再現する素子モデルパラメータである。遅延反転ブロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成する実際の素子であるＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）を素子モデルパラメータ２として定義することができる。この素子モデルパラメータ２では、遅延反転ブロックＥを構成するトランジスタ等の基本素子を忠実に表現する素子モデルパラメータにより遅延反転ブロックＥについての正確な動作を再現することができるので、素子モデルパラメータ２は、アナログ解析レベル相当のモデルパラメータとして回路シミュレーション２での解析に使用して好適なものである。
【００３９】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用モデルパラメータを素子モデルパラメータ１から素子モデルパラメータ２に入れ替えると共に、素子モデルパラメータ１における各ノード（入力ＩＮ、Ｎ３、Ｎ４、出力ＯＵＴ）の電位を素子モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。ここに、遅延反転ブロックＥは、回路シミュレーション１から回路シミュレーション２への切り替わりに際して構成素子のレベルに変化はないので、全てのノードに対して確実に電圧値の受け渡しを行うことができる。
【００４０】
更に、遅延反転ブロックＥを解析する場合、回路設計上の基本素子のみで行う寄生素子のないモデルパラメータ（図６（Ａ））と回路設計上は意図しない寄生効果を寄生素子として付加したモデルパラメータ（図６（Ｂ））の２つのモデルパラメータが考えられる。寄生素子のないモデルパラメータ（図６（Ａ））とは、回路設計における理想化された状態での回路ブロックの構成を意味し、回路ブロックの機能・動作を保証する基本素子以外には寄生の効果は存在しないモデルパラメータである。回路設計の初期の段階において、また回路動作が寄生素子により影響を受けない条件においては、寄生素子のないモデルパラメータ（図６（Ａ））を使用することにより迅速な解析処理時間での解析が可能となり、回路シミュレーション１に使用して好適なモデルパラメータである。
【００４１】
また、寄生素子を付加したモデルパラメータ（図６（Ｂ））とは、回路動作上必要な基本素子の他に、寄生効果を寄生素子として表現し該当個所に付加したモデルパラメータである。実際の集積回路では、幾層もの拡散層や配線層の積み重ねにより基本素子が形成されるので、拡散層や配線層自体の持つ物理的な特性やそれらの組み合わせにより設計において意図していない寄生の素子構造が分布定数的に、あるいは所定の位置に形成され、それが回路動作に伴うバイアス関係に従い寄生素子として寄生効果を及ぼしてしまう可能性がある。例えば、隣接して配置された配線間の容量成分が寄生容量として作用したり、配線の持つ抵抗成分が寄生抵抗として作用したりすることがある。これらの寄生容量、寄生抵抗はそれ自体が信号伝播に対する遅延効果を持つことに加え、相互に作用して１次遅れの遅延要素となる。また寄生容量は、隣接配線との間で負荷成分として作用し信号遷移時の容量結合効果による線間クロストークの原因ともなる。また極性の異なる拡散層の接合部分には寄生ダイオードが形成され、拡散容量として電位依存性を持った容量成分となり遅延効果を有する場合がある。更には配線の有する寄生インダクタンス成分も今後顕在化する可能性がある。このように微細化・高速化が進む集積回路においては、これらの遅延や線間クロストークが回路動作に重大な影響を与える可能性があり、更に寄生のインダクタンス成分によるノイズ発生等も問題である。従って、寄生素子を付加したモデルパラメータ（図６（Ｂ））における寄生素子を考慮した解析は、上記の寄生効果による回路動作上の問題を解析する際に有効な手段となる。
【００４２】
遅延反転ブロックＥでは、インバータ間の配線Ｎ５、Ｎ６上に分布定数的に分布する容量成分と抵抗成分をπ型遅延構造として２つの寄生容量と１つの寄生抵抗（Ｎ５に対してはＣ１、Ｃ２、Ｒ１、Ｎ６に対してはＣ３、Ｃ４、Ｒ２）に近似してモデル化している。この寄生素子を付加したモデルパラメータ（図６（Ｂ））は、配線遅延をモデル化することにより遅延反転ブロックＥについての正確な信号伝播時間τ´を、寄生素子のないモデルパラメータ（図６（Ａ））による値τより長いより正確な時間として再現することができるので、アナログ解析レベル相当のモデルとして回路シミュレーション２での解析に使用して好適なものである。
【００４３】
ここで、回路シミュレーション１から回路シミュレーション２への切り替わり時のパラメータの受け渡しは、使用するモデルパラメータを寄生素子のないモデルパラメータ（図６（Ａ））から寄生素子を付加したモデルパラメータ（図６（Ｂ））に入れ替えると共に、寄生素子のないモデルパラメータ（図６（Ａ））における各ノード（入力ＩＮ、Ｎ５、Ｎ６、出力ＯＵＴ）の電位を寄生素子を付加したモデルパラメータ（図６（Ｂ））の該当するノードに引き渡して回路シミュレーション２における初期値とすることにより行う。寄生素子を付加したモデルパラメータ（図６（Ｂ））では寄生素子を付加した関係で、寄生素子のないモデル（図６（Ａ））には存在しないノード（Ｎ５１、Ｎ６１）が追加されるが、このノードの初期値については、ＤＣ解析を行うことにより算出して決定する。
【００４４】
また、詳細な解析を行う回路シミュレーション２を実行するにあたり、環境要因パラメータ（Ｄ４）を使用し必要に応じて素子特性を修正して解析を進めることもできる。例えば、環境要因として、回路ブロック内の所定の素子の素子温度を修正することが考えられる。回路動作により電力消費を伴う際、素子は周囲への放熱特性とバランスする温度まで自己発熱するが、その平衡点は素子で消費する電力に比例し、即ち、素子及び周囲の動作状態に依存して決定される。従って、回路ブロック内に大きな電力を消費する素子が存在する場合には、その素子温度は動作時間に比例して上昇し、部分的に高温状態となる可能性がある。半導体素子は強い温度特性を有するので、温度が変化した素子については素子モデルパラメータはズレてしまい解析精度を悪化させる可能性がある。そこで、図３におけるＳ２、Ｓ３においても示したように、定期的に所定素子の動作状態を確認しながら消費された電力を積算していくことにより、素子温度を環境要因パラメータ（Ｄ４）として記憶しておき、回路シミュレーション２への切り替わり時に該当する素子の素子温度の初期値として環境要因パラメータ（Ｄ４）の値を受け渡すことができる。より正確な動作特性をモデル化することができ、回路シミュレーション２での解析に使用して好適なものである。
【００４５】
一方、解析計算の精度自体を変化させることにより解析レベルを変化させることもできる。解析時間間隔パラメータ（Ｄ５）に設定されている解析計算の時間間隔を回路シミュレーション１よりも狭い間隔にしておき、回路シミュレーション２において解析時間間隔パラメータ（Ｄ５）の設定値を使用することにより、狭い時間間隔で解析を行うものである。回路シミュレーション２への切り替わり時に解析時間間隔パラメータ（Ｄ５）の値を初期値として受け渡すことができる。より狭い時間間隔で詳細な解析計算を行うことができ、回路シミュレーション２での解析に使用して好適なものである。
【００４６】
以上詳細に説明したとおり、本実施形態に係る発明では、集積回路１００、１０１を構成する個々の回路ブロックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロックを構成する素子について、解析精度が十分ではないが高速な解析処理を行うことができるモデルパラメータ１（Ｄ１）と、解析精度が高く詳細な解析を行うことができるモデルパラメータ２（Ｄ２）の２種類のモデルパラメータを備えており、また集積回路内に形成された寄生素子パラメータ（Ｄ３）や、所定素子の素子温度等の環境要因パラメータ（Ｄ４）、更に解析時間間隔パラメータ（Ｄ５）を備えており、回路シミュレーション１において環境要因の書き換え時間に（Ｓ２：ＹＥＳ）環境要因パラメータ（Ｄ４）の書き換えを行いながら（Ｓ３）、詳細な回路シミュレーション２を開始すべき時間帯において（Ｓ４：ＹＥＳ）、回路シミュレーション１による解析計算の処理結果に基づいて、所定の解析初期値を回路シミュレーション２に受け渡し（Ｓ５）、詳細な解析を行う（Ｓ６）。そして、以上のフローを繰り返しながら（Ｓ１０：ＮＯ）、解析レベルの切り替えを集積回路１００、１０１全体に対して同時に、あるいは必要となる回路ブロック毎の固有な時間帯に対して行うことができるので、過渡応答解析において回路ブロック毎に必要とされる所定の解析時間帯で、個々の回路ブロックの解析レベルに適合した回路シミュレーションを、適宜に選択しながら解析を進めることができ、解析処理時間の増加を伴うことなく、正確な解析が必要な動作に関しては精度の高い解析を行い、回路ブロックの過渡応答解析の検証を迅速かつ高精度に行うことができる。
【００４７】
即ち、遅延反転ブロックＥにおいては、入力ＩＮと出力ＯＵＴとの論理レベルの反転応答特性、入力ＩＮから出力ＯＵＴへの信号の伝播遅延特性τ、及び出力ＯＵＴからの電流駆動能力ＩＯＵＴを、論理レベルの回路モデルパラメータ１として定義してやれば、論理解析レベル相当の解析として回路シミュレーション１での解析に使用して好適なものとなり、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３をＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１とＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化した回路モデルパラメータ２として定義してやれば、遅延反転ブロックＥの機能・動作をより小さな基本単位にて表現してより精細な表現をすることができ、解析精度を向上することができるので、アナログ解析レベル相当の解析として回路シミュレーション２での解析に使用して好適なものとなる。
【００４８】
また、パラメータの受け渡しは、使用するモデルパラメータを回路モデルパラメータ１から回路モデルパラメータ２に入れ替えると共に、回路モデルパラメータ１における各ノード（入力ＩＮ、Ｎ１、Ｎ２、出力ＯＵＴ）の電位を回路モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とし、該当するノードがない場合には、引き渡された各ノード値を基にＤＣ解析を行うことにより算出して決定することができる。
【００４９】
更に、遅延反転ブロックＥを個々の基本素子であるトランジスタ等の素子モデルパラメータで表現する場合には、３段構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構成するトランジスタを、Ｐ型のスイッチとＮ型のスイッチ（ＳＰ１とＳＮ１、ＳＰ２とＳＮ２、ＳＰ３とＳＮ３）で素子モデルパラメータ１として定義でき、論理解析レベル相当の解析のために回路シミュレーション１で使用して好適なものとなり、個々のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）をＩ−Ｖ特性やＣ−Ｖ特性等の解析式に基づいて実素子を忠実に再現する素子モデルパラメータ２として定義することができ、アナログ解析レベル相当の解析のために回路シミュレーション２で使用して好適なものとなる。
【００５０】
また、パラメータの受け渡しは、使用するモデルパラメータを素子モデルパラメータ１から素子モデルパラメータ２に入れ替えると共に、素子モデルパラメータ１における各ノード（入力ＩＮ、Ｎ３、Ｎ４、出力ＯＵＴ）の電位を素子モデルパラメータ２の該当するノードに引き渡して回路シミュレーション２における初期値とすることで行うことができる。
【００５１】
加えて、遅延反転ブロックＥから寄生素子パラメータを削除してやれば、回路設計における理想化された状態で解析を行うことができ、回路設計の初期段階や、回路動作が寄生素子パラメータにより影響を受けない条件等において、迅速な解析処理時間での解析が可能となり回路シミュレーション１に使用して好適なモデルパラメータとなり、寄生素子パラメータを付加してやれば、インバータ間の配線Ｎ５、Ｎ６上に分布定数的に分布する容量成分と抵抗成分をπ型遅延構造として２つの寄生容量と１つの寄生抵抗（Ｎ５に対してはＣ１、Ｃ２、Ｒ１、Ｎ６に対してはＣ３、Ｃ４、Ｒ２）に近似してモデル化でき、アナログ解析レベル相当の解析のための回路シミュレーション２に使用して好適なものとなる。
【００５２】
また、パラメータの受け渡しは、寄生素子パラメータの付加・削除を入れ替えると共に、該当ノードに電位を引き渡して初期値とし、寄生素子パラメータの付加により追加されたノードの初期値については、ＤＣ解析を行うことにより算出して決定することができる。
【００５３】
更に、所定素子の動作により部分的に温度変化した素子について、定期的に所定素子の動作状態を確認しながら消費された電力を積算していく（図３のＳ２、Ｓ３）ことにより、素子温度を環境要因パラメータ（Ｄ４）として記憶し、回路シミュレーション２への切り替わり時に該当する素子の素子温度の初期値として環境要因パラメータ（Ｄ４）値を受け渡すことができるので、より正確な動作特性をモデル化することができ、回路シミュレーション２での解析に使用して好適なものとなる。
【００５４】
また、解析時間間隔パラメータ（Ｄ５）に設定されている解析計算の時間間隔を回路シミュレーション１よりも狭い間隔にしておけば、回路シミュレーション２において解析時間間隔パラメータ（Ｄ５）の設定値を使用することにより、狭い時間間隔で解析を行うことができ、回路シミュレーション２での解析に使用して好適なものとなる。
【００５５】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態は、解析レベルの異なる回路シミュレーション１、２を切り替えるフローチャート（図３）を遅延反転ブロックＥに適用して説明したが、本実施形態は単一の回路ブロックへの適用に限定されるものではなく、任意の回路ブロック間で協調して同時に適用することも可能である。
また、解析レベルの切り替えについて、通常の解析レベルと詳細な解析レベルとの２段階に切り替える場合について説明したが、これに限定されることはなく、必要に応じて解析レベルを３段階以上の多段階として適宜切り替えを行う設定とすることもできる。
更に、本実施形態においては、半導体集積回路における過渡応答解析を例に説明したが、本発明はこれに限定されるものではなく、回路基板設計における熱解析、ノイズ解析、ＥＭＩ解析等の解析にも適用できるほか、過渡応答解析をするその他の用途に対しても適用可能である。
【００５６】
【発明の効果】
本発明によれば、電子回路の過渡応答解析において、必要とされる解析レベルに応じて、電子回路内の回路ブロック毎に任意の解析時間帯で解析精度を変更することができ、高精度の解析が必要となる部分に対してのみ詳細な解析を行い、それ以外の部分については通常の解析とすることができるので、解析処理時間を増加させることなく解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体を提供することができる。
【図面の簡単な説明】
【図１】 従来技術による回路シミュレーション方法の概念図である。
【図２】 本実施形態における回路シミュレーション方法を示す概念図である。
【図３】 図２における回路シミュレーション方法の処理の流れを示すフローチャートである。
【図４】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち回路モデルパラメータの具体例を示す回路図である。
【図５】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち素子モデルパラメータの具体例を示す回路図である。
【図６】 解析レベルの異なるシミュレーションへ受け渡すパラメータのうち寄生素子パラメータの具体例を示す回路図である。
【符号の説明】
Ｄ１ モデルパラメータ１
Ｄ２ モデルパラメータ２
Ｄ３ 寄生素子パラメータ
Ｄ４ 環境要因パラメータ
Ｄ５ 解析時間間隔パラメータ
Ａ、Ｂ、Ｃ、Ｄ 回路ブロック
Ｅ 遅延反転ブロック
１００ 大規模集積回路
１０１ ミックスドシグナル集積回路
Claims (7)
- 電子回路の過渡応答を解析する際、解析レベル毎に異なるパラメータが記憶されている解析レベル記憶手段より前記電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを、解析レベル切り替え手段により選択して解析計算を行う回路シミュレーション方法において、
前記解析レベル記憶手段には、前記電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータが記憶されており、
前記解析レベルの切り替えは、前記解析レベル切り替え手段により、前記解析すべき精度に応じて、解析に必要な前記寄生素子パラメータを、前記電子回路を構成する部分回路として付加し、
前記解析レベル記憶手段から選択される前記解析レベルは、前記解析レベル切り替え手段により解析時間帯毎に必要とされる解析すべき精度に対応して動的に切り替えられることを特徴とする回路シミュレーション方法。 - 前記解析レベル記憶手段には、前記解析レベル毎に記述内容が異なる、前記部分回路の機能・動作を記述する複数の回路モデルパラメータが記憶されており、
前記解析レベルの切り替えは、前記解析レベル切り替え手段により、
前記解析すべき精度に応じて、前記複数の回路モデルパラメータのうちから解析に必要な回路モデルパラメータを適宜選択することを特徴とする請求項１に記載の回路シミュレーション方法。 - 前記解析レベル記憶手段には、前記解析レベル毎に記述内容が異なる、前記部分回路を構成する構成素子の特性を記述する複数の素子モデルパラメータが記憶されており、
前記解析レベルの切り替えは、前記解析レベル切り替え手段により、
前記解析すべき精度に応じて、前記複数の素子モデルパラメータのうちから解析に必要な素子モデルパラメータを適宜選択することを特徴とする請求項１又は請求項２に記載の回路シミュレーション方法。 - 前記解析レベル記憶手段には、過渡応答動作に基づいて算出される前記電子回路の物理的な環境要因パラメータが記憶されており、
前記解析レベルの切り替えは、前記解析レベル切り替え手段により、
前記解析すべき精度に応じて、解析に必要な前記環境要因パラメータを適宜選択することを特徴とする請求項１乃至請求項３に記載の回路シミュレーション方法。 - 前記解析レベル記憶手段には、前記解析レベル毎に異なる、過渡応答解析計算の解析時間間隔を定義する複数の解析時間間隔パラメータが記憶されており、
前記解析レベルの切り替えは、前記解析レベル切り替え手段により、
前記解析すべき精度に応じて、前記複数の解析時間間隔パラメータのうちから解析に必要な解析時間間隔パラメータを適宜選択することを特徴とする請求項１乃至請求項４に記載の回路シミュレーション方法。 - 電子回路の過渡応答を解析する際、前記電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを選択して解析計算を行う回路シミュレーション装置において、
前記電子回路内に形成され、回路動作における寄生効果を記述する寄生素子パラメータを記憶する解析レベル記憶手段と、
解析レベル切り替え手段とを備え、前記解析レベル切り替え手段は、前記解析すべき精度に応じて、解析に必要な前記寄生素子パラメータを、前記電子回路を構成する部分回路として付加し、所定の解析時間帯において前記部分回路毎に必要とされる解析すべき精度に基づいて前記解析レベル記憶手段に記憶されている解析レベルを、適宜選択して動的に切り替えることを特徴とする回路シミュレーション装置。 - 請求項１乃至請求項５のうちの少なくとも何れか１の請求項に記載の回路シミュレーション方法にて前期電子回路の過渡応答解析を実行する回路シミュレーションプログラムを記憶した記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178472A JP4302295B2 (ja) | 2000-06-14 | 2000-06-14 | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178472A JP4302295B2 (ja) | 2000-06-14 | 2000-06-14 | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001357093A JP2001357093A (ja) | 2001-12-26 |
| JP4302295B2 true JP4302295B2 (ja) | 2009-07-22 |
Family
ID=18679892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000178472A Expired - Fee Related JP4302295B2 (ja) | 2000-06-14 | 2000-06-14 | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4302295B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209590A (ja) | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | 電磁界解析装置および解析方法、ならびに解析プログラム |
| JP4717520B2 (ja) * | 2005-06-03 | 2011-07-06 | 富士通株式会社 | 設計図管理プログラム、設計図管理システム、および設計図管理方法 |
| US8868395B2 (en) * | 2008-10-27 | 2014-10-21 | Synopsys, Inc. | Fast simulation method for integrated circuits with power management circuitry |
| JP5239745B2 (ja) * | 2008-10-28 | 2013-07-17 | 富士通セミコンダクター株式会社 | 電流判定プログラム、電流判定装置および電流判定方法 |
| CN104849647A (zh) * | 2014-02-17 | 2015-08-19 | 飞思卡尔半导体公司 | 对于电路可靠性老化的方法和装置 |
-
2000
- 2000-06-14 JP JP2000178472A patent/JP4302295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001357093A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hassan et al. | MOS current mode circuits: analysis, design, and variability | |
| WO2010004668A1 (ja) | 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法 | |
| US7979820B1 (en) | Temporal replicant simulation | |
| Rao et al. | Switch-level timing simulation of MOS VLSI circuits | |
| US20060107244A1 (en) | Method for designing semiconductor intgrated circuit and system for designing the same | |
| US7240304B2 (en) | Method for voltage drop analysis in integreted circuits | |
| US8161448B1 (en) | Replicant simulation | |
| US6425115B1 (en) | Area efficient delay circuits | |
| US5703798A (en) | Switch level simulation employing dynamic short-circuit ratio | |
| Auvergne et al. | Signal transition time effect on CMOS delay evaluation | |
| Saleh et al. | Multilevel and mixed-domain simulation of analog circuits and systems | |
| US7840923B2 (en) | Methods and apparatuses for designing integrated circuits using virtual cells | |
| Lasbouygues et al. | Logical effort model extension to propagation delay representation | |
| JP4302295B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 | |
| CN114880975A (zh) | 一种硬件木马的生成方法、系统、设备以及介质 | |
| CN107517055B (zh) | 一种cmos数字逻辑电路的设计方法 | |
| JP2003308350A (ja) | 電力消費および速度に対して高性能ｃｍｏｓ集積回路設計を最適化する方法 | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| JP2000357183A (ja) | 遅延ライブラリ表現方法、遅延ライブラリ生成方法、および遅延ライブラリを用いた遅延計算方法 | |
| JP2005196265A (ja) | 遅延ライブラリ作成方法および遅延ライブラリ作成装置 | |
| Alioto et al. | Energy consumption in RC tree circuits | |
| US20030195736A1 (en) | Method of storing cross-hierarchy coupling data in a hierarchical circuit model | |
| JPH0358279A (ja) | 論理シミュレータ | |
| Neves et al. | Automated Synthesis of Skew‐Based Clock Distribution Networks | |
| Raja et al. | A reduced constraint set linear program for low-power design of digital circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080624 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |