JP2006209590A - 電磁界解析装置および解析方法、ならびに解析プログラム - Google Patents

Abstract

【課題】コンピュータの使用するメモリ量、およびシミュレーション計算時間の大幅な削減をする。
【解決手段】シミュレーションによる電磁界計算結果と、実際の電磁界計算結果との誤差が極小となるようにする。そのため、解析対象物の形状を入力する解析対象物形状入力手段１０１と、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段１０４と、前記解析対象物の形状を簡略化されたモデルにするモデル化手段１０７と、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段１０９と、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段１１２と、前記電磁界計算手段による計算結果を出力する出力手段１１３とで構成される電磁界解析装置を設ける。
【選択図】図１

Description

本発明は、電子機器が放射する電磁界分布の解析に関し、特にシミュレーションにより電磁界分布を計算する場合に、シミュレーションを行う対象である被測定対象物のモデルの簡略化を行うことで、コンピュータの使用するメモリ量を少なくすると共に、シミュレーション計算にかかる時間を低減することが可能な電磁界解析装置および解析方法、ならびに解析プログラムに関する。

電子機器の高速化・集積化により、電子機器が処理できる情報量は年々飛躍的に増大してきている。その莫大な情報量を処理するために電子機器の動作速度は高速化し、それに伴って電子機器から放出されるＥＭＩノイズ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ Ｎｏｉｓｅ：電磁波障害ノイズ）が大きくなってきており、その対策が難しくなってきている。ＥＭＩノイズは近傍に存在する電子機器の誤動作の原因となることから、世界各国で法律などにより規制がかけられており、その規制値を満足しなければ、当該国での輸入、販売が認められない。もしも、発売予定の電子機器がＥＭＩ規制値を満足できない場合、その電子機器の発売は中断、もしくは中止せざるを得ず、その電子機器を販売する企業にとっては甚大な損害を被ることになる。

このような被害を受ける可能性があるにもかかわらず、従来のＥＭＩノイズ対策は電子機器の開発に関する一連の流れの中では脇役に過ぎず、製品の試作機ができ上がってから、ＥＭＩノイズを測定するための電波暗室においてＥＭＩノイズの放射レベルを測定し、規制値をオーバーしている周波数に対しての対策を、製品の設計変更という形で盛り込んでおり、後手後手の対策となってしまっている場合が殆んどである。

このように、従来においては試作機にＥＭＩ対策を施して電波暗室で再度ＥＭＩノイズレベルを確認し、それでも未だＥＭＩのノイズレベルが大きければ、再度、対策を行う、といったカットアンドトライ方式でＥＭＩ対策が行われてきた。しかし、近年においては、コンピュータの高速化に伴って、ＥＭＩノイズ放射をコンピュータによる計算でシミュレートし、数値化、可視化を行って製品の対策に活用することが可能になってきた。

しかし、このような計算は概して膨大な処理時間を要し、現在市販されているコンピュータのうちでも最上位で、高速なＣＰＵと多くのメモリを搭載しているコンピュータを使用しても、上記計算には膨大な時間がかかっている。特に、３次元の電磁界分布を計算するシミュレータでは、一般的に製品に搭載されているプリント基板１枚を計算するのでさえ、オーバーフローを起こしてしまい、計算不能となる場合が多いため、極く小さなプリント基板近傍の電磁界分布を計算する利用方法に止まっている。

こういった問題に対処するため、例えば特開２００４−５４６４２号公報（特許文献１参照）に示されるように、シミュレーション対象物を分割して、複数台のコンピュータを用いて並列処理を行い、電磁界シミュレーションの解析速度と解析精度の向上を実現することが可能なシステム及び解析方法が提案されている。
前記公報のように、ハードウェアの強化によって電磁界シミュレーション解析時間の短縮を図る方法もあるが、近年のプリント基板は微細化が進んでおり、信号パターン幅が細く、基板間を電気的に接続する穴（ビア）の数も多くなり、解析対象物の大きさによっては何台コンピュータ並列駆動させても解析できず、オーバーフローしてしまうことが考えられる。
また、コンピュータの占有台数が多くなってしまうこともデメリットの一つとして上げられる。

例えば、特開２００１−３５７０９３号公報（特許文献２参照）に記載の『回路シミュレーション方法、回路シミュレーション装置、及び記録媒体』においては、電子回路の過渡応答を解析する際に、部分回路ごとに解析すべき精度に応じて必要な解析レベルを選択して解析計算を行うことで、解析処理時間を増加させることなく、解析精度の向上を図ることができる回路シミュレーション方法を提案している。これによれば、前記ＥＭＩノイズシミュレーションを行う場合、プリント基板（もしくはプリント基板を含む製品全体）をモデル化し、電磁界シミュレーションを実行して、プリント基板の放射する電磁界分布を計算する必要があるため、コンピュータが必要とするメモリ量、およびシミュレーション計算時間は、いずれも膨大なものとなってしまい、シミュレーションモデルの簡略化だけでは情報量の増加に対処できない。

特開２００４−５４６４２号公報 特開２００１−３５７０９３号公報

前述のように、ＥＭＩノイズ放射をコンピュータによる計算でシミュレーションを行う方法を用いても、計算に膨大な処理時間を要し、実用的ではないため、極く小さなプリント基板近傍の電磁界分布を計算する利用方法に止まっている。
また、特許文献２に記載されているように、電子回路内の回路ブロック毎に任意の解析時間帯で解析精度を変更することができ、高精度の解析が必要となる部分に対してのみ詳細な解析を行い、それ以外の部分については通常の解析とする方法を用いている。また、解析処理時間を重視して、迅速に解析処理を行えるよう、モデルパラメータを設定する方法を用いている。
しかし、高精度の解析が必要となる部分が多くなった場合には、解析処理時間が膨大となってしまう点、モデル化する際に、無作為に省略すると、シミュレーション精度を向上できない点で、問題があった。

（目的）
本発明の目的は、シミュレーションによる電磁界計算結果と、実際の電磁界計算結果との誤差が極小となるようにすることで、コンピュータの使用するメモリ量、およびシミュレーション計算時間の大幅な削減をすることが可能な電磁界解析装置および解析方法、ならびに解析プログラムを提供することにある。

本発明の電磁界解析装置は、解析対象物の形状を入力する解析対象物形状入力手段と、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段と、前記解析対象物の形状を簡略化されたモデルにするモデル化手段と、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段と、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段と、前記電磁界計算手段による計算結果を出力する出力手段とを備えることを特徴としている（請求項１）。

また、前記モデル簡略化手段は、解析対象物に流れる電流の値と、実際の電流測定値との誤差が極小になるように間引き処理を行うことを特徴としている（請求項２）。
また、前記モデル簡略化手段は、解析対象物の有するビアを、１つの分割区間に対して１箇ずつになるように間引くことを特徴としている（請求項３）。
また、前記モデル簡略化手段は、解析対象物に搭載される電子部品のグランド端子からビアを経由して前記電子部品の電源端子に戻る電流経路の長さを算出し、最短経路に属するビア以外を削除することを特徴としている（請求項４）。
また、前記電流経路は、電気導体のみを経由することを特徴としている（請求項５）。
また、前記解析対象物形状入力手段は、必要な対象物形状のみを抽出する抽出手段を有することを特徴としている（請求項６）。
また、前記電気特性入力手段は、信号線の属性情報を有することを特徴としている（請求項７）。

本発明の電磁界解析用プログラムは、コンピュータを、解析対象物の形状を入力する解析対象物形状入力手段、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段、前記解析対象物の形状を簡略化されたモデルにするモデル化手段、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段、前記電磁界計算手段による計算結果を出力する出力手段、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段として機能させるためのプログラムであることを特徴としている（請求項８）。

本発明の電磁界解析方法は、解析対象物の形態を入力し、該解析対象物の形状をモデルに簡略化し、また、前記解析対象物の電気的特性を有する情報を入力し、前記モデルを複数のセルに分割し、前記セル内に複数の構成要素が含まれているときに、電磁界計算結果と、実際の電磁界測定結果との誤差が極小になるように前記構成要素を間引くことを特徴としている（請求項９）。

本発明によれば、解析対象物の形状を入力する解析対象物形状入力手段と、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段と、前記解析対象物の形状を簡略化されたモデルにするモデル化手段と、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段と、前記電磁界計算手段による計算結果を出力する出力手段と、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段とを備えることにより、コンピュータの使用するメモリ量、シミュレーション計算時間の大幅な削減が可能となる（請求項１）。

また、前記モデル簡略化手段が、解析対象物に流れる電流の値と、実際の電流測定値との誤差が極小になるように間引き処理を行うことにより、コンピュータの使用するメモリ量、シミュレーション計算時間の大幅な削減が可能となる（請求項２）。
また、前記モデル簡略化手段が、解析対象物の有するビアを、１つの分割区間に対して１箇ずつになるように間引くことにより、コンピュータの使用するメモリ量、シミュレーション計算時間の大幅な削減が可能となる（請求項３）。
また、前記モデル簡略化手段が、解析対象物に搭載される電子部品のグランド端子からビアを経由して前記電子部品の電源端子に戻る電流経路の長さを算出し、最短経路に属するビア以外を削除することにより、コンピュータの使用するメモリ量、シミュレーション計算時間の大幅な削減が可能となる（請求項４）。

また、前記電流経路が、電気導体のみを経由することにより、最短直線経路をもとにビアを削除した場合と比較して、電磁界シミュレーションで算出される電磁界分布に与える影響を極小として、コンピュータの使用するメモリ量、電磁界計算時間の大幅な削減が可能となる（請求項５）。
また、前記解析対象物形状入力手段が、必要な対象物形状のみを抽出する抽出手段を有することにより、コンピュータの使用するメモリ量、電磁界計算時間の大幅な削減をすることが可能となる（請求項６）。
また、前記電気特性入力手段が、信号線の属性情報を有することで、容易に電磁界シミュレーションにより算出される電磁界分布に与える影響が大きい対象物形状のみを、容易に抽出することができるので、コンピュータの使用するメモリ量、シミュレーション計算時間の大幅な削減が可能になる（請求項７）。

本発明の電磁界解析用プログラムによれば、コンピュータを、解析対象物の形状を入力する解析対象物形状入力手段、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段、前記解析対象物の形状を簡略化されたモデルにするモデル化手段、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段、前記電磁界計算手段による計算結果を出力する出力手段、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段として機能させることにより、コンピュータの使用するメモリ量、電磁界計算時間の大幅な削減をすることができる（請求項８）。

本発明の電磁界解析方法によれば、解析対象物の形態を入力し、該解析対象物の形状をモデルに簡略化し、また、前記解析対象物の電気的特性を有する情報を入力し、前記モデルを複数のセルに分割し、前記セル内に複数の構成要素が含まれているときに、電磁界計算結果と、実際の電磁界測定結果との誤差が極小になるように前記構成要素を間引くことにより、コンピュータの使用するメモリ量、電磁界計算時間の大幅な削減を可能にする（請求項９）。

以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明の一実施例に係る電磁界解析装置と全体構成図および解析方法の動作フローチャートである。
本発明の電磁界解析装置は、図１に示すように、解析対象物の形状を入力する解析対象物形状入力手段（１０１，１０３）と、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段（１０４，１０６，１１１）と、前記解析対象物の形状を簡略化されたモデルにするモデル化手段（１０７）と、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段（１０９）と、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段（１１２）と、前記電磁界計算手段による計算結果を出力する出力手段（１１３）とを備える。

解析対象物形状入力手段は、本実施例ではプリント基板配線情報ファイル１０１を使用し、電気的特性入力手段は、本実施例ではプリント基板搭載部品情報ファイル１０４、シミュレーション対象周波数情報ファイル１１１を使用する。プリント基板配線情報は、配線名称情報、配線パターン形状情報、他配線や搭載部品との接続情報などが含まれ、プリント基板搭載部品情報は、コンデンサや抵抗などの部品アドレス名称、接続先ネット名情報、部品特性情報などの情報が含まれる。シミュレーション対象周波数情報とは、電子機器が共振する特定の周波数の情報が含まれる。
本実施例では、情報量を少なくしてから、コンピュータによるシミュレーションを実行し、電磁界の分布を計算する。これにより、電子機器が放出するノイズのレベルを調べる。
情報量を少なくするため、まずモデル化手段１０７により単純な情報の省略（ここでは、電源、ＧＮＤ系統を除いてモデルを作成）する。次に、モデル簡略化手段１０９によりシミュレーションのデフォルメーションを行う（ここでは、複数のメッシュに分割して、電磁界計算結果と実際の測定結果との誤差が極小になるように構成要素を間引く）。このように、本実施例では２段階の情報省略化を行う。
なお、本実施例では、解析対象物としてプリント基板を選択したが、その他の電気機器、家電製品などでも適用可能である。

一般的に、電磁界の解析をコンピュータによる計算処理によって行う電磁界シミュレーションにおいては、被測定物の２次元、もしくは３次元のモデルを被測定物に対して充分に細かく分割し（メッシュで分割）、被測定物を構成する構造体や、信号線などをノード（節点）単位に区切って計算を行っている。
電磁界シミュレーションを行うに際しては、プリント基板上に存在する全ての信号線の電磁界シミュレーションを行い、前記メッシュをできる限り細かくしてノード数を増やしてＥＭＩノイズ解析を行うのが理想である。すなわち、ノード数が多いほど実際の電磁界分布に近付いていくが、ノード数が増えるほど、コンピュータによる計算時間は増大し、コンピュータの使用メモリ、計算時間共に飛躍的に大きくなってしまうため、現実的ではない。
特に、開発中の製品の放射する電磁界ノイズが原因となるＥＭＩ対策によるシミュレーション結果を反映するなどの用途には、その費用と時間を考えると、非現実的である。

そのため、本実施例においては、ＥＭＩノイズ放射に大きく寄与するノードのみを残し、電磁界シミュレーションにおいて、コンピュータの使用するメモリ量の削減、シミュレーション計算時間が削減できる方法を提供する。
まず、図１のプリント基板配線情報ファイル１０１からプリント基板電源系統情報作成ステップ（Ｓ１０２）を経て、電磁界シミュレーションに必要な情報のみを取り出して、プリント基板電源系統情報ファイル１０３を作成する。すなわち、全ての配線情報から電源系統情報のみを抽出し、それ以外は削除することにより、第１段階の情報量の削減を行う。

図２は、本発明におけるプリント基板電源系統情報作成手順のフローチャートである。
ステップＳ２０１では、シミュレーションモデルのノード数を減らすか否かの選択を行う。本実施例においては、基板から放射するＥＭＩノイズに大きく寄与する電源、ＧＮＤパターンのみを残し、それ以外のパターン（信号を伝送するパターンなど）は削除することで、シミュレーションモデルのノード数を大きく減少させる。
シミュレーションモデルのノード数を削減する場合、プリント基板配線情報ファイル１０１から電源、ＧＮＤ系以外のネットを抽出する（Ｓ２０２）。ここで、前記ネットとは、信号名、接続情報を有した配線情報のことである。

本実施例においては、電源系のネットを特定するために、プリント基板の回路図を作成する時に、電源電流を流す配線の信号名は必ず未尾文字が“Ｖ”で終わる書式としている（例：３．３Ｖ、Ａ５Ｖ、Ｍ０５Ｖ）。もしくは、ネット情報そのものに、電源、ＧＮＤ、信号などの属性情報を記憶することができれば、その属性情報を用いてネットの抽出を行うこともできる。
同様にして、ＧＮＤ系のネットを特定するために、プリント基板の回路図を作成するときに、ＧＮＤ系配線の信号名は必ず末尾文字が“ＧＮＤ”で終わる書式としている（例：ＧＮＤ、ＭＯ ＧＮＤ、ＡＧＮＤ）。その後、特定した電源系、ＧＮＤ系ネット以外のネットを抽出する。
そして、プリント基板配線情報ファイル１０１から、先に抽出した電源系、ＧＮＤ系ネット以外のネットを削除して（Ｓ２０３）、電源、ＧＮＤ系ネットのみを残したプリント基板電源系統情報ファイル１０３を作成する。

一方、プリント基板搭載部品情報ファイル１０４は、部品アドレス名称（例：Ｃ２０５，Ｒ１１４，ＩＣ１０）、接続先ネット名情報、部品特性情報などの情報を有している。
部品特性情報には、回路解析シミュレータの一つであるＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）で使用するＳＰＩＣＥモデルを含み、例えば、プリント基板にコンデンサを使用している場合、部品特性情報にはコンデンサ容量情報だけでなく、部品に寄生する抵抗成分やインダクタンスの情報も含んだモデルを使用しており、本実施例においては、コンデンサは抵抗、コンデンサ、インダクタが直列に接続されたモデルを使用している。

このような寄生成分は、低周波数では無視しても問題はないが、観測周波数が高くなるほど影響が大きくなり、特にＥＭＩノイズのように１ＧＨｚ程度の高周波まで考慮しなくてはならない場合、寄生成分を無視することができない。
プリント基板搭載部品情報ファイル１０４は、通常、プリント基板の全ネットに対して接続している部品の情報を有しているが、本実施例においては、プリント基板電源系統作成（Ｓ１０２）において、シミュレーション計算負荷の低減のため、電源、ＧＮＤ系の信号線以外はシミュレーションモデルから除外することを選択した場合、プリント基板搭載部品情報ファイル１０４に関しても、使用する情報は電源、ＧＮＤ系のネットに接続している部品情報のみ必要となる。

そこで、図２のステップＳ２０２にて抽出した電源、ＧＮＤ系以外のネット情報を利用して、プリント基板搭載部品情報ファイル１０４のうち、前記ネット情報を有する搭載部品を削除する（Ｓ１０５）。そして、電源、ＧＮＤ系プリント基板搭載部品情報を作成する（Ｓ１０５）ことにより、電源、ＧＮＤ系ネットに接続した部品のみで構成された、電源、ＧＮＤ系プリント基板搭載部品情報ファイル１０６を作成する。
もしくは、搭載部品情報の接続先ネット情報に、電源、ＧＮＤ、信号などの属性情報を記憶することができれば、その属性情報を用いてネットの抽出を行なうこともできる。

次に、プリント基板電源系統情報ファイル１０３と電源、ＧＮＤ系プリント基板搭載部品情報ファイル１０６とを統合して（Ｓ１０７）、シミュレーションモデル情報ファイル１０８を作成する。
シミュレーションモデル情報ファイル１０８は、電源、ＧＮＤ系信号の情報以外は除去されているが、更にシミュレーションモデルのノード数を削減するために、ステップＳ１０９にてシミュレーションモデルのデフォルメーションを行う。
モデルデフォルメーションは、電磁界分布を計算するに当って、寄与度の高い配線、部品、ビア（多層基板の層間を導通接続する穴）を抽出して、そのノードのみを残す（デフォルメーション）ことで、電磁界シミュレーションを行うに当って、コンピュータの必要とするメモリ容量、シミュレーションにかかる計算時間の大幅な低減の実現を目指している。

なお、本実施例の説明をする前に、単純に間引きを行った場合との差違を明確にするために、プリント基板における単純な間引き処理の説明を図３、図４により説明する。
図３は、一例として、モデルデフォルメーションにおいて、ビアを機械的に単純な間引きをした場合の説明図である。
図３では、プリント基板に２ｍｍ間隔でメッシュを入れ、２ｍｍ×２ｍｍメッシュの中に複数のビアがある場合、単純に任意の一つのビアのみを残して他のビアを削除した例を示している。図３（ａ）がモデルデフォルメーション前の状態、図３（ｂ）がモデルデフォルメーション後の状態である。ここでは、メッシュ内の複数のビアのうちの任意の一つを残し、他を削除している。
市販の電磁界シミュレーションソフトウェアには、こういった機能が搭載されているものもある。しかし、この方法は処理が単純なので、コンピュータによる処理速度が速いという利点があるが、電流の流れを考慮しておらず、実際には多くの電流が流れているビアを削除してしまい、あまり電流が流れていないビアが残ってしまうので、電磁界シミュレーションの精度が大きく低下してしまう弊害が発生する。

図３における弊害について、図４を用いて説明する。
図４（ａ）（ｂ）はプリント基板の一部を拡大した図であり、ビアを間引きする範囲を決定するメッシュ４０５に囲まれた４つのビア４１０を１つのビアに間引く処理の一例を示す。
図４（ｂ）に示すように、任意の間引きによって、例えば４つのビアの内、右上のビアＡ４１１のみが残った場合には、半田面のＧＮＤパターンに切り込みが入っているために、リターン電流経路はＧＮＤパターンに沿って大きく迂回して流れ、ＩＣ４０８に戻る経路をたどることとなる。すなわち、図４（ａ）（ｂ）の実線４０４は表面のプリント基板の形状の輪郭を示すもので、点線４０３は裏面のプリント基板の形状の輪郭を示しており、裏面は図に示すように、左右のビアの間で切り込みが存在する。電流は、ＩＣ４０８のＧＮＤ端子４０９から表面のプリント基板上の金属面を流れてビア４１１から裏面に移り、裏面のプリント基板の金属面を流れて左側のビアから表面のプリント基板に移り、ＩＣ４０８の端子４０６に入力している。従って、任意の間引きで、ビアＡ４１１が残った場合、図３（ｂ）の太い点線で示すような経路で、切り込みを避ける経路で迂回ルート４１４を流れ、左側のビアを介して、表面のプリント基板からＩＣ４０８の電源端子４０６に戻ることになる。この経路は、実際の電流の流れの中では最も少ないものであるため、実際の電磁界シミュレーションの精度は低下してしまう。

リターン電流とは、バイポーラトランジスタ、ＣＭＯＳ（相補型金属酸化膜半導体）などを集積したＩＣ（集積回路）にて、ＩＣ内蔵のトランジスタのＯＮ、ＯＦＦを切り替える時に、電源−ＧＮＤ間に大きな貫通電流が発生し、その電流がＩＣのＧＮＤ端子からプリント基板上を流れてＩＣの電源端子に戻ってくる電流であり、一般的に、このリターン電流のループ面積（リターン電流の流れの軌跡が囲む面積）が大きくなるほどＥＭＩノイズ放射レベルが大きくなる。
ところがプリント基板を流れる電流は、パターン上のインピーダンス（交流を流したときの流れ難くさを示す、交流抵抗）の最も低い部分を流れる特性があるため、実際のプリント基板では、図４（ａ）に示すように４つあるビアのうち、ＩＣ４０８のＧＮＤ端子４０９から電源端子４０６までの経路が一番短いビアＡ４１０に流れる電流が大部分を占める。

図５（ａ）（ｂ）は、本発明に従って、ビアの間引き方法を最適化したモデルデフォルメーションを行った場合の電流の流れを示す図である。
図５（ａ）においては、図４（ａ）に示す４つのビアのうち、リターン電流の大部分が流れると考えられるビアＡ４１０のみ残している。図５（ｂ）に示すように、リターン電流は、ＩＣ４０８のＧＮＤ端子４０９から電源端子４０６の間のインピーダンスが極小となる経路を通って流れる。すなわち、銅箔パターン上を最短距離で電流が流れる。
このように、図４（ｂ）と図５（ｂ）においては、実線（表側）および点線（裏側）で示す電流経路でも明らかなように、同じ範囲でのビアの間引き処理を行ったにもかかわらず、リターン電流の流れ方は大きく変わってくる。
また、図４（ｂ）の電流経路を見ると、半田面を流れるリターン電流Ａ４１４は、半田面パターンの細い部分を流れており、ここでもシミュレーションに悪影響を与える誤差を生じてしまう。

つまり、パターンの細い部分は他の部分と比較してインピーダンスが高く、そこに電流が流れると電位差が発生し、ノイズの発生源となってしまう。
このことから、ビアを間引くモデルデフォルメーションを最適化しないと前記のような誤差が発生し、シミュレーションによって導き出される電磁界分布にも大きな誤差が生じてしまう。
電磁界分布シミュレーションの一つとして、プリント基板上の電流強度分布を表示するものがあるが、特にこのようなシミュレータにおいては前記リターン電流の流れの誤差が顕著に表れると考えられる。
なお、実際の電流は、導体でない部分にも僅かに流れるが、本実施例では、導体でない部分には電流が全く流れないものとして考える。

下記に、上記シミュレーションモデルのデフォルメーション手順の詳細を記述する。
図６は、本発明の一実施例に係るシミュレーションモデルのデフォルメーション手順のフローチャートである。
まず、ステップＳ６０１において、シミュレーションモデル情報１０８のデフォルメーションを行うかどうかの選択を行う。デフォルメーションを行う場合には、ステップＳ６０２に移行し、デフォルメーションを行わない場合には、本手順を終了する。
ステップＳ６０２では、電流入出力情報の設定を行う。

図７は、シミュレーションモデルのデフォルメーションを行う時の、メッシュサイズ、インピーダンス計算対象範囲の設定例を示す図である。
図７のＩＣ４０８は入出力がＣＭＯＳで構成された集積回路であり、信号の出力を行う際に、電源端子４０６から入力した電流（スイッチング電流）が、ＩＣ４０８内部回路を通してＧＮＤ端子４０９に向かって流れでる（スイッチング電流）。このスイッチング電流は、ＧＮＤ端子４０９からプリント基板上のインピーダンスの一番小さい経路を通って電源端子４０６にリターン電流としてプリント基板上をループを描いて戻っていく。このループ面積が大きいと、強い電界を発生する原因となり、ＥＭＩノイズとなって周辺の電子機器に影響を与える原因となる。

前記のように、ＩＣ４０８においては、ＩＣ４０８を流れるスイッチング電流が、ＧＮＤ端子４０９からプリント基板内を回って電源端子４０６に流れるが、この情報はあらかじめ図１に示すプリント基板搭載部品情報１０４に格納されている。
例えば、ＩＣによっては複数の電源、ＧＮＤ端子を有するが、その場合、それぞれの電流入出力の組み合わせをプリント基板搭載部品情報１０４に格納しておく。
次に、ビアを間引きする単位面積を決めるメッシュサイズの設定を行う（Ｓ６０３）。

図７において、ビアを間引きする範囲を決定するメッシュＢ４０５を設定し、本実施例においては、メッシュで囲まれた４つのビア、ビアＡ４１０、ビアＢ４１１、ビアＣ４１２、ビアＤ４１３のうち、１つだけを残すことでシミュレーションモデルの簡略化を行う。
もちろん、コンピュータの処理能力が充分であれば、ビアを間引きする割合を低減し、電磁界シミュレーション精度の低下を防ぐこともできる。
本発明においては、このようなシミュレーションモデルの簡略化によって、コンピュータによる電磁界シミュレーションにおいて、使用メモリ量の低減と、シミュレーションにかかる計算時間の大幅な削減を可能にすることを目的とする。

前記メッシュは、シミュレーション対象のプリント基板の回路規模と、コンピュータの処理能力によって最適な値を決定する必要がある。もちろん、メッシュ間隔をできるだけ狭めた方が正確な電磁界シミュレーション結果が得られるが、あまりメッシュ間隔を狭めるとシミュレーション計算時間が膨大になる、もしくはシミュレーション計算が発散してしまい、コンピュータがオーバーフローして計算できないといった事態が発生するため注意が必要である。
また、本実施例ではメッシュを等間隔にて定義しているが、例えばプリント基板のビアが多い部分はメッシュを細かくし、ビアの少ない部分はメッシュを少なくするなどの処理を行って、コンピュータ負荷をあまり大きくせずに電磁界シミュレーションの精度を高めることも可能である。

次にステップＳ６０４に移行し、インピーダンス計算対象範囲を決定する。まず、ＩＣ４０８の電源端子４０６とＧＮＤ端子４０９間（電流入出力）間を最短距離で結び（電流入出力間を最短経路で結ぶ線７０２）その中点から任意の半径（インピーダンス計算対象範囲半径７０３）をもつ円を描き、それをインピーダンス計算対象範囲とする。
前記インピーダンス計算対象範囲７０１は、ビアを間引きする範囲を決定するメッシュＢ４０５と同様に、シミュ−ション対象のプリント基板の回路規模と、コンピュータの処理能力によって最適な値を決定する必要がある。インピーダンス計算対象範囲７０１を大きくした方が正確な電磁界シミュレーション結果が得られるが、あまり計算対象範囲７０１を広げてしまうとシミュレーション計算時間が膨大になったり、シミュレーション計算が発散してしまい、コンピュータがオーバーフローするなどの問題が発生してしまうため、両者のバランスを考えた設定が必要となる。これは、シミュレーションを何回か繰り返して行った結果、最適な値を設定する方法がよい。

次に、ステップＳ６０５では、ＩＣ４０８が持つ全ての電流入出力対（本実施例では、電源端子４０６とＧＮＤ端子４０９の対）に対し、インピーダンス計算対象範囲７０１内に存在するビアを経由する全ての電流経路のインピーダンスの計算を行う。そして、ビアを間引きする単位面積を決めているメッシュＢ内にある４つのビアのうち、一番インピーダンスの低い電流経路に属するビア（本実施例では、ビアＡ４１０）を残し、他のビア（本実施例ではビアＢ４１１、ビアＣ４１２、ビアＤ４１３）を削除する。

本実施例においては、電磁界シミュレーションの計算時間をできるだけ削減するために、インピーダンスが一番小さい経路として、一番短い電流経路に属するビアのみを残し、前記ビアと同じインピーダンス計算対象範囲７０１内に存在する他のビアを削除する。
但し、ＧＮＤ端子→ビア→電源端子間の直線距離で定義すると、実際のプリント基板上の電流経路と大きく違ってくるため、プリント基板上の導体のみを経由してのＧＮＤ端子→ビア→電源端子間距離を計算する。
ここで、プリント基板において、電流経路のインピーダンスは信号線の自己インダクタンスＬが大きくなるほど増大する。

例えばプリント基板上に、図８の示すような幅ａ、厚さｂ、長さｄの信号線がある場合、自己インダクタンスＬは、

Ｌ＝２ｄ｛ｌｎ（０．４４７ｄ／Ｒ）＋０．５＋Ｒ／ｄ｝
ここで、Ｒ＝０．２２３５（ａ＋ｂ）

で与えられる。
上式より、自己インダクタンスＬは信号線の長さｄが大きくなるほど増大するため、電流経路が長くなるほどインピーダンスが大きくなるといえる。
前記電流経路距離計算により、ビアを間引きする範囲を決定するメッシュＢ内において、高い確率で一番インピーダンスの低い電流経路に含まれるビアを抽出することが可能となる。

電流経路のインピーダンス算出にあたって、コンピュータのメモリ、計算時間に余裕がある場合、更にプリント基板上のパターン幅によるインピーダンス変化、電流の搭載部品通過による影響などを加味して計算することで、前記インピーダンス算出結果の精度を上げることができる。
プリント基板によっては、ビアが複数のＩＣのインピーダンス計算対象範囲７０１内に属することがあるが、そのときにはそれぞれのＩＣにて計算を行い、それぞれ一番インピーダンスの低い電流経路に属するビアを残す（この場合には、１つのビアを間引きするメッシュ内に複数のビアの存在を可能とする）。
そして、プリント基板上の全ての電流入出力対に対し、インピーダンス計算対象範囲内に存在するビアを経由する全ての電流経路のインピーダンスを計算し（Ｓ６０５）、電流入出力対において、一番インピーダンスの低い電流経路に存在するビアを、メッシュ１個に対して１つずつ残す（Ｓ６０６）。インピーダンス計算対象範囲内の全電流経路に対してインピーダンス計算を実行することで（Ｓ６０７）、図１に示すデフォルメーションモデル情報１１０を作成する。

このようにして、本発明においては、プリント基板上のビアを単純に間引くのではなく、電流が流れる経路を予測して、電流が多く流れる（電磁界分布に大きな影響を与える）電流経路に存在するビアのみを残すことで、電磁界シミュレーションにて計算される電磁界分布に大きな誤差を与えずに、コンピュータの使用するメモリ量を低減するとともに、電磁界シミュレーション計算時間の大幅な短縮ができる。
デフォルメーションモデル情報１１０が完成したならば、図１のシミュレーション対象周波数情報１１１の周波数において電磁界分布シミュレーションを実行する（Ｓ１１２）。

シミュレーション対象周波数は、一般的な電気製品にて、各国で規制の対象になっている３０ＭＨｚ〜１ＧＨｚまでリニアにシミュレーションするのが一番であるが、計算時間が膨大になってしまうので、あらかじめ幾つかのシミュレーション対象周波数を決めておく。
ここで、シミュレーション対象周波数情報１１１はユーザが任意に指定できる周波数で、一般的には測定対象プリント基板で使用している発振器の出力周波数の整数倍の周波数で共振が発生し、ＥＭＩノイズとなって放射されている場合が多いので、それらを目安にしてＥＭＩノイズ放射が懸念される周波数に対して電磁界シミュレーションを行う。

電磁界分布シミュレーションの実行により（Ｓ１１２）、電磁界計算結果１１３が得られる。例えば、プリント基板上の電磁界分布の強い部分にはコンデンサを実装し、プリント基板のインピーダンスを下げたり、ＥＭＩフィルタなどを実装して電磁界の放射を抑制するなどの対策を施し、その対策を盛り込んだシミュレーションモデルを再度作成し、電磁界分布シミューレーションを実行して電磁界分布の変化を確認するするといったルーチンを繰り返すことでＥＭＩノイズ抑制の対策を行うことができる。

現状のＥＭＩノイズ対策では、実際に試作プリント基板上の部品を変更し、製品に組み込んでから電波暗室などでＥＭＩノイズを測定し、ノイズの出方を確認して再度対策、再度電波暗室にて測定といったルーチンを繰り返してＥＭＩ対策を行っている状態で、電波暗室の使用料金が高額であり、測定時間も長いため、大変な工数とコストがかかってしまっている。
しかし、本発明では、電磁界シミューレーションを実行するにあたって、コンピュータの使用するメモリ量と、計算時間を大幅に削減できるため、低コストで効率の良いＥＭＩ対策が行える環境を構築することができる。

図１のＥＭＩノイズ解析方法の動作フロー、図２のプリント基板電源系統作成手順の動作フロー、および、図６のシミュレーションモデルのデフォルメーション手順を示す動作フローを、それぞれプログラム化して、ＣＤ−ＲＯＭなどの記録媒体に格納しておけば、電磁界分布解析の実験室のコンピュータに上記記録媒体を装着してプログラムをインストールし、実行させることにより、本発明を容易に実現することができる。また、上記コンピュータに接続されたネットワークを介して他のコンピュータにプログラムをダウンロードすることにより、このプログラムの汎用化を図ることができる。

本発明の一実施例に係る電磁界解析方法の手順を示すフローチャートおよび概略構成を示す図である。 図１におけるプリント基板電源系統情報作成手順を示すフローチャートである。 ビアを機械的に単純間引きするモデルデフォルメーションを示す説明図である。 図３の場合の電流の流れを示す図である。 本発明によりビアの間引き方法を最適化したモデルデフォルメーションを行った場合の電流の流れを示す図である。 本発明におけるシミュレーションモデルのデフォルメーション手順を示すフローチャートである。 図６のシミュレーションモデルのデフォルメーションを行う時の、メッシュサイズ、インピーダンス計算対象範囲を示す図である。 プリント基板上の信号線のモデルを示す図である。

符号の説明

３０１ プリント基板のパターン
３０２ ビアを間引きする範囲を決定するメッシュＡ
３０３ ビア
４０１ 半田面（プリント基板裏面）電源パターン
４０２ 半田面に搭載されているコンデンサ
４０３ 半田面ＧＮＤパターン
４０４ 部品面（プリント基板表面）ＧＮＤパターン
４０５ ビアを間引きする範囲を決定するメッシュＢ
４０６ 電源端子
４０７ 部品面電源パターン
４０８ ＩＣ
４０９ ＧＮＤ端子
４１０ ビアＡ
４１１ ビアＢ
４１２ ビアＣ
４１３ ビアＤ
４１４ 半田面を流れるリターン電流Ａ
４１５ 部品面を流れるリターン電流Ａ
４１６ 部品面ＧＮＤパターン
５０１ 半田面を流れるリターン電流Ｂ
５０２ 部品面を流れるリターン電流Ｂ
７０１ インピーダンス計算対象範囲
７０２ 電流入出力間を最短経路で結ぶ線
７０３ インピーダンス計算対象範囲半径
８０１ 電気導体

Claims (12)

1. 解析対象物の形状を入力する解析対象物形状入力手段と、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力手段と、前記解析対象物の形状を簡略化されたモデルにするモデル化手段と、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化手段と、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算手段と、前記電磁界計算手段による計算結果を出力する出力手段とを有することを特徴とした電磁界解析装置。
2. 解析対象物の形状を入力し、前記解析対象物の形状を簡略化し、また、前記解析対象物の電気的特性を有する情報を入力し、前記モデルを複数のセルに分割し、前記セル内に複数の構成要素が含まれているときに、電流値の計算結果と、実際の電流値との誤差が極小になるように前記構成要素を間引くことを特徴とする請求項１に記載の電磁界解析装置。
3. シミュレーションモデルのデフォルメーションを行うか否かを判断し、行う場合には、電流入出力情報を設定し、ビアを間引きする単位面積を決めるメッシュサイズを決定し、インピーダンス計算対象範囲を決定し、電流入出力対に対し、インピーダンス計算対象範囲内に存在するビアを経由する全ての電流経路のインピーダンスを計算し、電流入出力対において、最もインピーダンスの低い電流経路に存在するビアを、分割されたメッシュ１個に対して１個ずつ残し、インピーダンス計算対象範囲内の全電流経路に対してインピーダンスの計算が完了したか否かを判断し、完了したならばシミュレーションモデルのデフォルメーション処理を終了することを特徴として請求項１に記載の電磁界解析装置。
4. 前記モデル簡略化手段は、解析対象物に搭載される電子部品のグランド端子からビアを経由して前記電子部品の電源端子に戻る電流経路の長さを算出し、分割された１区間ごとに最短経路に属するビア以外を削除することを特徴とした請求項１に記載の電磁界解析装置。
5. シミュレーションモデルのノード数を削減するか否かを判断し、削減する場合には、解析対象物形状入力手段から、ユーザーが選択した選択ネットを抽出し、解析対象形状入力手段から、前記選択ネット以外のネットを削除し、電源系統情報を作成することを特徴とした請求項１に記載の電磁界解析装置。
6. 前記電気特性入力手段は、信号線の属性情報を有することを特徴とした請求項１に記載の電磁界解析装置。
7. 解析対象物の形状を入力する解析対象物形状入力方法、前記解析対象物の電気的特性を有する情報を入力する電気的特性入力方法、前記解析対象物の形状を簡略化されたモデルにするモデル化方法、前記解析対象物を任意の大きさのセルで分割し、前記セル内に複数の構成要素が含まれているとき、電磁界計算結果と実際の測定結果との誤差が極小となるように前記構成要素を間引くモデル簡略化方法、前記モデルを複数のセルに分割し、電磁界の過渡的動作を計算する電磁界計算方法、前記電磁界計算方法による計算結果を出力する出力方法を有するコンピュータプログラム。
8. 解析対象物の形状を入力し、前記解析対象物の形状を簡略化し、また、前記解析対象物の電気的特性を有する情報を入力し、前記モデルを複数のセルに分割し、前記セル内に複数の構成要素が含まれているときに、電流値の計算結果と、実際の電流値との誤差が極小になるように前記構成要素を間引くことを特徴とした請求項７に記載のコンピュータプログラム。
9. シミュレーションモデルのデフォルメーションを行うか否かを判断し、行う場合には、電流入出力情報を設定し、ビアを間引きする単位面積を決めるメッシュサイズを決定し、インピーダンス計算対象範囲を決定し、電流入出力対に対し、インピーダンス計算対象範囲内に存在するビアを経由する全ての電流経路のインピーダンスを計算し、電流入出力対において、最もインピーダンスの低い電流経路に存在するビアを、分割されたメッシュ１個に対して１個ずつ残し、インピーダンス計算対象範囲内の全電流経路に対してインピーダンスの計算が完了したか否かを判断し、完了したならばシミュレーションモデルのデフォルメーション処理を終了することを特徴とした請求項７に記載のコンピュータプログラム。
10. 前記モデル簡略化方法は、解析対象物に搭載される電子部品のグランド端子からビアを経由して前記電子部品の電源端子に戻る電流経路の長さを算出し、分割された１区間ごとに最短経路に属するビア以外を削除することを特徴とした請求項７に記載の電磁界解析を行うコンピュータプログラム。
11. シミュレーションモデルのノード数を削減するか否かを判断し、削減する場合には、解析対象物形状入力手段から、ユーザーが選択した選択ネットを抽出し、解析対象形状入力手段から、前記選択ネット以外のネットを削除し、電源系統情報を作成することを特徴とした請求項７に記載のコンピュータプログラム。
12. 前記電気特性入力方法は、信号線の属性情報を有することを特徴とした請求項７に記載のコンピュータプログラム。

Images