JP4862695B2 - 回路基板の設計システム、回路基板の設計方法および回路基板設計用のコンピュータプログラム - Google Patents

Description

本発明は、ＣＡＤシステムに関し、特に、プリント配線基板及びその他の部品が搭載された回路基板において、共振による電源のノイズを低減するためのスナバ回路の抵抗値を求めるための回路基板の設計システム、回路基板の設計方法および回路基板設計用のプログラムに関する。

回路基板において、各素子に電源を供給するために、電源―グランドがプレーンで配線されている。電源―グランドプレーン間にノイズが入ると、特定の周波数で共振が発生し、電源ノイズやＥＭＩの問題を発生する。

従来、電源グランドプレーン共振を抑制する方法として、電源回路の電源配線とグランド配線の間にコンデンサを入れる方法が行われている。そして、適切なコンデンサの容量や配置を求めるために、例えば、特許文献１及び特許文献２に記載されているように、コンピュータで解析を行い、適切なコンデンサの容量と配置を求める方法が考えられている。

しかし、上記したようなコンデンサを配置する方法は、共振周波数を変化させるだけであり、共振のピークは抑えられない。電源―グランドのプレーンの間にコンデンサを挿入すると、プレーンに流れる電流が変化し、プレーン共振の周波数が変化する。しかし、コンデンサは電力を損失する成分がすくないため、ノイズが減少せず、共振のピークも減少しない。このため、コンデンサを挿入しても、変化した共振周波数で共振ピークが発生し、ノイズの影響を減少させることができない。

また、特許文献３のように電源配線系の共振を抑制するためにダンピング要素を挿入する方法が考えられている。ダンピング要素であるスナバ回路においては、抵抗値の決め方が重要となる。抵抗値が大きい場合は、スナバ回路に電流が流れないため、抵抗における電力の損失が小さい。このため、効果的にノイズを減少させることができない。また、逆に抵抗値が小さい場合は、抵抗における電力の損失が小さくなる。そのため、効果的にノイズを減少させることができない。従って、効果的にスナバ回路を動作させるためには、抵抗値を適切にする必要がある。

特開２００１−１０１２５７号公報 特開２００１−１７５７０２号公報 特開平６−１３２６６８号公報

スナバ回路にて共振のピークを減少させる方法においては、スナバ回路の抵抗値が重要であるのに対し、有効な抵抗値の決定手段がないことである。従来、スナバ回路の適切な抵抗値が、回路基板のどの要素に影響するかが不明であった。このため、設計者の経験や、試行錯誤によりスナバ抵抗値が調整されて、決定されていた。

この結果、スナバ回路の設計に対し、多くのコストがかけられてきた。

本発明は、上記した点に鑑みてなされたものであり、その目的とするところは、適切なスナバ回路を挿入することを可能にした新規な回路基板の設計システム、回路基板の設計方法および回路基板設計用のコンピュータプログラムを提供することにある。

本発明は、上記した目的を達成するために、基本的には、以下に記載されたような技術構成を採用するものである。

即ち、本発明に係わる回路基板の設計システムの第１の態様は、
共振による電源ノイズを低減するためのスナバ回路が設けられる回路基板の設計システムにおいて、
前記回路基板の電源−グランドプレーンの共振周波数を解析する共振周波数解析手段と、
前記共振周波数解析手段の解析結果に基づいて、共振周波数を抽出する共振周波数抽出手段と、
前記共振周波数抽出手段が抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める適切抵抗値算出手段とを具備し、
前記適切抵抗値算出手段は、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めるように構成したことを特徴とするものであり、
又、第２の態様は、
前記共振周波数解析手段が、前記回路基板の電圧分布を求め、この電圧分布に基づき前記スナバ回路を設ける位置を決定する為のスナバ回路挿入位置抽出手段を更に設けたことを特徴とするものである。

又、本発明に係わる回路基板の抵抗値の決定方法の態様は、
共振による電源ノイズを低減するためのスナバ回路が設けられる回路基板の設計システムで抵抗値を決定する方法であって、
前記設計システムが、前記回路基板の電源−グランドプレーンの共振周波数を解析する第１のステップと、
前記設計システムが、前記第１のステップでの解析結果に基づいて、共振周波数を抽出する第２のステップと、
前記設計システムが、前記第２のステップで抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める第３のステップと、を含み、
前記設計システムは、前記第３のステップでは、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めることを特徴とするものである。

又、本発明に係わる回路基板の設計用のコンピュータプログラムの態様は、
共振による電源ノイズを低減するためのスナバ回路が設けられた回路基板の設計用のコンピュータプログラムであって、前記コンピュータプログラムは、
前記回路基板の電源−グランドプレーンの共振周波数を解析する共振周波数解析手段と、前記共振周波数解析手段の解析結果に基づいて、共振周波数を抽出する共振周波数抽出手段と、前記共振周波数抽出手段が抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める適切抵抗値算出手段としてコンピュータを機能させるためのプログラムであり、
前記適切抵抗値算出手段は、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めるように機能させることを特徴とするものである。

第１の効果は、適切なスナバ回路の抵抗値を求めることができることにある。

その理由は、適切抵抗値算手段を設けたことにより、その周波数にあった適切な抵抗値を得ることができるためである。

第２の効果は、適切なスナバ回路をすばやく求めることができることにある。適切抵抗値算出手段は、回路基板の共振周波数に基づき適切な抵抗値を求めることができる。このため、試行錯誤を繰り返す必要がなく、スナバ回路の設計を高速に行える。

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図１を参照すると、本発明の第１の実施の形態の回路基板設計システムは、キーボード等の入力装置１００と、プログラム制御により動作するコンピュータ（中央処理装置；プロセッサ；データ処理装置）１１０と、ディスプレイ装置や印刷装置等の出力装置１２０と、記憶装置１３０とを具備する。

入力装置１００は、回路基板データ入力手段１０１を備えている。

コンピュータ１１０は、電源−グランドプレーン共振解析手段１１１と、共振周波数抽出手段１１２と、適切抵抗値算出手段１１３とを備えている。出力装置１２０は、抵抗値出力手段１２１を備える。記憶装置１３０は、素子モデル情報１３１と適切抵抗値情報１３２を備えている。

回路基板データ入力手段１１０により、基板形状や、電源―グランドプレーンの形状やプレーン間距離、電源―グランド間の誘電体の特性、ＩＣやコンデンサなどの電源―グランドに接続される素子の情報等の回路基板の設計データが入力される。

入力装置１００と素子モデル情報１３１とから入力されたデータに基づき、電源―グランドプレーン共振解析手段（以下、共振解析手段という）１１１によって、電源―グランドプレーンの共振解析を行う。

素子モデル情報１３１には、回路基板に接続される素子の解析モデルがあり、共振解析に必要な解析モデルのデータを共振解析手段１１１に受け渡す。共振解析手段１１１は、入力装置１００からの回路基板データに含まれる電源―グランドの形状や誘電体の情報や、素子モデル情報１３１からの素子の回路モデルを利用して、電源―グランドプレーンの共振解析を行い、共振周波数を算出する。

算出の方法としては、特許文献１に記載されているように、電源―グランドプレーンをメッシュに分割し、有限要素法により共振を求める方法や、電源―グランドプレーンをメッシュに分割し、抵抗やインダクタンス、キャパシタンスの回路モデルに変換し、各素子の回路モデルを接続し、回路シミュレータにより計算する手法等、従来実施されている共振解析手段を使用する。

次に、共振周波数抽出手段１１２が、共振解析手段１１１の共振解析の結果に基づき共振の抑制を行う周波数の抽出をする。抽出は、共振のピークの大きさや、問題となる周波数条件などより、問題となる周波数をいくつか抽出する。例えば、一番大きな共振ピークを持つ周波数を抽出する方法や、デバイスが敏感に反応する周波数に存在する周波数を抽出する。

適切抵抗値算出手段１１３は、共振周波数抽出手段１１２が抽出した周波数に基づき適切な抵抗値を算出し、適切な抵抗を選択する。

図２は、さまざまな構造の回路基板において、適切なスナバ抵抗の抵抗値をシミュレーションにて求めた図である。この結果によると、適切な抵抗値は、基板の構造にはあまり影響せず、周波数に依存していることがわかった。このため、適切な抵抗値は、共振周波数の情報から、求めることができる。

図２のようなデータを基にしたデータベースや、周波数から適切な抵抗値を求める近似式で適切抵抗値情報１３２を構成する。近似式の一例としては、図２において、適切な抵抗値と周波数との関係は、ほぼ線形の特性となっているため、周波数に対して線形の式を用いた近似式を用いる。適切抵抗値算出手段１１３は、共振周波数抽出手段１１２の抽出した周波数データと適切抵抗値情報１３２からのデータに基づき、適切な抵抗値を求めことで、共振周波数に基づき、スナバ回路の適切な抵抗値を算出することができる。

抵抗値出力手段１２１において、適切な抵抗値を出力し、スナバ回路に用いる抵抗値を決定する。

（第２の実施の形態）
次に、本発明の第２の発明を実施するための最良の形態について図３を参照して詳細に説明する。

本発明の第２の実施の形態の回路基板設計システムは、キーボード等の入力装置３００と、プログラム制御により動作するコンピュータ（中央処理装置；プロセッサ；データ処理装置）３１０と、ディスプレイ装置や印刷装置等の出力装置３２０と、記憶装置３３０とを含む。

入力装置３００は、回路基板データ入力手段３０１を備えている。

コンピュータ３１０は、電源−グランドプレーン共振解析手段３１１と、共振周波数抽出手段３１２と、適切抵抗値算出手段３１３と、スナバ回路挿入位置抽出手段３１４とスナバ回路挿入手段３１５を備えている。

出力装置３２０は、回路基板データ出力手段３２２を備える。

記憶装置３３０は、素子モデル情報３３１と適切抵抗値情報３３２を備える。

回路基板データ入力手段３１０により、第１の実施の形態と同じく、回路基板のデータが入力される。

電源―グランドプレーン共振解析手段３１１によって、第１の実施の形態と同じく、入力されたデータに基づいて、素子モデル情報３３１を利用し、電源―グランドプレーンの共振解析を行う。この共振解析において、共振周波数と電圧分布を算出する。共振周波数抽出手段３１２が第１の実施の形態と同じく、共振解析の結果に従って、共振の抑制を行う周波数の抽出をする。

次に、適切抵抗値算出手段３１３が、第１の実施の形態と同じく、適切抵抗値情報３３２に基づき、抽出した周波数に従って適切な抵抗値を算出し、適切な抵抗を選択する。

更に、スナバ回路挿入位置抽出手段３１４が、電源―グランドプレーン共振解析手段３１１によって算出した電圧分布より、適切なスナバ回路を挿入する位置を求める。例えば、電圧分布のデータより、最も電圧変動の大きい部分を抽出する。これは、電圧変動の大きい点にスナバ回路を挿入することで、スナバ回路に多くの電流が流れるため、効果的にノイズ電力を吸収できるためである。

そして、スナバ回路挿入手段３１５により、適切抵抗値算出手段３１３の算出した抵抗値及びスナバ回路挿入位置抽出手段３１４が決定した位置に基づき、スナバ回路挿入手段３１５が回路基板データにスナバ回路を挿入する。

回路基板データ出力手段３２２が、スナバ回路の挿入された回路基板データを出力する。これにより、適切なスナバ回路の挿入された回路基板のデータができ、効果的に電源―グランドプレーン間共振を抑制できる回路基板の設計が完了する。

次に、本発明の第１の実施例を、図１、２、４、５、８を参照して説明する。

なお、この実施例は、前記第１の実施の形態に対応するものである。

回路基板データとして次のデータが与えられる。図４の平面図に示されるように、電源−グランドプレーン４０１の形状として、縦９０ｍｍ、横１５０ｍｍの長方形を有し、電源−グランドプレーンの縦４５ｍｍ横６５ｍｍの位置を中心にＬＳＩが配置されている。また、層構成とし電源プレーンが３層目、グランドプレーンが２層目に配置されている。２層目と３層目の層間は０．８ｍｍであり、誘電体として、比誘電率４．３、ｔａｎδ０．０２のＦＲ４が使用されている。電源とグランドプレーンの導体厚は３５μｍの銅である。

これらのデータが、回路基板データ入力手段１０１により入力される（ステップ８０１）。これらの入力情報に従って、電源―グランドプレーン共振解析手段１１１が次のように共振解析を行う。

まず、非特許文献１に示されるように、電源―グランドプレーンを抵抗、インダクタ、容量の２次元等価回路モデルに変換する（ステップ８０２）。また、ＬＳＩを素子モデル情報のデータベースより等価回路に変換する（ステップ８０３）。今回は、５０オームの抵抗と１Ｖの電圧源に変換した。これらの等価回路を組み合わせ（ステップ８０４）、Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ （ＳＰＩＣＥ）を用い、交流解析を行う（ステップ８０５）。これにより共振周波数が求まる。この場合、４５６ＭＨｚと９０９ＭＨｚに共振ピークがあり、求めた共振を図５に示す。

この共振結果を用いて、共振周波数抽出手段１１２にて、ピークを低減する共振周波数を選択する。本実施例においては、共振のピークの最大となる周波数を選択する（ステップ８０６）。他の例としては、電波の受信周波数である周波数帯付近のピークを選択するなどの方法がある。図５の共振の結果より、より共振ピークの大きい９０９ＭＨｚを選択する。

次に、適切抵抗値算出手段１１３にて、適切な抵抗値を算出する。本発明においては、周波数に関して線形の近似式を用いて適切な抵抗値を求める（ステップ８０６）。この時の線形の近似式は、１．８×１０^−８×（周波数）＋０．８４である。この式に９０９ＭＨｚを代入すると、約１５．５２オームとなる。実際に搭載する抵抗素子は、飛び飛びの値しか存在しないので、この計算結果より、よく使用されるＪＩＳ Ｃ ５０６３に規定するＥ標準数列の抵抗より最も近い抵抗を選択し、１５オームの抵抗を選択する。

次に、抵抗値出力手段１２１にて、この抵抗値が出力される（ステップ８０８）。本実施例では、出力装置としてディスプレイとし、画面に１５オームの指示が表示される。

原田 高志 他３名、"多層プリント回路基板電源供給系の二次元解析"、電子通信情報学会技術研究報告、電磁環境工学、ＥＭＣ−Ｊ９９、Ｎｏ．５２８、１９９９年１２月、ｐ．７−１４

本発明の第２の実施例を、図２〜７を参照して説明する。

なお、この実施例は、前記第２の実施の形態に対応するものである。

実施例１と同様の回路図データが回路基板入力手段３０１により入力される。さらに、本実施例においては、低減すべき周波数として３００ＭＨｚ〜６００ＭＨｚが与えられる。実施例１と同様に、電源―グランドプレーン共振解析手段３１１により共振解析が実施され、共振周波数が求められる。このとき、図６に示されるような、ボード上の電圧分布も求められる。図６の電圧分布は、白い部分が電圧変動の大きい部分、黒い部分が電圧変動の小さい部分を示す。この共振結果に基づき、共振周波数抽出手段３１２にて、ピークを低減する共振周波数を選択する。本実施例においては、ＬＳＩの動作クロックより、低減する共振周波数を選択する。低減すべき周波数として入力された３００ＭＨｚ〜６００ＭＨｚの条件と、図５の共振の結果より、共振ピークの４５６ＭＨｚを選択する。

次に、適切抵抗値算出手段３１３にて、適切な抵抗値を算出する。図２に基づく周波数と抵抗値とが１対１に対応したデータベースにより、１０オームの抵抗を選択する。

また、スナバ回路挿入位置抽出手段３１４が、スナバ回路の挿入位置を抽出する。図６の４５６ＭＨｚの共振ピークにおける電圧分布より、電圧の大きいポイントを選択する。図６においては、左右の両端の電圧変動が大きい。したがって、この両端の中からスナバ回路の挿入位置を決定する。本実施例では、図４、図６のＡのポイントが最も電圧変動が大きい点であった。そこで、スナバ回路挿入位置抽出手段３１４は、このＡのポイントを抽出する。

次に、スナバ回路挿入手段３１５は、回路基板データに対して、図４のＡのポイントに、１０オームの抵抗と０．１μＦコンデンサとの直列回路を挿入する。最後に、回路基板データ出力手段３２２が、スナバ回路が挿入された回路基板データを出力する。

この実施例における、スナバ回路挿入時の共振波形７０１と、スナバ回路挿入前の回路の共振波形７０２、適切な抵抗値でないスナバ回路を挿入した時の共振波形７０３を図７に示す。このように、スナバ回路を設けることで、共振のピークが抑制されていることがわかる。

本発明の第１の発明を実施するための最良の形態の構成を示すブロック図である。 さまざまな条件における共振周波数と適切なスナバ抵抗値との関係を示すグラフである。 本発明の第２の発明を実施するための最良の形態の構成を示すブロック図である。 本発明の第１と第２の実施例の対象となる回路基板の平面図である。 本発明の第１と第２の実施例の共振解析の結果を示すグラフである。 第２の実施例における電源―グランドプレーンの電圧分布図である。 第２の実施例の共振ピークと本発明を適用しない場合の共振ピークとを比較するグラフである。 第１の実施例の流れを示すフローチャートである。

符号の説明

１００、３００ 入力装置
１１０，３１０ コンピュータ（中央処理装置；プロセッサ；データ処理装置）
１２０、３２０ 出力装置
１３０、３３０ 記憶装置
１０１、３０１ 回路基板データ入力手段
１１１、３１１ 電源―グランドプレーン共振解析手段
１１２、３１２ 共振周波数抽出手段
１１３、３１３ 適切抵抗値算出手段
１２１ 抵抗値出力手段
１３１、３３１ 素子モデル情報
１３２、３３２ 適切抵抗値情報
３１４ スナバ回路挿入位置抽出手段
３１５ スナバ回路挿入手段
３２２ 回路基板データ出力手段
４０１ 電源―グランドプレーン形状
４０２ ＬＳＩ挿入位置

Claims (6)

1. 共振による電源ノイズを低減するためのスナバ回路が設けられる回路基板の設計システムにおいて、
   前記回路基板の電源−グランドプレーンの共振周波数を解析する共振周波数解析手段と、
   前記共振周波数解析手段の解析結果に基づいて、共振周波数を抽出する共振周波数抽出手段と、
   前記共振周波数抽出手段が抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める適切抵抗値算出手段とを具備し、
   前記適切抵抗値算出手段は、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めるように構成したことを特徴とする回路基板の設計システム。
2. 前記共振周波数解析手段が、前記回路基板の電圧分布を求め、この電圧分布に基づき前記スナバ回路を設ける位置を決定する為のスナバ回路挿入位置抽出手段を更に設けたことを特徴とする請求項１記載の回路基板の設計システム。
3. 共振による電源ノイズを低減するためのスナバ回路が設けられる回路基板の設計システムで抵抗値を決定する方法であって、
   前記設計システムが、前記回路基板の電源−グランドプレーンの共振周波数を解析する第１のステップと、
   前記設計システムが、前記第１のステップでの解析結果に基づいて、共振周波数を抽出する第２のステップと、
   前記設計システムが、前記第２のステップで抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める第３のステップと、を含み、
   前記設計システムは、前記第３のステップでは、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めることを特徴とする回路基板のスナバ回路の抵抗値の決定方法。
4. 前記設計システムは、前記第１のステップでは、前記回路基板の電圧分布を求め、この電圧分布に基づき前記スナバ回路を設ける位置を決定する第４のステップを更に含むことを特徴とする請求項３記載の回路基板のスナバ回路の抵抗値の決定方法。
5. 共振による電源ノイズを低減するためのスナバ回路が設けられる回路基板の設計用のコンピュータプログラムであって、前記コンピュータプログラムは、
   前記回路基板の電源−グランドプレーンの共振周波数を解析する共振周波数解析手段と、前記共振周波数解析手段の解析結果に基づいて、共振周波数を抽出する共振周波数抽出手段と、前記共振周波数抽出手段が抽出した共振周波数に基づき、前記スナバ回路の適切な抵抗値を求める適切抵抗値算出手段としてコンピュータを機能させるためのプログラムであり、
   前記適切抵抗値算出手段を、周波数に対して線形な近似式を用いて、前記スナバ回路の適切な抵抗値を求めるように機能させることを特徴とするコンピュータプログラム。
6. 前記共振周波数解析手段が、前記回路基板の電圧分布を求めるようにコンピュータを機能させるように構成すると共に、
   前記電圧分布に基づき前記スナバ回路を設ける位置を決定する為のスナバ回路挿入位置抽出手段として、コンピュータを機能させるように構成したことを特徴とする請求項５記載のコンピュータプログラム。