JP2007304952A - 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置 - Google Patents

Abstract

【課題】回路基板を対象にセル分割を用いたＦＤＴＤ等の電磁界解析を行なう際に、３次元電磁界解析時のメモリ領域を逼迫させることのないような、解析モデル作成プログラムおよび解析プログラムを提供する。
【解決手段】ステップＳ４００では、回路・基板ＣＡＤデータから、基板パターン形状情報、回路情報、および層情報を読み込む。次いで、ステップＳ４０２では、セル情報を作成する。具体的には、配線を構成する２次元図形がどの信号に対応するかを示す回路情報と、基板の各層を構成する媒質の物性値を示す物性値情報とを含む２次元セル情報と、各層の３次元セルにおける高さ方向のセル数を示す厚みセル情報とを出力する。そして、ステップＳ４０４では、電磁界解析を行ない、電界、磁界強度等の解析結果を、３次元セル座標に従い出力する。最後にステップＳ４０６では、解析結果を分析または表示する。
【選択図】図４

Description

本発明は、回路基板を３次元電磁界解析する際の解析モデルを作成するプログラム、解析するプログラム、解析モデル作成装置、解析装置に関する。

近年のデジタル機器動作周波数の高速化に伴い、不要輻射、電源品質及び信号品質低下による機器の誤動作等のノイズ問題が顕在化している。これは、動作周波数の高速化に伴って、プリント基板をはじめとした配線周囲の３次元形状による電磁気的影響が増大したためである。

このような電磁気的影響による設計上の問題点を解決する手段として、これまでアンテナ等の設計に用いられてきた３次元電磁界解析を、回路解析と連携し、プリント基板等に適用する取り組みが報告されている。たとえば、非特許文献１には、複数台のコンピュータを用いてＦＤＴＤ（Finite Difference Time Domain）法による電磁界解析と回路解析との並列処理を行なうことで、プリント基板上におけるノイズ問題の対策をした事例が示されている。なお、ＦＤＴＤ法では、未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。これにより、解析領域全体の電磁界挙動を求めることができる。

プリント基板等を対象として上記のような電磁界解析を行なう場合、基板上の誘電体、配線、ビアまたはスルーホール等の構造を解析処理に直接適用可能なデータに変換する解析モデル作成の工程が必要となる。近年、デジタル機器に搭載されるプリント基板は高密度化の一途を辿っており、数千に及ぶ信号線を有することも少なくない。このように高密度配線されたプリント基板に対し解析モデルを作成する場合、手作業で３次元の形状と物性値を入力するのは困難を極める。

これについては、たとえば、以下のようなプリント基板解析モデル作成方法が示されている。特許文献１では、２次元ＣＡＤ（Computer Aided Design）システムによって作成された設計データに厚み情報を付加し、プリント基板の配線、誘電体、ビアまたはスルーホール等の３次元構造データを作成する方法について開示されている。また、特許文献２では、３次元構造データを作成する際に電気的情報を信号名、部品名で連携させた上で、配線、誘電体、ビアまたはスルーホール等の構成要素の３次元構造を、ポリゴンを用いてスムージング処理し、３次元構造データのデータ量を削減する方法について開示されている。
特開平１１−６６１２２号公報 特開２００５−１０７８７０号公報 日経ＢＰ社刊 日経エレクトロニクス ２００５年１月３１日号 ｐ．１１７〜１３０。

しかしながら、いずれの方法においても、解析処理に応じて、上記の３次元構造データを解析処理へ直接適用できるデータに変換する工程が必要となる。

この解析処理に直接適用できるデータに関して、非特許文献１で使用されているＦＤＴＤ法では、解析領域をセル分割し、各セルを満たす物質の物性値に応じて算出している。

一般的にＦＤＴＤ法では、セルの各頂点は隣接する上下左右のセルとの間で共有されている。多層プリント基板のように、各層の配線パターンと、各層間のビアまたはスルーホール等の２次元の形状情報と、厚み情報とにより、３次元の構造を再現することができる場合において、特許文献１および特許文献２で示される手法では、一度３次元構造データを作成し３次元でセル分割を行なう。これらの手法は、セル分割に要する工程、および分割された３次元のセル情報において、厚み方向に対し冗長な部分を含むこととなる。

一方、プリント基板に３次元電磁界解析を適用し、その解析によって得られた物理量から他の物理量を計算するという分析処理を行なう際には、特定の信号線とその周辺の電磁界強度、電流等の解析、または分析した結果を、抽出または排除して表示する機能が非常に有用である。この機能により、ノイズ問題の原因を調べ、その対策を行なうことができる。

このような処理を行なう場合、特許文献２では、３次元の構造情報と電気的情報を合わせて保持する手法が示されている。しかし、上記の３次元構造データで電気的情報を連携して３次元のセル分割を行ない、３次元のセル情報に数千にも及ぶ信号線を識別する情報を付加すると、そのデータ量は莫大になる。これは、有限なコンピュータ上のメモリ領域を逼迫させる原因となり得る。特に、３次元電磁界解析では、演算に多大なメモリ領域を必要とするため、十分なメモリ領域が確保できない場合は、解析可能となる領域の範囲が狭められるという弊害が生じる。

本発明は、上記のような問題を解決するためになされたものであって、その目的は、回路基板を対象にセル分割を用いたＦＤＴＤ等の電磁界解析を行なう際に、３次元電磁界解析時のメモリ領域を逼迫させることなく、解析モデル作成プログラムおよび解析プログラムを提供することである。

本発明の１つの局面に従うと、演算処理部を有するコンピュータに、回路基板を３次元電磁界解析する際に、回路上の信号のうち、所定の信号の３次元セル領域における位置情報を取得できるような解析モデルを作成させるプログラムであって、演算処理部が、回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、演算処理部が、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成するステップと、演算処理部が、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付けるステップと、演算処理部が、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付けるステップとを備える、解析モデルの作成処理をコンピュータに実行させるためのプログラムを提供する。

本発明の他の局面に従うと、演算処理部を有するコンピュータに、回路基板を３次元電磁界解析させるプログラムであって、演算処理部が、回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、演算処理部が、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成するステップと、演算処理部が、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付けるステップと、演算処理部が、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付けるステップと、演算処理部が、３次元セルの物性値に基づいて３次元電磁界解析するステップとを備える、３次元電磁界解析をコンピュータに実行させるためのプログラムを提供する。

好ましくは、３次元電磁界解析するステップは、演算処理部は、３次元セル領域の電界または磁界について第１の電磁界解析を行なうステップと、演算処理部は、２次元セルの回路情報に基づいて表記される等価回路に対して、第１の電磁界解析を行なうステップにより与えられた電界または磁界の一方に基づき、回路解析を行なうステップと、演算処理部は、回路解析の結果に基づき、回路情報を参照して、２次元セルの電界または磁界の一方を算出し、３次元セル領域の電界または磁界について第２の電磁界解析を行なうステップと、演算処理部は、第１の電磁界解析を行なうステップと、回路解析を行なうステップと、第２の電磁界解析を行なうステップとを、所定の条件が満たされるまで繰りかえすステップとを含む。

本発明のさらに他の局面に従うと、演算処理部を有するコンピュータに、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する処理を実行するプログラムであって、演算処理部が、回路設計データ、および２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、演算処理部が、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成するステップと、演算処理部が、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付けるステップと、演算処理部が、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付けるステップと、演算処理部が、３次元セルの物性値に基づいて３次元電磁界解析するステップと、演算処理部が、所定の信号に対応する３次元セルの解析結果を抽出するステップとを備える、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する処理をコンピュータに実行させるためのプログラムを提供する。

好ましくは、演算処理部が、所定の信号の周囲の領域を特定する情報から、周囲の領域の２次元セル領域における位置を取得するステップと、演算処理部が、周囲の領域の２次元セル領域における位置から、周囲の領域の３次元セル領域における位置情報を取得するステップと、演算処理部が、周囲の領域に対応する３次元セルの解析結果を抽出するステップとをさらに実行させる。

本発明のさらに他の局面に従うと、回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成する手段と、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付ける手段と、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付ける手段とを備える、解析モデル作成装置を提供する。

本発明のさらに他の局面に従うと、回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成する手段と、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付ける手段と、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付ける手段と、３次元セルの物性値に基づいて３次元電磁界解析する手段とを備える、解析装置を提供する。

本発明のさらに他の局面に従うと、回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、回路設計データおよび２次元基板設計データから得た回路基板の厚み情報から厚み方向のセル情報を作成する手段と、２次元セルの物性値情報に厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付ける手段と、回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、２次元セルの位置に厚み方向のセル情報を付加して、所定の信号と３次元セル領域における位置とを関連付ける手段と、３次元セルの物性値に基づいて３次元電磁界解析する手段と、所定の信号に対応する３次元セルの解析結果を抽出する手段とを備える、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する装置を提供する。

本発明によれば、メモリ領域を逼迫させることなく３次元電磁界解析を行なうことができる。

以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。

以下の説明で明らかとなるように、本発明の解析モデル作成プログラムは、回路情報を考慮した上で解析モデルを作成する。これにより、メモリ領域を逼迫させることなく３次元電磁界解析を行なうことができる。

（１．本発明のシステム構成）
図１は、本発明の解析モデル作成プログラムを実行するコンピュータ１００の一例を示す概念図である。

図１において、解析モデル作成プログラムを実行するコンピュータ１００は、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）１１８等の光ディスク上の情報を読み込むための光ディスクドライブ１０８およびフレキシブルディスク（Flexible Disk、以下ＦＤ）１１６に情報を読み書きするためのＦＤドライブ１０６を備えたコンピュータ本体１０２と、コンピュータ本体１０２に接続された表示装置としてのディスプレイ１０４と、同じくコンピュータ本体１０２に接続された入力装置としてのキーボード１１０およびマウス１１２とを備える。

なお、本実施の形態では、ディスプレイ１０４は、液晶からなるが、ＣＲＴ（Cathode-Ray Tube）であってもかまわない。

図２は、このコンピュータ１００の構成をブロック図形式で示す図である。
図２に示されるように、このコンピュータ１００を構成するコンピュータ本体１０２は、光ディスクドライブ１０８およびＦＤドライブ１０６に加えて、それぞれバス１０５に接続されたＣＰＵ（Central Processing Unit）１２０と、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含むメモリ１２２と、直接アクセスメモリ装置、たとえば、ハードディスク１２４と、外部とデータの授受を行なうための通信インターフェイス１２８とを含んでいる。光ディスクドライブ１０８にはＣＤ−ＲＯＭ１１８などの光ディスクが装着される。ＦＤドライブ１０６にはＦＤ１１６が装着される。

ハードディスク１２４内には、解析対象となる回路基板について、基板の形状、基板を構成する媒質の誘電率等の物理的性質を表現するパラメータ等が格納された回路・基板ＣＡＤデータ２００、電磁界解析を実行するプログラム２０２、および解析モデル作成プログラム２０３などが格納される。解析モデル作成プログラム２０３は、解析した結果を表示させるプログラムも含んでいる。以下では、解析モデルを作成するプログラムと、解析した結果を表示させるプログラムを総称して、解析モデル作成プログラムと呼ぶ。

ここで、たとえば、回路・基板ＣＡＤデータについては、通信インターフェイス１２８を介して、外部のデータベースから供給されてもよい。また、各プログラムは、ＦＤ１１６、またはＣＤ−ＲＯＭ１１８等の記憶媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。電磁界解析の実行は、通信インターフェイス１２８を介して、外部のコンピュータに実行させ、その結果をハードディスク１２４に格納させてもよい。なお、解析結果の表示を、通信インターフェイス１２８を介して、外部のコンピュータに実行させてもよい。

ハードディスク１２４には、セル情報を保存するための記憶領域である、２次元セル情報２０４、厚みセル情報２０６、および、電磁界解析の解析結果を保存するための記憶領域である、解析結果２０８が設けられる。

演算処理装置として機能するＣＰＵ１２０は、メモリ１２２をワーキングメモリとして、上述した電磁界解析を実行するプログラム２０２や解析モデル作成プログラム２０３に対応した処理を実行する。

なお、ＣＤ−ＲＯＭ１１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ−ＲＯＭ（Digital Versatile Disc）やメモリーカードなどでもよく、その場合は、コンピュータ本体１０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。また、バス１０５には、カセット形式の磁気テープを着脱自在に装着してアクセスする磁気テープ装置が接続されていてもよい。

解析モデル作成プログラム２０３は、上述の通り、ＣＰＵ１２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ１１８、ＦＤ１１６等の記憶媒体に格納されて流通し、ＣＤ−ＲＯＭドライブ１０８またはＦＤドライブ１０６等により記憶媒体から読み取られてハードディスク１２４に一旦格納される。または、コンピュータ１００がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク１２４にコピーされる。そうしてさらにハードディスク１２４からメモリ１２２中のＲＡＭに読み出されてＣＰＵ１２０により実行される。なお、ネットワーク接続されている場合には、ハードディスク１２４に格納することなくＲＡＭに直接ロードして実行するようにしてもよい。

図１および図２に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、ハードディスク１２４等の記憶媒体に記憶されたソフトウェアである。

なお、一般的傾向として、コンピュータのオペレーティングシステムの一部として様々なプログラムモジュールを用意しておき、アプリケーションプログラムはこれらモジュールを所定の配列で必要なときに呼び出して処理を進める方式が一般的である。そうした場合、当該ソフトウェア自体にはそうしたモジュールは含まれず、当該コンピュータでオペレーティングシステムと協働してはじめて解析モデルの作成および電磁界解析が可能になる。しかし、一般的なプラットフォームを使用する限り、そうしたモジュールを含ませたソフトウェアを流通させる必要はなく、それらモジュールを含まないソフトウェア自体およびそれらソフトウェアを記録した記憶媒体（およびそれらソフトウェアがネットワーク上を流通する場合のデータ信号）が実施の形態を構成すると考えることができる。

（２．解析モデル作成方法、電磁界解析の実行方法および解析結果表示方法）
以下、本発明に係る解析モデル作成方法、解析モデルを使って電磁界解析を実行する方法および解析結果の表示方法について説明する。

図３は、解析対象となるプリント基板の構造の例を示す図である。
図３を参照して、解析対象となるプリント基板の構造について説明する。基板３００は、大部分をガラスエポキシなどの誘電体と、その表面層あるいは内層に配置された、銅などの金属箔で構成される。金属箔はエッチングなどで形成され、一部は電気信号を伝送する電気配線になり、残りは接地電極を示すグランド、あるいは電源として形成される。

基板３００上には、信号３１０、および信号３２０が配線されている。基板３００の裏面には、グランドが配置されている。また、端子３１４には電源（図示しない）が、端子３１２，３２２，３２４には５０オームの抵抗（図示しない）が、グラウンドとの間に接続されている。

３次元電磁界解析するためには、図３で示すような基板をセルに分割し、解析モデルを作成する。

図４は、解析モデルを作成し、電磁界解析の結果を表示する方法の概略的な流れを示したフローチャートである。

図４を参照して、解析モデルを作成し、電磁界解析の結果を表示する方法の概略的な流れを説明する。

まず、ステップＳ４００では、回路・基板ＣＡＤデータから、基板パターン形状情報、回路情報、および層情報を読み込む。基板パターン形状情報は、各配線層と配線層間の導体と絶縁体の形状を示す。この形状は、円や矩形などの図形の集合体によって、プリント基板上の配線や基板形状として表わされる。回路情報は、それぞれの図形が回路・基板ＣＡＤデータで定義される信号のうち、どの信号に属するかを示す。層情報は、厚み情報と物性値情報とからなる。厚み情報は、各配線層および配線層間の厚みを示し、物性値情報は、各層を構成する媒質の物性値である。また、層情報から、各配線層がどの順番で積層されているかがわかる。これらが、回路・基板ＣＡＤデータで定義されていない場合は、別途指定される解析条件によって与えられるものとする。

次いで、ステップＳ４０２では、セル情報を作成する。まず、ステップＳ４００で読み込んだデータと、別途指定される解析条件とを合わせる。そして、解析対象をセル分割し、３次元電磁界解析と、その解析結果の分析に必要な情報を出力する。

具体的には、２次元セル情報と厚みセル情報を出力する。２次元セル情報は、配線を構成する２次元図形がどの信号に対応するかを示す回路情報と、基板の各層を構成する媒質の物性値を示す物性値情報とを含む。厚みセル情報は、各層の３次元セルにおける高さ方向のセル数を示す。ここで、２次元セル情報は、物性値情報に代わり、媒質情報を含めてもよい。媒質情報には、銅や、誘電体など、セルを満たす媒質が示されている。基板の各層を構成する媒質とその媒質の物性値とを関連付ける情報を参照することで、セルを満たす媒質の物性値を特定することができる。また、ここで、解析結果を表示または分析するときに抽出する信号の位置情報を、２次元セル情報で用いたセル座標系で表わされる信号位置情報として出力する。

ステップＳ４０４では、電磁界解析を行なう。たとえば、電磁界解析を行なう手法の一つであるＦＤＴＤ法を用いる。まず、ステップＳ４０２で出力した２次元セル情報、厚み情報に基づき解析対象となる基板構造を３次元セルにマッピングする。そして、物性値情報と合わせて電磁界解析を実行する。この際、各信号を識別する信号位置情報を読み込まないため、メモリ領域を逼迫させることなく、電磁界解析を行なうことができる。電界、磁界強度等の解析結果を、３次元セル座標に従い出力する。

最後にステップＳ４０６では、解析結果を分析または表示する。ここでは、ステップＳ４０４で出力された解析結果から得た物理量を用いて他の物理量を算出するという分析処理を３次元セル座標に従って実行する。たとえば、解析結果から得られた磁界値から電流値を算出する。他にも、解析結果から、たとえば、遠方電磁界強度やポインティングベクトル値などを算出する。また、特定の信号について解析結果を抽出する必要がある場合は、信号位置情報と厚みセル情報とをもとに、抽出する信号の位置情報を３次元セル座標で求める。そして、解析結果、および解析結果の分析に対して、抽出すべき信号に関する部分のみを抽出し、その抽出した結果を表示する。

以上のようにすれば、メモリ領域を逼迫させることなく、解析モデルを作成し、電磁界解析の結果を表示することができる。

（３．コンピュータ１００への実装）
以上の本発明である解析モデル作成等の方法は、以下の手続きによってコンピュータソフトウェアとして実装できる。

以下、その手続きについてまとめる。
（３．１ ２次元セル情報作成）
図５は、２次元セル情報を作成する処理の流れを具体的に示したフローチャートである。

図５を参照して、図４のステップＳ４０２における２次元セル情報を作成する処理について説明する。

まず、ステップＳ５００にて、ＣＰＵ１２０は、キーボード１１０にて入力される解析条件およびハードディスク１２４内に格納されている回路・基板ＣＡＤデータ２００からの層情報を読み込み、メモリ１２２上に保存する。この層情報により、基板の層数や、物性値情報、媒質情報が分かる。また、解析条件として、直方体で定義される解析領域の大きさと、解析対象をセル分割する際のセルサイズが直交座標系で与えられる。なお、電磁界解析の解析結果を分析・表示する場合は、その対象となる（抽出または排除される）信号線も与えられる。以下、基板をセル分割する際の基準点を原点、基板の横方向をｘ、縦方向をｙ、厚み方向をｚとして説明する。

次いで、ステップＳ５０２で、ＣＰＵ１２０は、ステップＳ５００で読み込んだ解析条件より、ｘ，ｙ座標軸ごとのセル数を算出する。算出したセル数をもとに、２次元セル情報保存用の領域をメモリ１２２に確保する。たとえば、解析領域のｘ軸方向の大きさがＸ、セルサイズがΔｘで定義されているならば、ｘ軸方向のセル数は、Ｘ／Δｘとなる。同様の演算をｙ軸方向にも行なう。そして、（ｘ軸方向のセル数）×（ｙ軸方向のセル数）分のメモリ領域を確保する。

そして、ステップＳ５０４で、ＣＰＵ１２０は、回路・基板ＣＡＤデータ２００より、基板パターン形状情報を読み込み、メモリ１２２上に展開する。つまり、基板の形状を構成する２次元図形を読み込み、メモリ１２２に保存する。

次に、ステップＳ５０６で、ＣＰＵ１２０は、読み込んだ基板パターン形状情報を２次元セル分割する。ここでは、セル分割の基準点とセルサイズより求めた２次元セル領域を対応させ、メモリ１２２にセル分割した結果を保存する。

図６は、解析領域を２次元セル分割した例を示す図である。図６（Ａ）は、解析領域６００と解析領域６００内にある基板絶縁体形状６２０を示し、図６（Ｂ）は、図６（Ａ）で示す解析領域６００をセル分割した結果を示す。

図６を参照して、ステップＳ５０６で行なう２次元セル分割を具体的に説明する。図６（Ａ）で示すように、ＣＰＵ１２０は、回路・基板ＣＡＤデータ２００から読み込んだセルサイズと直交座標系とにより、セル分割の基準点６３０と２次元セル６１０を形成する。ＣＰＵ１２０は、基板パターン形状情報から、各セル内を占める基板の絶縁体の面積や、絶縁体の境界がセル辺を横切る位置などから各セルにおける絶縁体の有無を判別する。図６（Ｂ）で示すように、ＣＰＵ１２０は、以上のような判別の結果から、絶縁体の位置情報として、絶縁体を含むセル（網掛け部分）と含まない部分をメモリ１２２の領域上に保存する。

図５に戻って、ステップＳ５０８で、ＣＰＵ１２０は、ステップＳ５０６で保存した絶縁体の位置情報を基板２次元セル情報としてハードディスク１２４内の２次元セル情報２０４に書き込む。

表１は、図６（Ｂ）で示す基板形状を２次元セル情報として出力した例である。
１行目の「４ ４」は、それぞれ、ｘ方向、ｙ方向のセル数を表わす。２行目以降は、分割してできたセルのうち、物質（この例では、基板の絶縁体）を含むセルを１、それ以外を０として表わしている。

なお、ＣＰＵ１２０は、２次元セル情報を、ステップＳ５１６、およびステップＳ５２４（後述する）で基板の各層ごとに出力する。このため、各層ごとに識別できるように各層の２次元セル情報にファイル名を付して管理する。たとえば、基板形状を「ｄｉｅｌｅ＿ｌａｙｅｒ」、２層目の導体を「ｃｏｎｄ＿ｌａｙｅｒ＿２」（「ｃｏｎｄ」が導体、「＿２」が２層目であることを示す。）、２層目と３層目の層間の導体（主に、ビアまたはスルーホールの形状）を「ｄｉｅｌｅ＿ｌａｙｅｒ＿２＿３」などとしたファイル名を付けて２次元セル情報として管理する。これにより、電磁界解析する際に、層を指定して読み出すことができる。

また、基板形状の２次元情報ファイル名を「ｂｏａｒｄｓｈａｐｅ＿ｍ」（ｍは、基板形状の管理番号を示す。）として管理する。そして、この基板形状と対応する層とを関連付ける。このように管理することで、層ごとに基板形状が変更する場合にも対応することができる。

表２は、基板形状の２次元セル情報がどの層に対応するかを示した表である。
たとえば、表１で示される基板形状の２次元セル情報のファイル名を「ｂｏａｒｄｓｈａｐｅ＿１」とする。表２では、「ｂｏａｒｄｓｈａｐｅ＿１」で表わされる形状が、１〜２層目間（ｄｉｅ１＿２）から２〜３層目間（ｄｉｅ２＿３）まで存在していることを示す。同様に、「ｂｏａｒｄｓｈａｐｅ＿２」で表わされる形状は、３層目（ｃｏｎｄ＿３）から５〜６層目間（ｄｉｅ５＿６）まで存在していることを示す。

次いで、ステップＳ５１０で、ＣＰＵ１２０は、２次元セル情報を出力する対象となる配線層の番号ｎを初期化する。ここでは、ｎを１にセットする。

そして、ステップＳ５１２で、ＣＰＵ１２０は、２次元セル情報出力の対象となる配線層のパターン形状および回路情報を回路・基板ＣＡＤデータ２００から読み込み、メモリ１２２上に保存する。ここでは、ステップＳ５０４と異なり、配線を構成する２次元図形がどの信号に対応するかを示す回路情報も含めて保存する。この回路情報に関して、回路・基板ＣＡＤシステムでは、特定の条件下で異なる信号をまとめて別の信号情報として保持できる。たとえば、ゼロオームの抵抗などの両端につながる信号線は回路・基板ＣＡＤシステム上では個別のネット名が付加されて識別されるが、回路解析等で同時に分析するために共通の信号名で識別する場合がある。このように、異なる信号名を共通の信号名として識別した回路情報を用いてもよい。

ステップＳ５１４で、ＣＰＵ１２０は、ステップＳ５０２で確保したメモリ１２２上の２次元セル情報領域の初期化を行なう。次いで、ステップＳ５１２で読み込んだ配線層の形状を２次元セル分割し、分割した結果をステップＳ５０２で確保したメモリ１２２上の２次元セル領域に書き込む。ステップＳ５００で読み込んだ解析条件において、解析結果を分析・表示するために与えられた、抽出または排除される信号線を構成する要素をセル分割する際には、その位置情報を、２次元セル分割で用いるセル座標を用いてメモリ１２２上に保存する。

ステップＳ５１６で、ＣＰＵ１２０は、ステップＳ５１２，Ｓ５１４でメモリ１２２に保存した、配線２次元セル情報、および解析条件で指定された信号の位置情報をハードディスク１２４内の２次元セル情報２０４に書き込む。

ここで、たとえば、解析条件で指定された信号「ｓｉｇｎ」の位置情報は、次のようにして記憶する。

表３は、ｍ層目の導体の２次元セル情報を示している。この表により、ｍ層目では、２本の導体があることがわかる。表３の左側の導体を、「ｓｉｇｎ」に該当する導体とする。

表４は、ｍ層目における「ｓｉｇｎ」の位置情報を示している。ＣＰＵ１２０は、ｍ層目における「ｓｉｇｎ」の位置情報をファイル名「ｓｉｇｎ＿ｍ」としてハードディスク１２４に書き込む。

ステップＳ５１８で、ＣＰＵ１２０は、２次元セル情報を出力する対象となった配線層から終了判定を行なう。本実施の形態では、ステップＳ５００で読み出した層情報より、基板の配線層数Ｎが既知の値となっている。ＣＰＵ１２０が、２次元セル情報の出力対象となった配線層ｎがＮになったと判断すれば（ステップＳ５１８にて、Ｙｅｓ）、処理は終了する。そうでなければ（ステップＳ５１８にて、Ｎｏ）、ステップＳ５２０へ進む。

ステップＳ５２０で、ＣＰＵ１２０は、ｎ層からｎ＋１層間の配線パターン形状を読み込み、ステップＳ５０４、およびステップＳ５１２と同様にメモリ１２２上に保存する。プリント基板の構造上、ｎ層からｎ＋１層間は、ビアまたはスルーホールが２次元セル分割の対象となる。

以下、ステップＳ５１４、およびステップＳ５１６と同様に、ＣＰＵ１２０は、ｎ層からｎ＋１層間を対象に２次元セル分割し（ステップＳ５２２）、層間２次元セル情報と信号位置情報を出力する（ステップＳ５２４）。

ステップＳ５２６で、ＣＰＵ１２０は、ｎを更新（つまり、ｎを１進める）し、ステップＳ５１２へ戻る。

以上の処理を行なえば、ＣＰＵ１２０は、解析対象の２次元セル情報を作成することができる。

（３．２ 厚みセル情報作成）
図７は、厚み情報を作成する処理の流れを具体的に示したフローチャートである。

図７を参照して、図４のステップＳ４０２における厚み情報を作成する処理について説明する。

まず、ステップＳ７００にて、ＣＰＵ１２０は、キーボード１１０にて入力される解析条件、および、ハードディスク１２４内に格納されている回路・基板ＣＡＤデータ２００から層情報を読み込む。次いで、ＣＰＵ１２０は、読み込んだデータをメモリ１２２上に保存する。上述したように、層情報は、プリント基板の厚み方向（ｚ軸方向）に対して、各配線層がどの順番で積層されているかを記述した情報、各配線層と配線層間の厚み、および、各層を構成する物質の物性値が記述されている。

表５は、層情報の例を示した表である。
左から、プリント基板を構成する各層を識別する層名称、層厚、絶縁部の誘電率、絶縁部の透磁率、絶縁部の導電率、導体部の誘電率、導体部の透磁率および導体部の導電率の順で記載されている。

ステップＳ７０２で、ＣＰＵ１２０は、ステップＳ７００で保存した解析条件のうち、セル分割の対象となる層名称と層厚を読み出す。本実施の形態では、表５の上から（つまり、第１行目から）順に読み出す。

ステップＳ７０４で、ＣＰＵ１２０は、解析条件から与えられる厚み方向のセルサイズに従ってｚ方向のセル数を求め、厚みセル情報としてメモリ１２２上に保存する。セル数は、（各層の層厚）／（厚み方向のセルサイズ）で求められる。

ステップＳ７０６で、ＣＰＵ１２０は、全ての層を厚み情報に変換したかを判定する。ＣＰＵ１２０が、全ての層を変換していないと判断すれば（ステップＳ７０６にて、Ｎｏ）、ステップＳ７０２にもどる。そうでなければ、ステップＳ７０８に進む。

ステップＳ７０８で、ＣＰＵ１２０は、厚みセル情報を、ハードディスク１２４内の厚みセル情報２０６に保存する。

表６は、表５で示した層情報をもつ基板に対してセル分割し、その厚みセル情報を示した表である。左より、表５で記載した層名称、セル数を示している。なお、厚み方向のセルサイズを２５としている。

以上の処理を行なえば、ＣＰＵ１２０は、解析対象の厚みセル情報を作成することができる。

（３．３ 解析モデルの利用手順）
電磁界解析を行なう際に、上述したセル情報を利用して、各セルの物性値を取得する手順について説明する。

ＣＰＵ１２０は、２次元セル情報、厚みセル情報、および、層情報を用いて、メモリ１２２上に解析対象であるプリント基板の形状を３次元セル情報として保持する。

そして、ＣＰＵ１２０は、メモリ１２２上に、２次元のセル数と厚み方向の各層のセル数とから、３次元セル情報の保存領域を確保する。

次に、ＣＰＵ１２０は、２次元セル情報記憶領域２０４から、各層の２次元セル情報により、基板を構成する各物質の厚み方向を除いた２次元の位置情報を読み出す。そして、対応する厚み方向の位置情報を、厚みセル情報に対応する層名称を参照して、３次元セル情報の保存領域にマッピングする。

たとえば、表１のように表わされる２次元セル情報「ｂｏａｒｄｓｈａｐｅ＿１」を読み出し、３次元セル情報の保存領域にマッピングする手順について説明する。まず、基板形状とその基板形状に対応する層との関連付けを（表２）を参照し、これにより、「ｂｏａｒｄｓｈａｐｅ＿１」は、１〜２層目間（ｄｉｅ１＿２）から２〜３層目間（ｄｉｅ２＿３）に対応することが分かる。次いで、厚みセル情報（表６）を参照し、空気層（ａｉｒ）配線層１（ｃｏｎｄ１）を考慮し、厚み方向のセル座標（ゼロから始まる）４２から５８までに、「ｂｏａｒｄｓｈａｐｅ＿１」の形状がマッピングされる。

このようすれば、解析対象であるプリント基板の位置情報を３次元セル情報として取得することができる。

したがって、ＣＰＵ１２０は、層情報から層名称を参照し、各層の物性値を厚みセル情報記憶領域２０６から読み出すことができる。これにより、ＣＰＵ１２０は、３次元セル情報の各セルを満たす物質の物性値を取得することができる。

たとえば、上記の例において、厚み方向のセル座標４２の層において物性値を取得する手順について説明する。この層において、表１で「１」で示されるセルに対しては、基板形状とその基板形状に対応する層との関連付け（表２）および層情報（表５）を参照し、１〜２層目間から２〜３層目間に存在する物性値（４．３，１．０，０）（左から、誘電率、透磁率、導電率を示す。以下、同様に示す）を取得する。また、表１で「０」で示されるセルに対しては、空気があるものとみなし、物性値（１．０，１．０，０）を取得する。

なお、プリント基板の内層の導体は、誘電体の部分に割り込むように存在しているため、導体の２次元セル情報ファイル「ｃｏｎｄ＿ｌａｙｅｒ＿ｍ」を読み出し、ファイル内で導体が存在する部分（「１」で表わされる部分）に対しては、誘電体の物性値から導体の物性値（１．０，１．０，５．７ｅ＋６）に置き換える。

このようにすれば、３次元セル情報の各セルを満たす物質の物性値を取得することができる。

（３．４ 電磁界解析の実行）
次に、電磁界解析を行なう手順について説明する。ＣＰＵ１２０は、電磁界解析を実行するプログラム２０２に従って電磁界解析を行なう。ここでは、電磁界解析を行なう例の一つとして、電磁界解析と回路解析とを連携させて解析する電磁界回路連携解析について説明する。電磁界回路連携解析では、電磁界解析で定義される電界や磁界と回路解析で定義される電圧や電流を関連付けながら解析する。電磁界解析と回路解析とを融合した数値シミュレーションは、回路素子の特性とその周囲の電磁界現象を統一的に解析できるといった特徴を持っており、回路中を伝搬する高周波信号の解析に非常に有用であることが一般に知られている。なお、上述したように、この例では、電磁界解析の手法の一つであるＦＤＴＤ法を用いる。

図８は、電磁界回路連携解析の概略的な処理の流れを示すフローチャートである。
図８を参照して、作成した解析モデルを利用した電磁界回路連携解析の処理の流れについて説明する。

まず、Ｓ８１０２では、ＣＰＵ１２０は、ＦＤＴＤ法で解析時刻ｔにおける全セルの磁界値を計算する。ここでは、３次元セル情報から、物性値を取得して計算し、得られた磁界強度を３次元セルに対応させて、保存する。

次いで、Ｓ８１０４では、ステップＳ８１０２の結果に基づいて回路素子が組み込まれたセル（以下、回路セルと呼ぶ)の電流値を計算し、回路解析に引き渡す（ステップＳ８１０６）。

回路解析では、電流値を受信し（ステップＳ８２０２）、解析時刻ｔにおける回路セルの電圧値を求める（ステップＳ８２０４）。求めた電圧値をＦＤＴＤ法に引き渡し（ステップＳ８２０６）、解析時刻をΔｔ進める（Δｔは、タイムステップを示す）。

この間、ＦＤＴＤ法では、解析時刻ｔ＋１／２Δｔにおける回路セル以外の領域の電界値を求めている（ステップＳ８１０８）。ここでは、ＣＰＵ１２０は、３次元セル情報から３次元セルの物性値を取得して計算し、得られた電界を３次元セルに関連付けて保存する。

そして、回路セルの電圧値として、回路解析から引き渡された電圧値を当てはめる（ステップＳ８１１０）。次いで、ステップＳ８１１０に基づき回路セルの電界値を算出し（ステップＳ８１１２）、解析時刻を１／２Δｔ進める。以上の処理を所定の条件（たとえば、解析時刻が予め決められた解析時刻を超えているか、など）が満たされるまで繰り返す（ステップＳ８１１４、およびＳ８２０８）。

解析実行時、あるいは実行後、ＣＰＵ１２０は、２次元セル情報と厚みセル情報より得られた３次元セル情報の座標系において、電界、磁界強度、およびそれらの演算によって
得た解析結果をハードディスク１２４内の解析結果記憶領域２０８に書き込む。

（３．５ 解析結果分析表示）
図９は、解析結果を表示する処理の流れを具体的に示したフローチャートである。

図９を参照して、図４のステップＳ４０６における解析結果を表示する処理について説明する。

まず、ステップＳ９００にて、ＣＰＵ１２０は、ハードディスク１２４内に記憶されている、２次元セル情報、厚みセル情報、層情報、信号位置情報、および解析結果を読み込む。また、キーボード１１０にて入力された解析条件も読み込む。そして、読み込んだ情報をメモリ１２２に保存する。

ステップＳ９０２で、ＣＰＵ１２０は、ステップＳ９００で読み込んだ解析条件に従い、必要に応じて、電流、インピーダンス算出などの解析結果の分析を行なう。ＣＰＵ１２０は、分析した結果を、電磁界解析で用いた３次元セル情報の座標系に従ってメモリ１２２上に出力する。ここで、ステップＳ９００にて、ＣＰＵ１２０は、２次元セル情報、および層情報を読み込んでいるため、電磁界解析を行なう際にとった手順に従って、３次元セル情報を構築することができる。

ステップＳ９０４、およびステップＳ９０６で、ＣＰＵ１２０は、解析条件で指定される特定の信号、およびその周辺部の解析結果を抽出もしくは排除する。

まず、ステップＳ９０４で、ＣＰＵ１２０は、ステップＳ９００にて読み込んだ解析条件により、抽出または排除する信号名を取得する。次いで、ＣＰＵ１２０は、抽出または排除する信号の位置情報を、ステップＳ９００で読み込んだ信号位置情報と厚みセル情報から生成する。なお、信号位置情報は、２次元セル情報と同じ座標系で出力されている。ＣＰＵ１２０は、これに厚みセル情報を付加し、メモリ１２２上に保存する。これにより、ＣＰＵ１２０は、３次元セル座標系において信号位置を特定することができる。ここで用いた３次元セル座標系は、電磁界解析、および、ステップＳ９０２の解析結果分析で用いた座標系と一致する。

ステップＳ９０６で、ＣＰＵ１２０は、読み込んだ解析条件に従って、ステップＳ９０４で特定した信号位置、あるいはその周辺に対応する解析結果および分析結果を抽出または排除してメモリ１２２上に保存する。

ステップＳ９０８で、ＣＰＵ１２０は、ステップＳ９０６で出力された抽出または排除処理後のデータを解析条件で指定されるフォーマットに従ってディスプレイ１０４上に出力する。解析条件において、解析対象となるプリント基板の形状を重ねて表示するように要求があった場合は、ステップＳ９００で読み込んだ２次元セル情報、厚みセル情報、および層情報から３次元セルにおける各セルに位置する物質を特定し、重ねて表示する。

ステップＳ９１０で、ＣＰＵ１２０は、新たな解析条件の要求がキーボード１１０を介して行なわれたかを判断する。新たに要求されれば（ステップＳ９１０にて、Ｙｅｓ）、ＣＰＵ１２０は、新たな解析条件を読み込む（ステップＳ９１２）。そうでなければ、処理を終了する。

図１０は、図３で示したプリント基板を用いて解析した結果を表示した例を示す図である。

図１１は、図３で示したプリント基板を用いて解析した結果のうち信号３２０を抽出して表示した例を示す図である。

図１０および図１１を参照して、図８に従った表示処理について説明する。
ここでは、端子３１４の電源にインパルス状の波形が印加されたときのある時刻における過渡応答を使用する。

図１０では、ステップＳ９０２で計算した電流の分布が、信号３１０の強度に合わせて表示される。電源が印加された信号３１０には、電流分布１０００が観測されている。電磁気的結合により、信号３２０にも微小に電流が流れているが、信号３１０に流れる電流の大きさに合わせて表示すると、信号３２０に流れる電流は、図９では表示されない。

一方、図１１では、同時刻における電流分布のうち、信号３２０に関する部分のみを抽出し、その強度に合わせて表示したものである。図９では、観測されなかった信号３２０における微小な電流分布１１００が観測されている。

以上により、解析条件で指定される特定の信号線とその周辺の位置情報に対応する電磁界解析の結果およびその分析結果を抽出および排除して表示することができる。

本発明によれば、プリント基板を対象に解析モデルを作成できる。そして、ＦＤＴＤ等の電磁界解析を行ない、特定の信号とその周辺の電磁界強度や電流等の解析結果を抽出／排除して表示できる。この際、各信号を識別する信号位置情報を読み込まないため、メモリ領域を逼迫させることなく、３次元電磁界解析を行なうことができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の解析モデル作成プログラムを実行するコンピュータ１００の一例を示す概念図である。 このコンピュータ１００の構成をブロック図形式で示す図である。 解析対象となるプリント基板の構造の例を示す図である。 解析モデルを作成し、電磁界解析の結果を表示する方法の概略的な流れを示したフローチャートである。 ２次元セル情報を作成する処理の流れを具体的に示したフローチャートである。 解析領域を２次元セル分割した例を示す図である。 厚み情報を作成する処理の流れを具体的に示したフローチャートである。 電磁界回路連携解析の概略的な処理の流れを示すフローチャートである。 解析結果を表示する処理の流れを具体的に示したフローチャートである。 図３で示したプリント基板を用いて解析した結果を表示した例を示す図である。 図３で示したプリント基板を用いて解析した結果のうち信号３２０を抽出して表示した例を示す図である。

符号の説明

１００ コンピュータ、１０２ コンピュータ本体、１０４ ディスプレイ、１０５ バス、１０６ ＦＤドライブ、１０８ 光ディスクドライブ、１１０ キーボード、１１２ マウス、１１６ ＦＤ、１１８ ＣＤ−ＲＯＭ、１２０ ＣＰＵ、１２２ メモリ、１２４ ハードディスク、１２８ 通信インターフェイス、２００ 回路・基板ＣＡＤデータ、２０２ 電磁界解析を実行するプログラム、２０３ 解析モデル作成プログラム、２０４ ２次元セル情報、２０６ 厚みセル情報、２０８ 解析結果、３００ 基板、３１０，３２０ 信号、３１２，３１４，３２２，３２４ 端子、６００ 解析領域、６１０ ２次元セル、６２０ 基板絶縁体形状、６３０ セル分割の基準点、１０００，１１００ 電流分布。

Claims (8)

1. 演算処理部を有するコンピュータに、回路基板を３次元電磁界解析する際に、回路上の信号のうち、所定の信号の３次元セル領域における位置情報を取得できるような解析モデルを作成させるプログラムであって、
   前記演算処理部が、回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、
   前記演算処理部が、前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成するステップと、
   前記演算処理部が、前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、前記３次元セル領域における３次元セルと物性値とを関連付けるステップと、
   前記演算処理部が、前記回路情報を参照し、前記所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付けるステップとを備える、解析モデルの作成処理をコンピュータに実行させるためのプログラム。
2. 演算処理部を有するコンピュータに、回路基板を３次元電磁界解析させるプログラムであって、
   前記演算処理部が、回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、
   前記演算処理部が、前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成するステップと、
   前記演算処理部が、前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付けるステップと、
   前記演算処理部が、前記回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付けるステップと、
   前記演算処理部が、前記３次元セルの物性値に基づいて前記３次元電磁界解析するステップとを備える、３次元電磁界解析をコンピュータに実行させるためのプログラム。
3. 前記３次元電磁界解析するステップは、
   前記演算処理部は、前記３次元セル領域の電界または磁界について第１の電磁界解析を行なうステップと、
   前記演算処理部は、前記２次元セルの前記回路情報に基づいて表記される等価回路に対して、前記第１の電磁界解析を行なうステップにより与えられた電界または磁界の一方に基づき、回路解析を行なうステップと、
   前記演算処理部は、前記回路解析の結果に基づき、前記回路情報を参照して、前記２次元セルの電界または磁界の一方を算出し、前記３次元セル領域の電界または磁界について第２の電磁界解析を行なうステップと、
   前記演算処理部は、前記第１の電磁界解析を行なうステップと、前記回路解析を行なうステップと、前記第２の電磁界解析を行なうステップとを、所定の条件が満たされるまで繰りかえすステップとを含む、請求項２記載の３次元電磁界解析をコンピュータに実行させるためのプログラム。
4. 演算処理部を有するコンピュータに、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する処理を実行するプログラムであって、
   前記演算処理部が、回路設計データ、および２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成するステップと、
   前記演算処理部が、前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成するステップと、
   前記演算処理部が、前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付けるステップと、
   前記演算処理部が、前記回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付けるステップと、
   前記演算処理部が、前記３次元セルの物性値に基づいて前記３次元電磁界解析するステップと、
   前記演算処理部が、前記所定の信号に対応する３次元セルの解析結果を抽出するステップとを備える、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する処理をコンピュータに実行させるためのプログラム。
5. 前記演算処理部が、前記所定の信号の周囲の領域を特定する情報から、前記周囲の領域の前記２次元セル領域における位置を取得するステップと、
   前記演算処理部が、前記周囲の領域の前記２次元セル領域における位置から、前記周囲の領域の３次元セル領域における位置情報を取得するステップと、
   前記演算処理部が、前記周囲の領域に対応する３次元セルの解析結果を抽出するステップとをさらに実行させる、請求項４記載の回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する処理をコンピュータに実行させるためのプログラム。
6. 回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、
   前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成する手段と、
   前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、前記３次元セル領域における３次元セルと物性値とを関連付ける手段と、
   前記回路情報を参照し、前記所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付ける手段とを備える、解析モデル作成装置。
7. 回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、
   前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成する手段と、
   前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付ける手段と、
   前記回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付ける手段と、
   前記３次元セルの物性値に基づいて前記３次元電磁界解析する手段とを備える、解析装置。
8. 回路基板の回路設計データおよび２次元基板設計データから、２次元分割してできた２次元セルに対して、信号を特定するための回路情報と、前記回路基板の各層を構成する物質の物性値を特定できる物性値情報を含む２次元セル情報を作成する手段と、
   前記回路設計データおよび２次元基板設計データから得た前記回路基板の厚み情報から厚み方向のセル情報を作成する手段と、
   前記２次元セルの前記物性値情報に前記厚み方向のセル情報を付加し、３次元セル領域における３次元セルと物性値とを関連付ける手段と、
   前記回路情報を参照し、所定の信号に対応する２次元セルの位置を取得し、前記２次元セルの位置に前記厚み方向のセル情報を付加して、前記所定の信号と前記３次元セル領域における位置とを関連付ける手段と、
   前記３次元セルの物性値に基づいて前記３次元電磁界解析する手段と、
   前記所定の信号に対応する３次元セルの解析結果を抽出する手段とを備える、回路基板を３次元電磁界解析した結果のうち所定の信号を抽出する装置。

Images