JP2011029285A - プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム - Google Patents

プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム Download PDF

Info

Publication number
JP2011029285A
JP2011029285A JP2009171565A JP2009171565A JP2011029285A JP 2011029285 A JP2011029285 A JP 2011029285A JP 2009171565 A JP2009171565 A JP 2009171565A JP 2009171565 A JP2009171565 A JP 2009171565A JP 2011029285 A JP2011029285 A JP 2011029285A
Authority
JP
Japan
Prior art keywords
wiring pattern
printed circuit
circuit board
degree
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009171565A
Other languages
English (en)
Other versions
JP5407632B2 (ja
Inventor
Hirota Tsubamoto
大太 鍔本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009171565A priority Critical patent/JP5407632B2/ja
Priority to US12/823,217 priority patent/US8446152B2/en
Priority to KR1020100070332A priority patent/KR101139080B1/ko
Priority to CN201010235597.XA priority patent/CN101963651B/zh
Publication of JP2011029285A publication Critical patent/JP2011029285A/ja
Application granted granted Critical
Publication of JP5407632B2 publication Critical patent/JP5407632B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22Indexing; Data structures therefor; Storage structures
    • G06F16/2228Indexing structures
    • G06F16/2264Multidimensional index structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24Querying
    • G06F16/245Query processing
    • G06F16/2455Query execution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/40Information retrieval; Database structures therefor; File system structures therefor of multimedia data, e.g. slideshows comprising image and additional audio data
    • G06F16/41Indexing; Data structures therefor; Storage structures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computational Linguistics (AREA)
  • Multimedia (AREA)
  • Structure Of Printed Boards (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】 高密度実装のプリント基板の製造後における実測試験を効率的に支援することのできるプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムを提供することを課題とする。
【解決手段】 配線パターンの属性情報を入力する入力部と、入力部に入力される属性情報に該当する配線パターンの位置情報、パターン抜け領域の位置情報及び大きさ情報、及び劣化度合情報に基づき、入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、劣化度合処理部によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理部とを含む。
【選択図】図6

Description

プリント基板の試験を支援するプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムに関する。
電子装置のプリント基板では、実装する電子素子の数の増大、及びプリント基板の小型化等により、高密度実装が進んでいる。
高密度実装が進むに連れ、プリント基板における電流の経路は複雑化し、配線のインピーダンスの不整合又はクロストーク等の問題が生じやすくなっている。このため、高密度実装のプリント基板には益々高度な回路設計が求められている。
このような高密度実装が行われるプリント基板には、配線構造を確認する作業が必要になるが、作業量が膨大になるため、設計者を支援する種々の装置が提案されていた。例えば、適正な配線構造を計算する装置、測定用の配線パターンを有するプリント基板等があった。
特開2001−331539号公報 特開2001−217508号公報
上述のような高密度実装により、プリント基板の配線構造等の確認に要する作業量は益々膨大になり、作業に必要なコスト及び時間は多大なものになっている。このため、例えば、プリント基板の製造後に、プリント基板と設計データの整合性を実測する試験をすべての配線について行うことは、非常に困難である。
しかしながら、高密度実装のプリント基板の製造後における実測試験を効率的に支援する装置は提案されていなかった。
そこで、高密度実装のプリント基板の製造後における実測試験を効率的に支援するプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムを提供することを目的とする。
本発明の実施の形態のプリント基板試験支援装置は、プリント基板に形成される配線パターンの試験を支援するためのプリント基板試験支援装置であって、前記配線パターンの属性及び位置を表す属性情報及び位置情報を関連付けて格納する第1データベースと、前記プリント基板のベタパターンのパターン抜け領域の位置及び大きさを表す位置情報及び大きさ情報を格納する第2データベースと、前記配線パターン及び前記パターン抜け領域の位置関係と、前記パターン抜け領域の大きさとに対する前記配線パターンの信号特性の劣化度合を表す劣化度合情報を格納する第3データベースと、前記配線パターンの属性情報を入力する入力部と、前記入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、前記劣化度合処理部によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理部とを含む。
高密度実装のプリント基板の製造後における実測試験を効率的に支援することのできるプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムを提供できる。
実施の形態1のプリント基板試験支援装置が適用されるコンピュータシステムの斜視図である。 コンピュータシステム10の本体部11内の要部の構成を説明するブロック図である。 実施の形態1のプリント基板試験支援装置によってプリント基板の試験の支援を行うための計算が行われる電子機器を示す図であり、(A)は斜視透視図、(B)は電子機器に含まれるプリント基板を示す図である。 実施の形態1のプリント基板試験支援装置によって試験の支援を行うための計算を行うプリント基板の構造を示す斜視分解図である。 実施の形態1のプリント基板試験支援装置で用いるCADデータの一例を示す図である。 実施の形態1のプリント基板試験支援装置の機能を示す機能ブロック図である。 実施の形態1のプリント基板試験支援装置における配線パターンとベタ抜け領域の位置関係を分類した結果の一例を示す図である。 実施の形態1のプリント基板試験支援装置のデータベース20に格納される特性インピーダンスの増加係数を示す図である。 実施の形態1のプリント基板試験支援装置で特性インピーダンスの劣化度合の計算を行う幅方向の範囲を説明するための図である。 実施の形態1のプリント基板試験支援装置で特性インピーダンスの劣化度合の計算を行う範囲内に存在するベタ抜け領域の面積の算出方法を説明するための図である。 図10の判定結果を表形式で示す図である。 図10に示すベタ抜け領域によって影響を受ける配線パターンの特性インピーダンスを示す図である。 実施の形態1のプリント基板試験支援装置によるプリント基板の試験の支援を行うための計算処理を表すフローチャートである。 実施の形態1のプリント基板試験支援装置によるランク付け結果及び抽出結果を示す図である。 実施の形態1のプリント基板試験支援装置によって特性インピーダンスの劣化度合が上位と判定されたNo.3、No.1、No.5の配線パターン6に接続された信号ビア9Aと、最寄りのGNDビア9Bにシルクを印刷した状態を示す図である。 実施の形態1のプリント基板試験支援装置におけるベタ抜け領域8の面積を計算する他の手法を説明するための図である。 実施の形態1のプリント基板試験支援装置において測定点からベタ抜け領域8までの信号の伝搬時間を計算する方法を説明するための図である。 配線パターン6B、6Cとベタ抜け領域8Aとの位置関係の一例を示す斜視図である。 図18に示す配線パターン6B、6Cとベタ抜け領域8Aとの位置関係を平面透視で示す図である。 実施の形態2のプリント基板試験支援装置の機能を示すブロック図である。 実施の形態2のプリント基板試験支援装置におけるクロストーク領域の単位面積におけるクロストークの強度を表すテーブルである。 実施の形態2のプリント基板試験支援装置においてクロストークの強度を計算する際に用いる補正係数のテーブルを示す図である。 実施の形態2のプリント基板試験支援装置でクロストークの強度を計算する際に用いるクロストーク領域の面積の算出方法を説明するための図である。 図23の判定結果に配線パターン同士の間隔の抽出結果を付加して表形式で示す図である。 実施の形態3のプリント基板試験支援装置によるランク付け結果及び抽出結果を示す図である。
以下、本発明のプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムを適用した実施の形態について説明する。
[実施の形態1]
図1は、実施の形態1のプリント基板試験支援装置が適用されるコンピュータシステムの斜視図である。図1に示すコンピュータシステム10は、本体部11、ディスプレイ12、キーボード13、マウス14、及びモデム15を含む。
本体部11は、CPU(Central Processing Unit:中央演算装置)、HDD(Hard Disk Drive:ハードディスクドライブ)、及びディスクドライブ等を内蔵する。ディスプレイ12は、本体部11からの指示により表示画面12A上に解析結果等を表示する表示部であり、例えば、液晶モニタであればよい。キーボード13は、コンピュータシステム10に種々の情報を入力するための入力部である。マウス14は、ディスプレイ12の表示画面12A上の任意の位置を指定する入力部である。モデム15は、外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードする。
コンピュータシステム10にプリント基板の試験の支援機能を持たせるプリント基板試験支援プログラム(プリント基板試験支援プログラムソフトウェア又はツール)は、ディスク17等の可搬型記録媒体に格納されるか、モデム15等の通信装置を使って他のコンピュータシステムの記録媒体16からダウンロードされ、コンピュータシステム10に入力されてコンパイルされる。
プリント基板試験支援プログラムは、コンピュータシステム10(即ち、後述するCPU21)をプリント基板の試験の支援機能を有するプリント基板試験支援装置として動作させる。プリント基板試験支援プログラムは、例えばディスク17等のコンピュータ読み取り可能な記録媒体に格納されていてもよい。コンピュータ読み取り可能な記録媒体は、ディスク17、ICカードメモリ、フロッピー(登録商標)ディスク等の磁気ディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム15又はLAN等の通信装置を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
図2は、コンピュータシステム10の本体部11内の要部の構成を説明するブロック図である。本体部11は、バス20によって接続されたプロセッサ(CPU)21、RAM又はROM等を含むメモリ部22、ディスク17用のディスクドライブ23、及びハードディスクドライブ(HDD)24を含む。実施の形態1では、ディスプレイ12、キーボード13、及びマウス14は、バス20を介してCPU21に接続されているが、これらはCPU21に直接的に接続されていてもよい。また、ディスプレイ12は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU21に接続されていてもよい。
コンピュータシステム10において、キーボード13及びマウス14は、プリント基板試験支援装置の入力部である。ディスプレイ12は、プリント基板の試験の支援機能による計算結果を画面12A上に表示する表示部である。CPU21は、少なくとも、第1データベースに格納された配線パターンの属性情報と位置情報、及び第2データベースに格納されたパターン抜け領域の位置情報に基づき、配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、劣化度合処理部によって劣化度合が求められた複数の配線パターンのうち、劣化度合が所定の度合以上の配線パターンを抽出する抽出処理部として機能する。
なお、コンピュータシステム10は、図1及び図2に示す構成のものに限定されず、各種周知の要素を付加してもよく、又は代替的に用いてもよい。
図3は、実施の形態1のプリント基板試験支援装置によってプリント基板の試験の支援を行うための計算が行われる電子機器を示す図であり、(A)は斜視透視図、(B)は電子機器に含まれるプリント基板を示す図である。実施の形態1では、電子機器の一例として携帯電話端末機1を示す。
図3(A)に示すように、携帯電話端末機1の筐体2の外面には、表示部3及び操作部4が設けられており、筐体2の内部には、破線で示すプリント基板5が収納されている。
筐体2は、樹脂製又は金属製の筐体であり、表示部3及び操作部4を設置するための開口部を有する。表示部3は、例えば、文字、数字、画像等を表示できる液晶パネルであればよい。また、操作部4は、テンキーに加え、携帯電話端末機1の機能を選択するための種々の選択キーを含む。なお、携帯電話端末機1は、近接通信装置(赤外線通信装置、電子マネー用の通信装置等)又はカメラ等の付属装置を含んでもよい。
また、図3(B)に示すプリント基板5は、例えばFR4(ガラス布基材エポキシ樹脂基板)で構成され、表面5Aには銅箔をパターニングすることにより配線パターン6が形成されている。配線パターン6は、電子機器の駆動に必要な各種信号の伝送経路となるものである。配線パターン6は、例えば、レジストを用いたエッチング処理によってパターニングされている。
配線パターン6には、携帯電話端末1で通話、電子メール、又はインターネット等の通信を行うために必要なIC(Integrated Circuit:集積回路)及びメモリ等が電気的に接続されている。
プリント基板5として用いるFR4は、一般に、複数の絶縁層を積層し、各絶縁層の間(層間)、積層構造の最上面、及び積層構造の最下面にパターニングされた銅箔を有する。
このため、携帯電話端末1で通話、電子メール、及びインターネット等の通信を行うために必要な配線及び回路は、FR4の層間や最下面にも形成されていてもよい。
また、プリント基板5は、配線パターン6を形成でき、回路を搭載することのできる誘電体製の基板であれば、FR4以外の基板であってもよい。
また、配線パターン6は、電力損失が小さく、導電率が高い金属であれば銅(Cu)以外の金属(例えば、アルミニウム(Al)等)であってもよい。
このようなプリント基板5に形成される配線パターン6のCAD(Computer Aided Design:コンピュータ支援設計)データは、図2に示すHDD24に格納されている。
なお、プリント基板5は、実際には、複数の層が積層され、GND用又は電源用のベタパターンも形成されている。この詳細については、次に図4を用いて説明する。
図4は、実施の形態1の配線設計支援装置によって配線設計の支援を行うための計算を行うプリント基板の構造を示す斜視分解図である。
図4に示すプリント基板5は、五層構造を有する。プリント基板5は、配線パターン6とベタパターン7を含む。図4に示すプリント基板5では、配線パターン6とベタパターン7は、誘電体層5a〜5eのいずれかに形成されている。誘電体層5a〜5eは、コア材又は接着層のいずれかである。
配線パターン6は、信号を伝送するための配線又は所定形状のパターンである。ベタパターン7は、平面的に形成され、グランド電位に保持されて伝送信号の復路となるパターンである。このため、配線パターン6とベタパターン7は、配線パターン6における信号特性が良好(典型的にはインピーダンス整合が取れた状態(例えば、50Ω))になるように設計する必要がある。
図4には、プリント基板5の五層のうちの最上層の誘電体層5a、二層目の誘電体層5b、三層目の誘電体層5c、四層目の誘電体層5d、及び五層目の誘電体層5eを分離した状態で示す。誘電体層5cには、配線パターン6が形成されている。誘電体層5bと誘電体層5dには、ベタパターン7が形成されている。誘電体層5dに形成されたベタパターン7には、ベタ抜け領域8(8A、8B)が形成されている。ベタ抜け領域8A、8Bは、例えば、層間の配線を通すために設けられている。なお、以下の説明では、8A、8Bを区別することなくベタ抜け領域を指す場合には、符号8を用いる。
また、プリント基板5には、信号ビア9AとGNDビア9Bが形成されている。信号ビア9Aは、誘電体層5a及び誘電体層5bを貫通し、誘電体層5cの配線パターン6に接続されており、誘電体層5aの信号ビア9Aから電子機器の駆動に必要な各種信号が入力される。GNDビア9Bは、誘電体層5aから誘電体層5eまで貫通して形成されており、誘電体層5bと誘電体層5dのベタパターン7に接続されている。誘電体層5aのGNDビア9Bが接地されることにより、誘電体層5bと誘電体層5dのベタパターン7は接地電位に保持されている。
ここでは、説明の便宜上、誘電体層5a、5eに形成される配線パターン6の図示を省くが、プリント基板5は、信号線等として用いる配線パターン6が形成される層と、ベタパターン7が形成される層とが交互に積層されている。
また、図4には接地電位に保持されるベタパターン7を示すが、プリント基板5は、接地電位に保持されるベタパターン7に加えて、所定の正又は負の電位に保持される電源用のベタパターンを含んでいてもよい。
また、五層構造のプリント基板5には、最下層の誘電体層5eは必ずしも必要ではなく、誘電体層5dの裏面側に配線パターン6が形成されていてもよい。
なお、図4に示すX軸方向及びY軸方向の座標については、図5を用いて説明する。
図5は、実施の形態1のプリント基板試験支援装置で用いるCADデータの一例を示す図である。CADデータは、プリント基板5に含まれる各層のサイズ、プリント基板5に形成されるビア等の位置、サイズ、プリント基板5に形成される各配線パターン6の層番号、信号の種類、データ速度、誘電率、電気伝導率、配線幅、銅箔厚、層間距離、配線高さ、始点位置、及び終点位置等を含む。
このようなプリント基板5のCAD(Computer Aided Design:コンピュータ支援設計)データは、図2に示すHDD24に格納されている。
図5(A)に示す表は、配線パターン6の識別子、層番号、信号名、データ速度、誘電率、配線幅、配線厚、層間距離、始点座標、及び終点座標を関連付けた第1データベースである。このうち、信号名は、配線パターン6を伝送される信号の種類を表しており、配線パターン6の属性を表す属性情報の一例として第1データベースに含まれている。また、配線幅、配線厚、層間距離、配線高さ、始点座標、及び終点座標は、配線パターン6の位置情報の一例として第1データベースに含まれている。なお、層間距離とは、ベタパターン7同士の間の距離をいう。すなわち、図4では誘電体層5bのベタパターン7と誘電体層5dのベタパターン7との間の距離を表す。また、配線高さとは、ベタパターン7に対する配線パターン6の高さをいい、図4では誘電体層5dのベタパターン7に対する誘電体層5cの配線パターン6の高さに相当する。
図5(B)に示す表は、ベタ抜け領域の識別子、層番号、直径、及び中心座標を関連付けた第2データベースである。ベタ抜け領域の識別子、層番号、直径、及び中心座標は、ベタパターン7に形成されるベタ抜け領域8の位置情報の一例を表している。
図5(C)に示す表は、ビアの識別子、層番号、接続先、直径、及び中心座標を関連付けた第4データベースである。ビアの識別子、層番号、接続先、直径、及び中心座標は、各誘電体層に形成される信号ビア9AとGNDビア9Bの位置情報の一例を表している。図5(c)に示す接続先は、信号の種類又はGNDを表す。
なお、第3データベースとしては、HDD24に格納される劣化度合情報を表すデータがある。劣化度合情報については、図8を用いて後述する。
ここで、図5(A)に示す始点座標と終点座標のX座標値、Y座標値、及び、図5(B)、図5(C)に示す中心座標のX座標値、Y座標値は、図4に示すX軸、Y軸における座標を表している。
図5(A)に示す識別子No.1〜No.3の配線パターンは、図4に示す誘電体層5cに形成された配線パターン6を示す。配線パターン6には、信号名"data001"のデータ信号が伝送される。
図5(B)に示す識別子No.1、No.2のベタ抜け領域は、図4に示す誘電体層5dに形成されたベタ抜け領域8A、8Bを示す。
図5(C)に示す識別子No.1のビアは、図4に示す信号ビア9Aを示し、識別子No.2のビアは、図4に示すGNDビア9Bを示す。
ここで、図4に示すように配線パターン6とベタ抜け領域8A、8Bは近接している。これらの位置関係は、図5(A)、(B)に示す座標値からも分かるように、No.1の配線パターンとNo.1のベタ抜け領域(3A)が近接し、No.3の配線パターンとNo.3のベタ抜け領域(8B)が近接していることが分かる。
このように、配線パターン6とベタ抜け領域8A、8Bが近接すると、配線パターン6の特性インピーダンスが不整合の状態になる可能性がある。インピーダンスの不整合は、信号特性の劣化をもたらす。
ここで、ベタ抜け領域によって配線パターン6に信号特性の劣化が生じるのは、図4(a)に示すプリント基板5では、配線パターン6が形成されている誘電体層(5c)と同一の誘電体層(5c)、一層上の誘電体層(5b)、又は一層下の誘電体層(5d)にベタ抜け領域が存在し、平面透視で近接している場合である。
実施の形態1のプリント基板試験支援装置は、プリント基板5の製造後の実測試験における作業効率を向上させるために、特性インピーダンスの劣化度合の大きい配線パターン6を計算によって求める。この特性インピーダンスの劣化度合の計算にあたっては、配線パターンに対する幅方向の範囲を設定する。幅方向の範囲の設定については、図9を用いて後述する。ここでは、その前に、実施の形態1のプリント基板試験支援装置の構成について図6を用いて説明する。
図6は、実施の形態1のプリント基板試験支援装置の機能を示す機能ブロック図である。この機能ブロックは、図2に示すCPU21がHDD24に格納されているプリント基板試験支援プログラムを実行することによって実現される。
CPU21によって実現される機能ブロックは、設計データ読出部211、条件作成部212、ベタ抜け領域検出部213、面積計算部214、劣化度合計算部215、抽出処理部216、ランク付け処理部217、ビア抽出処理部218、処理結果表示部219、及び管理部220を含む。
設計データ読出部211は、HDD24に格納されているCADデータを読み出す。
条件作成部212は、キーボード13又はマウス14を介して入力される条件に基づき、後述する特性インピーダンスの劣化度合を計算するための条件を作成する。入力される条件としては、例えば、配線パターン6によって伝送される信号の種類、特性インピーダンスの劣化度合の計算を行う幅方向の範囲、ランク付けのために抽出する際のインピーダンスの閾値等が挙げられる。
ベタ抜け領域検出部213は、図5(A)に示す配線パターン6のX座標、Y座標と、図5(B)に示すベタ抜け領域8のX座標、Y座標とに基づき、平面透視における配線パターン6に対するベタ抜け領域8の位置関係を分類し、分類結果を作成する。詳細については、図7を用いて後述する。
面積計算部214は、条件作成部212によって作成された配線パターン6によって伝送される信号の種類(信号名)によって対象となる配線パターン6を抽出し、平面透視で特性インピーダンスの劣化度合の計算を行う幅方向の範囲内にあるベタ抜け領域の面積を計算する。
劣化度合計算部215は、ベタ抜け領域検出部213によって分類された配線パターン6とベタ抜け領域8の位置関係と、面積計算部214によって計算されたベタ抜け領域8の面積とを用いて、計算対象となる配線パターン6の特性インピーダンスの劣化度合を計算する。
抽出処理部216は、劣化度合処理部によって劣化度合が求められた複数の配線パターンのうち、劣化度合が所定の度合以上の配線パターンを抽出する。
ランク付け処理部217は、配線パターン6のランク付けを行い、配線パターン6を特性インピーダンスの目標値(50Ω)からのずれが大きい順に並べたデータを作成する。
ビア抽出処理部218は、ランク付け処理部217によってランク付けされた配線パターン6に接続される信号ビア9Aと、信号ビア9Aの最寄りのGNDビア9Bを抽出する。信号ビア9AとGNDビア9Bを抽出することにより、この信号ビア9Aの位置と、GNDビア9Bの位置も抽出される。ランク付け処理部217によってランク付けされた配線パターン6に接続される信号ビア9Aは、図5(C)に示す第4データベースから配線パターン6の信号名に一致する信号ビア9Aを抽出することによって特定される。最寄りのGNDビア9Bは、抽出された信号ビア9Aの位置に最も近いGNDビア9Bを図5(C)に示す第4データベースから抽出することによって特定される。
処理結果表示部219は、ランク付け処理部217によってランク付けされた配線パターン6の番号と、ビア抽出処理部218によって抽出された信号ビア9A及びGNDビア9Bの位置を図1に示すディスプレイ12の表示画面12Aに表示する。表示内容については後述する。
管理部220は、HDD24へのデータの格納を管理するデータ管理部である。
次に、実施の形態1のプリント基板試験支援装置における配線パターンとベタ抜け領域の位置関係の判定について説明する。位置関係の判定は、ベタ抜け領域検出部213(図6参照)によって実行される。
図7は、実施の形態1のプリント基板試験支援装置における配線パターンとベタ抜け領域の位置関係を分類した結果の一例を示す図である。
ベタ抜け領域検出部213は、図5(A)に示す配線パターン6のX座標、Y座標と、図5(B)に示すベタ抜け領域8のX座標、Y座標とに基づき、平面透視における配線パターン6に対するベタ抜け領域8の位置を分類する。
また、ベタ抜け領域検出部213は、平面透視における位置関係の分類に加えて、ベタ抜け領域8が配線パターン6と同一層、一層上の層、又は一層下の層のいずれかにあるか否か(すなわち、ベタ抜け領域と配線パターンの間が2層以上離れていないか否か)を判定する。
具体的には、ベタ抜け領域検出部213は、図5(A)に示す配線パターン6の各区間を表す始点及び終点のX座標値、Y座標値と、図5(B)に示すベタ抜け領域8のX座標値、Y座標値とのXY座標上における位置関係を算出することにより、平面透視における配線パターン6に対するベタ抜け領域8の位置を分類する。平面透視における配線パターン6に対するベタ抜け領域8の位置は、配線の片側、両側、又は、真上/真下のいずれかに分類される。
また、ベタ抜け領域検出部213は、図5(A)に示す配線パターン6の層番号から、図5(B)に示す層番号を減算した値が0、+1、又は−1のいずれかに該当するか否かを判定する。+2以上、又は−2以下の場合は、配線パターン6とベタ抜け領域8との間に別のベタパターン7が形成されていると考えられるため、判断対象となっている配線パターン6とベタ抜け領域8との間には、信号特性の劣化に繋がる関係がないと考えられるからである。
以上の判定を行うことにより、ベタ抜け領域検出部213は、配線パターン6とベタ抜け領域8の位置関係を分類し、図7に示す分類結果を表すデータを作成する。
図8は、実施の形態1のプリント基板試験支援装置のデータベース20に格納される特性インピーダンスの増加特性を示す図である。この増加特性を表すデータは、特性インピーダンスの劣化度合を計算するために用いられるデータであり、配線パターン6とベタ抜け領域8の位置関係に対するベタ抜け領域8の単位面積あたりの特性インピーダンスの増加(劣化)を表すデータである。図8に示す増加特性を表すデータは、配線パターン6及びベタ抜け領域8の位置関係と、ベタ抜け領域8の大きさとに対する配線パターン6の信号特性の劣化度合を表す劣化度合情報の一形態であり、第3データベースとしてHDD24に格納される。
配線パターン6とベタ抜け領域8の位置関係は、(A)配線パターン6の真上又は真下にベタ抜け領域8が位置する、(B)配線パターン6の両側にベタ抜け領域8が位置する、又は、(C)配線パターン6の片側のみにベタ抜け領域8が位置する、の3つのパターンに分類できる。ここで、配線パターンの理想的な特性インピーダンスを50(Ω)とすると、位置関係(C)、(B)、(A)の順に特性インピーダンスの不整合度合が高まるため、図8に示す特性は、位置関係(A)の特性インピーダンスが一番高くなり、位置関係(B)、(C)の順で特性インピーダンスが低下するように増加係数(特性の傾き)が設定されている。
実施の形態1のプリント基板試験支援装置では、特性インピーダンスの劣化度合の計算を行う範囲として設定された範囲内に存在するベタ抜け領域8の面積と、配線パターン6に対するベタ抜け領域8の位置関係とに基づいて、配線パターン6の特性インピーダンスの劣化度合を算出する。
図9は、実施の形態1のプリント基板試験支援装置で特性インピーダンスの劣化度合の計算を行う幅方向の範囲を説明するための図である。図9には、図4に示す誘電体層5cに形成された配線パターン6と誘電体層5dに形成されたベタ抜け領域8Aの位置関係と、特性インピーダンスの劣化度合の計算を行う幅方向の範囲(計算対象となる幅方向の範囲)を拡大して示す。
実施の形態1のプリント基板試験支援装置では、計算対象となる幅方向の範囲を予め設定してから特性インピーダンスの劣化度合の計算を行う。
計算対象となる幅方向の範囲は、パラメータ入力部10(図1参照)を介して入力する。
ここでは、例えば、配線パターン6の配線幅(0.1mm)の40倍(4.0mm)に設定されたとする。
図9に示すように、平面透視において配線パターン6の近傍に位置するベタ抜け領域8Aのうちの一部8a(ドットで示す部分)が配線パターン6から4.0mm以内に含まれる範囲である。
実施の形態1のプリント基板試験支援装置では、ベタ抜け領域8Aのうち、計算対象となる幅方向の範囲に含まれる部分8aによる配線パターン6の特性インピーダンスの劣化度合を求める。この特性インピーダンスの劣化度合を把握することにより、配線パターン6の信号特性に与える影響を把握することができる。
図10は、実施の形態1のシミュレーション装置で特性インピーダンスの変化量の計算を行う幅方向の範囲内に存在するベタ抜け領域の面積の算出方法を説明するための図である。
ベタ抜け領域検出部213は、特性インピーダンスの変化量の計算を行う幅方向の範囲内におけるベタ抜け領域8を検出し、面積計算部214は、ベタ抜け領域検出部213の検出結果に基づいて、ベタ抜け領域8の面積を算出する。
ベタ抜け領域8の検出及び面積の計算においては、特性インピーダンスの変化量の計算の対象となる配線パターン6の始点から終点にかけて、計算を行う幅方向の範囲内にある領域を所定面積の正方形のメッシュに区画する。そして、配線パターン6をメッシュの辺の長さの区間に分割し、メッシュ毎にベタ抜け領域8の有無を判定する。
ベタ抜け領域8の有無の判定では、メッシュ内の少なくとも一部にベタ抜け領域8が存在していれば、そのメッシュはベタ抜け領域「有」と判定する。すなわち、ベタ抜け領域「無」と判定されるのは、判定対象となるメッシュ内に、ベタ抜け領域8が全く存在しない場合である。
なお、メッシュの一辺の長さは、例えば、次式(1)で表される値に設定される。
メッシュの1辺の長さ=立上り時間伝送路の伝搬速度/任意分割数 (1)
ここでは、メッシュを表す一辺の長さを0.5mmに設定するため、配線パターン6を長さ方向に0.5mmの区間に分割し、面積計算部214が区間毎にベタ抜け領域8の面積を計算する。
なお、メッシュの座標は、メッシュの四隅の座標のうち、数値が一番小さいものを用いる。すなわち、図10では、左下の頂点の座標値をメッシュを特定する座標として用いる。
図10に示す例では、X=28.5〜31.5の範囲、かつ、Y=20.0〜22.0の範囲に含まれるメッシュについて、X軸方向に0.5mm毎に刻んだ区間毎に、ベタ抜き領域8の有無を判定することになる。なお、図10では、ベタ抜き領域「有」と判定されたメッシュ内に「有」の文字を記し、ベタ抜き領域「無」と判定されたメッシュ内に「無」の文字を記す。
また、配線パターン6の区間毎の面積は、区間毎のメッシュの数より、X=28.5〜29.0の区間では0.5mm、X=29.0〜29.5の区間では0.5mm、X=29.5〜30.0の区間では0.5mm、X=30.0〜30.5の区間では0.5mm、X=30.5〜31.0の区間では0.5mm、X=31.0〜31.5の区間では0.25mmとなる。
図11は、図10の判定結果を表形式で示す図である。
ベタ抜け領域が「有」と判定されたメッシュには、フラグ"1"を立て、ベタ抜け領域「無」と判定された単位面積には、フラグを"0"に設定する。このフラグは、劣化度合計算部215が特性インピーダンスの劣化度合を算出する際に用いられる。
図11に示す判定結果では、配線パターン6の各区間におけるベタ抜け領域8の面積は、区間毎のベタ抜け領域「有り」を表すフラグ"1"の数に、メッシュの単位面積(0.25mm)を乗じた値として表される。
図12は、図10に示すベタ抜け領域8Aによって影響を受ける配線パターン6の特性インピーダンスを示す図である。図8に示す特性と図11に示す判別結果に基づき、劣化度合計算部215によって作成される。
劣化度合計算部215は、図8に示す特性と図11に示す判別結果とを用いて、配線パターンの特性インピーダンスを算出する。
ここで、配線パターン6の各区間における特性インピーダンスは、次式(2)で求まる。
特性インピーダンス=増加係数×区間内のベタ抜け領域の面積+オフセット値 (2)
増加係数は、図8に示す特性(1)〜(3)のいずれかの増加係数である。オフセット値は、50(Ω)に設定される。
各区間でベタ抜け領域8Aは配線パターン6の片側に位置しているため、図8に示す(3)の特性を用いると、X=28.5〜29.0の区間では54Ω、X=29.0〜29.5の区間では54Ω、X=29.5〜30.0の区間では54Ω、X=30.0〜30.5の区間では54Ω、X=30.5〜31.0の区間では54Ω、X=31.0〜31.5の区間では52Ωとなる。
このようにして、配線パターン6の各区間における特性インピーダンスが求まる。
劣化度合計算部215は、このような処理を配線パターン6の始点から終点まで行い、各区間の値を積分することにより、配線パターン6の始点から終点までのインピーダンスを求める。また、劣化度合計算部215は、配線パターン6の始点から終点までのインピーダンスを求めた後に、配線パターン6の特性インピーダンスの目標値(50Ω)からのずれを計算する。
次に、実施の形態1のプリント基板試験支援装置によるプリント基板の試験の支援を行うための計算手法について説明する。以下では、図1に示すコンピュータシステム10をプリント基板の試験の支援を行うための計算機能を有するプリント基板試験支援装置として動作させるプリント基板試験支援プログラムは、図2に示すHDD24に格納されているものとして説明を行う。
図13は、実施の形態1のプリント基板試験支援装置によるプリント基板の試験の支援を行うための計算処理を表すフローチャートである。図13に示す計算は、CPU21が実施の形態1のプリント基板試験支援プログラムを実行することによって行われる。
CPU21は、計算処理をスタートさせると、まず、HDD24に格納されているCADデータを読み出す(ステップS1)。これは、CPU21内の設計データ読出部211によって行われる処理であり、図5に示すCADデータが読み出される。
次いで、CPU21は、特性インピーダンスの劣化度合を計算するための条件を作成する(ステップS2)。この処理は、キーボード13又はマウス14を介して入力される条件に基づき、特性インピーダンスの劣化度合を計算するための条件を作成する処理であり、CPU21内の条件作成部212によって行われる処理である。入力される条件としては、例えば、配線パターン6によって伝送される信号の種類、特性インピーダンスの劣化度合の計算を行う幅方向の範囲、ランク付けのために抽出する際のインピーダンスの閾値等が挙げられる。
次に、CPU21は、平面透視における配線パターン6に対するベタ抜け領域8の位置関係を分類し、分類結果を表すデータを作成する(ステップS3)。この処理は、図5(A)に示す配線パターン6のX座標、Y座標と、図5(B)に示すベタ抜け領域8のX座標、Y座標とに基づき、図7に示す分類表で表されるデータを作成する処理であり、CPU21内のベタ抜け領域検出部213によって行われる処理である。
CPU21は、条件作成部212によって作成された配線パターン6によって伝送される信号の種類によって対象となる配線パターン6を抽出し、平面透視で特性インピーダンスの劣化度合の計算を行う幅方向の範囲内にあるベタ抜け領域の面積を計算する(ステップS4)。この処理は、CPU21内の面積計算部214によって行われる処理である。
次いで、CPU21は、ベタ抜け領域検出部213によって分類された配線パターン6とベタ抜け領域8の位置関係と、面積計算部214によって計算されたベタ抜け領域8の面積とを用いて、計算対象となる配線パターン6の特性インピーダンスの劣化度合を計算する(ステップS5)。この処理は、CPU21内の劣化度合計算部215によって行われる処理である。
CPU21は、劣化度合計算部215によって劣化度合が求められた複数の配線パターン6のうち、劣化度合が所定の度合以上の配線パターン6を抽出する(ステップS6)。この処理は、CPU21内の抽出処理部216によって行われる処理である。
次に、CPU21は、配線パターン6のランク付けを行う(ステップS7)。このランク付けに際して、CPU21は、配線パターン6を特性インピーダンスの目標値(50Ω)からのずれが大きい順に並べたデータを作成する。この処理は、CPU21内のランク付け処理部217によって行われる処理である。
次に、CPU21は、ステップS7でランク付けされた配線パターン6に接続される信号ビア9Aと、信号ビア9Aの最寄りのGNDビア9Bを抽出する(ステップS8)。この処理は、CPU21内のビア抽出処理部218によって行われる処理であり、図5(C)に示す第4データベースから配線パターン6の信号名に一致する信号ビア9Aを抽出するとともに、抽出された信号ビア9Aの位置に最も近いGNDビア9Bが図5(C)に示す第4データベースから抽出される。
次いで、CPU21は、ランク付け処理部217によるランク付けの結果をビア抽出処理部218によって抽出された信号ビア9A及びGNDビア9Bとともに図1に示すディスプレイ12の表示画面12Aに表示する(ステップS9)。この処理は、CPU21内の処理結果表示部219によって行われる処理であり、ディスプレイ12の表示画面12Aには、図14に示すランク付け結果及び抽出結果が表示される。
以上により、特性インピーダンスの劣化度合を計算するためにCPU21によって実行される一連の処理が終了する。
図14は、実施の形態1のプリント基板試験支援装置によるランク付け結果及び抽出結果を示す図である。このランク付け結果及び抽出結果は、ランク付け処理部217によるランク付けの結果と、ビア抽出処理部218による抽出結果とを合わせて示す。
図14(A)は、No. 10、No. 15、No. 25、No. 64、No. 52の配線パターン6が1位から5位になったランク付けの結果と、No. 10、No. 15、No. 25、No. 64、No. 52の配線パターンに接続される信号ビア9Aの抽出結果を表す。なお、ここでは、特性インピーダンスのずれの判定基準は25(Ω)に設定されており、判定基準以上の配線パターン6はNo. 10、No. 15、No. 25の3つとなる。
図14(B)は、No. 10、No. 15、No. 25の3つの配線パターン6の最寄りのGNDビア9Bの抽出結果を示す。
管理部220は、図14に示すランク付け結果及び抽出結果を表すデータをHDD24に保存する。
図15は、実施の形態1のプリント基板試験支援装置によって特性インピーダンスの劣化度合が上位と判定されたNo. 10、No. 15、No. 25の配線パターン6に接続された信号ビア9Aと、最寄りのGNDビア9Bにシルクを印刷した状態を示す図である。ここで、最寄りのGNDビア9Bとは、特性インピーダンスの劣化度合が上位と判定されたNo. 10、No. 15、No. 25の配線パターン6に接続された信号ビア9Aの最寄りのものである。最寄りのGNDビア9Bは、図5(A)、(C)に示す位置データに基づき、CPU21内のビア抽出部218によって抽出される。
このように、ランク付け処理部217によるランク付けの結果を表すデータのうち、抽出処理部216によって特性インピーダンスの劣化度合が判定基準以上と判定された配線パターン6にシルクを印刷すれば、プリント基板5の製造後に実測試験を行う際に、特性インピーダンスの劣化度合が大きい配線パターン6を容易に選択することができる。
以上、実施の形態1のプリント基板試験支援装置によれば、CADデータを用いてベタ抜け領域8の面積を計算し、特性インピーダンスの劣化度合を判定する。このため、重要度の高い信号等を伝送する配線パターン6を選択すれば、膨大な数の配線パターン6の中に含まれる重要度の高い配線パターン6のうちで、特性インピーダンスの劣化度合が大きい配線パターン6を特定することができる。重要度の高い配線パターン6は、配線パターン6の属性(例えば、信号名)によって選ぶことができるので、すべての配線パターン6について計算を行う必要はなく、工程数を低減することができる。また、微小なパターン抜け等も考慮に入れて特性インピーダンスの劣化度合を計算することができるので、製造後のプリント基板の実測試験用に、微小なパターン抜け等も考慮に入れて信号特性に与える影響の大きい配線を抽出することができる。
また、劣化度合が大きい配線パターン6にシルクを印刷すれば、プリント基板5の製造後に、特性インピーダンスの劣化度合が大きい配線パターン6から選択的に実測試験を行うことができる。これにより、特性インピーダンスの劣化度合が大きい配線パターン6に対して確実に実測試験を行うことができ、また、実測試験を効率的に行えるように支援を行うことができる。
なお、以上で説明した実施の形態1のプリント基板試験支援装置における処理内容は、例えば、以下で説明するように、部分的に改変してもよい。
図16は、実施の形態1のプリント基板試験支援装置におけるベタ抜け領域8の面積を計算する他の手法を説明するための図である。
以上の説明では、配線パターン6の始点から終点の間において、幅方向の範囲内にあるベタ抜け領域8をメッシュに分割し、単位面積毎に特性インピーダンスの劣化度合を求めた。しかしながら、図16(A)に示すように、メッシュに分割する前に、配線パターン6を所定長さAの複数の区間に分割し、各区間でベタ抜け領域8の有無を判定した後に、ベタ抜け領域8の存在していた区間について、図16(B)に示すようにメッシュへの分割を行い、単位面積毎に特性インピーダンスの劣化度合を計算してもよい。
また、特性インピーダンスの劣化は、例えば、TDR(time-domain reflectormeter:時間領域反射測定器)によって測定される波形(TDR波形)にも波形の乱れとして表れる。しかしながら、TDRによって測定される波形は、配線パターン6の始点から終点までの全ての要因による特性インピーダンスの影響を含んでいるため、ある位置にあるベタ抜け領域8による影響を抽出して把握することはできない。
実施の形態1のプリント基板試験支援装置では、CADデータに含まれるベタ抜け領域8の面積及び位置を用いて、ベタ抜け領域8がTDR波形に与える影響を算出することもできる。
図17は、実施の形態1のプリント基板試験支援装置において測定点からベタ抜け領域8までの信号の伝搬時間を計算する方法を説明するための図である。(A)は配線パターン6とベタ抜け領域8との位置関係を概略的に示す図、(B)は(A)に示す始点とベタ抜け領域8との間における信号の往復伝搬時間をTDR波形上に表した概念図である。なお、図17(B)には、説明の便宜上、TDR波形の振幅を表す縦軸に特性インピーダンスの値を記す。
図17(A)に示すように、始点から1つ目のベタ抜け領域8の中心までの配線パターン6に沿った距離をL1、始点から2つ目と3つ目のベタ抜け領域8の中点までの配線パターン6に沿った距離をL2とする。
ここで、プリント基板5の配線パターン6における信号の単位長さあたりの伝搬時間をτとすると、TDRで波形を測定する始点とベタ抜け領域8との間の往復伝搬時間Tは、式(3)で表すことができる。
T=L/τ×2 ・・・(3)
これは、配線パターン6上のTDR波形を測定する始点から伝搬した信号がベタ抜け領域8で反射されて再び始点まで戻ってくる往復の伝搬時間を表す。
距離L1、L2を式(3)に代入すれば、それぞれの往復伝搬時間T1、T2は、T1=L1/τ×2(ns)、T2=L2/τ×2(ns)と求まる。
往復伝搬時間T1、T2の計算は、例えば、CPU21がCADデータを用いて行い、処理結果表示部219がディスプレイ12の表示画面12Aに表示するようにしてもよい。
図17(B)に示すように、TDR波形を示すオシロスコープ上で往復伝搬時間T1、T2を設計者が確認すれば、特定のベタ抜け領域8によるTDR波形の乱れを把握することができ、プリント基板5の製造後に実測試験を行う際に、設計者がベタ抜け領域8のTDR波形への影響を把握しやすくなる。
[実施の形態2]
実施の形態2のプリント基板試験支援装置は、信号特性の劣化度合を計算するにあたり、クロストークによる信号特性の劣化度合を計算する点が、特性インピーダンスの劣化度合を計算することによって信号特性の劣化度合を計算する実施の形態1と異なる。
実施の形態1において図4に示したように、配線パターン6とベタ抜け領域8A、8Bは近接している場合に、ベタ抜け領域8A、8Bが形成されている誘電体層5dの一層下の誘電体層5eにある配線パターン6がベタ抜け領域8A、8Bの近傍にあると、ベタ抜け領域8A、8Bを通じて、配線パターン同士のクロストークが生じる場合がある。クロストークは、信号特性の劣化をもたらす。
図18は、配線パターン6B、6Cとベタ抜け領域8Aとの位置関係の一例を示す斜視図である。配線パターン6Bは三層目の誘電体層5cに形成され、ベタ抜け領域8Aは、四層目の誘電体層5dに形成されたベタパターン7に開口され、配線パターン6Cは、五層目の誘電体層5eに形成されているが、図18では、説明の便宜上、誘電体層5c〜5eを省略して示す。
また、ベタ抜け領域8Aの内部には、信号ビア又はGNDビアが形成されるが、ここでは説明の便宜上、図示を省略する。
図19は、図18に示す配線パターン6B、6Cとベタ抜け領域8Aとの位置関係を平面透視で示す図である。図18に示すような位置関係の場合、平面透視すると、ベタ抜け領域8Aの真下に配線パターン6Cが位置する。
実施の形態2のプリント基板試験支援装置では、クロストーク領域の面積を計算し、計算した面積に、クロストークによるノイズを求めるための係数を乗じることによって実測試験用の配線パターンを抽出する。
ここで、クロストーク領域とは、配線パターン6の幅方向の設定範囲に存在するベタ抜け領域8の部分8a(ドットで示す部分)の内部において、配線パターン6と平面視で重複する領域をいう。すなわち、配線パターン6の幅方向の設定範囲内において、ベタ抜け領域8と配線パターン6が重複する領域をいう。図19では、ベタ抜け領域8Aを通じて見える配線パターン6Cの部分がクロストーク領域となる。
図20は、実施の形態2のプリント基板試験支援装置の機能を示すブロック図である。この機能ブロックは、図2に示すCPU21がHDD24に格納されているプリント基板試験支援プログラムを実行することによって実現される。
CPU21によって実現される機能ブロックは、設計データ読出部311、条件作成部312、クロストーク領域検出部313、面積計算部314、劣化度合計算部315、抽出処理部316、ランク付け処理部317、ビア抽出処理部318、処理結果表示部319、及び管理部320を含む。以下、相違点を中心に説明する。
設計データ読出部311は、実施の形態1の設計データ読出部211と同一の処理を行う。
条件作成部312は、キーボード13又はマウス14を介して入力される条件に基づき、後述するクロストークによる信号特性の劣化度合を計算するための条件を作成する。入力される条件としては、例えば、配線パターン6によって伝送される信号の種類、クロストークによる信号特性の劣化度合の計算を行う幅方向の範囲、クロストーク領域の面積を計算する際のメッシュの一辺の長さ、配線パターン6を抽出する際の抽出条件(例えば、クロストークの強度を表す値)、又は、ランク付けのために抽出する際のクロストークの強度の閾値等が挙げられる。
クロストーク領域検出部313は、図5(A)に示す配線パターン6のX座標、Y座標と、図5(B)に示すベタ抜け領域8のX座標、Y座標とに基づき、平面透視における配線パターン6に対するベタ抜け領域8と、ベタ抜け領域8を通じて平面透視で見える別の配線パターン6の位置関係を分類する。
面積計算部314は、条件作成部312によって作成された配線パターン6によって伝送される信号の種類(信号名)によって対象となる配線パターン6を抽出し、クロストークの強度の計算を行う幅方向の範囲内にあるクロストーク領域の面積を計算する。ここで、上述したように、クロストーク領域とは、配線パターン6の幅方向の設定範囲内において、ベタ抜け領域8と配線パターン6が重複する領域である。このため、実施の形態2のプリント基板試験支援装置における信号特性の劣化度合は、ベタ抜け領域8の面積を用いて計算されることになる。
劣化度合計算部315は、クロストーク領域検出部313によって分類された配線パターン6、ベタ抜け領域8、及び別の配線パターン6の位置関係と、面積計算部314によって計算されたクロストーク領域の面積とを用いて、計算対象となる配線パターン6の信号特性の劣化度合としてクロストークの強度を計算する。
抽出処理部316は、劣化度合計算部315によってクロストークの強度が求められた複数の配線パターンのうち、クロストークの強度が所定の度合以上の配線パターン6を実測試験用に抽出する。
ランク付け処理部317は、抽出処理部316によって抽出された配線パターン6をクロストークの強度に基づいてランク付けする。
ビア抽出処理部318は、ランク付け処理部317によってランク付けされた配線パターン6に接続される信号ビア9Aと、信号ビア9Aの最寄りのGNDビア9Bを抽出する。信号ビア9AとGNDビア9Bを抽出することにより、この信号ビア9Aの位置と、GNDビア9Bの位置も抽出される。ランク付け処理部317によってランク付けされた配線パターン6に接続される信号ビア9Aは、図5(C)に示す第4データベースから配線パターン6の信号名に一致する信号ビア9Aを抽出することによって特定される。最寄りのGNDビア9Bは、抽出された信号ビア9Aの位置に最も近いGNDビア9Bを図5(C)に示す第4データベースから抽出することによって特定される。
処理結果表示部319は、ランク付け処理部317によってランク付けされた配線パターン6の番号と、ビア抽出処理部318によって抽出された信号ビア9A及びGNDビア9Bの位置を図1に示すディスプレイ12の表示画面12Aに表示する。
管理部320は、HDD24へのデータの格納を管理するデータ管理部である。
図21は、実施の形態2のプリント基板試験支援装置におけるクロストーク領域の単位面積におけるクロストークの強度を表すテーブルである。
このクロストークの強度を表すテーブルは、信号特性の劣化度合を図る指標としてクロストークの強度を計算するために用いられるデータであり、誘電体層の誘電率と層間距離に対するクロストーク領域の単位面積あたりのクロストークの強度を表す。図21に示すテーブルは、配線パターン6及びベタ抜け領域8の位置関係と、ベタ抜け領域8の大きさとに対する配線パターン6の信号特性の劣化度合を表す劣化度合情報の一形態であり、第3データベースとしてHDD24に格納される。
図22は、実施の形態2のプリント基板試験支援装置においてクロストークの強度を計算する際に用いる補正係数のテーブルを示す図である。補正係数は、配線パターン同士の間の距離と、配線パターンとベタ抜け領域との間の距離とに応じて値が設定されている。
なお、配線パターン6同士の間の距離とは、平面視における配線パターン6同士の間の距離であり、図19に示す配線パターン6Bと6Cとの間の距離をいう。また、配線パターンとベタ抜け領域との間の距離とは、図19に示す配線パターン6Bのようにベタ抜け領域8からオフセットしている場合における配線パターン6Bとベタ抜け領域8との間の距離(オフセット量)をいう。
図23は、実施の形態2のプリント基板試験支援装置でクロストークの強度を計算する際に用いるクロストーク領域の面積の算出方法を説明するための図である。
クロストーク領域検出部313は、クロストーク領域の面積を算出する。面積の算出は、信号特性の劣化度合の計算の対象となる配線パターン6の始点から終点にかけて、計算を行う範囲を所定面積の正方形のメッシュに区画し、メッシュ毎にベタ抜け領域8及び配線パターン6が存在するか否かを判定する。
判定対象となるメッシュ内の少なくとも一部にベタ抜け領域8及び配線パターン6が存在していれば、そのメッシュはクロストーク領域「有」と判定する。すなわち、クロストーク領域「無」と判定されるのは、判定対象となるメッシュ内に、ベタ抜け領域8と配線パターン6が同時に存在しない場合である。
なお、メッシュの一辺の長さは、例えば、次式(4)で表される値に設定される。
メッシュの1辺の長さ=立上り時間伝送路の伝搬速度/任意分割数 (4)
ここでは、メッシュを表す一辺の長さは、0.5mmであるものとする。また、メッシュの座標は、メッシュの四隅の座標のうち、数値が一番小さいものを用いる。すなわち、図23では、左下の頂点の座標値をメッシュを特定する座標として用いる。
図23に示す例では、X=28.5〜31.5の範囲、かつ、Y=20.0〜22.0の範囲に含まれるメッシュについてクロストーク領域の有無を判定することになる。なお、図23では、クロストーク領域「有」と判定されたメッシュ内に「有」の文字を記し、クロストーク領域「無」と判定されたメッシュ内に「無」の文字を記す。
図23に示す例では、図19に示したように、ベタ抜けパターン8Aを通じて見える配線パターン6Cの部分がクロストーク領域であるため、算出結果として、X=28.5〜29.0の区間では0mm、X=29.0〜29.5の区間では0.25mm、X=29.5〜30.0の区間では0.25mm、X=30.0〜30.5の区間では0.25mm、X=30.5〜31.0の区間では0.25mm、X=31.0〜31.5の区間では0mmの面積が得られた。
図24は、図23の判定結果に配線パターン同士の間隔の抽出結果を付加して表形式で示す図である。
クロストーク領域が「有」と判定されたメッシュには、フラグ"1"を立て、クロストーク領域が「無」と判定されたメッシュのフラグは"0"に設定する。このフラグは、劣化度合計算部315がクロストークの強度を算出する際に用いられる。
劣化度合計算部315は、CADデータに含まれる誘電率及び層間距離を用いて、図21に示すテーブルから単位面積当たりの雑音量を選択するとともに、CADデータに含まれる位置データと図24に示す配線パターン同士の間隔の抽出結果とを用いて図22に示すテーブルから補正係数を選択し、次式(5)を用いて単位面積毎のクロストークの強度を算出する。
クロストークの強度=単位面積当たりの雑音量×補正係数 (5)
式(5)に基づいて劣化度合計算部315によって計算された単位面積毎のクロストークの強度は、実施の形態1における単位面積毎の特性インピーダンスのずれと同様に、配線パターン6の始点から終点まで積分され、各配線パターン6のクロストークの強度が算出される。
各配線パターン6のクロストークの強度は、抽出処理部316によって所定強度以上であるか否かが判定され、所定強度以上のクロストークの強度を有する配線パターン6が実測試験用に抽出される。
以後は、実施の形態1と同様に、ランク付け処理部317による配線パターン6のランク付け、ビア抽出処理部318による信号ビア9Aと最寄りのGNDビア9Bの抽出、及び処理結果表示部319によるランク付け結果と抽出結果の表示が行われる。
以上、実施の形態2のプリント基板試験支援装置によれば、CADデータを用いてクロストーク領域の面積を計算し、クロストークの強度を計算する。このため、重要度の高い信号等を伝送する配線パターン6を選択すれば、膨大な数の配線パターン6のうちの重要度の高い配線パターン6について、クロストークの強度が大きい配線パターン6を特定することができる。重要度の高い配線パターン6は、配線パターン6の属性(伝送される信号の種類(信号名))によって選ぶことができるので、すべての配線パターン6について計算を行う必要はなく、工程数を低減することができる。
また、クロストークの強度が大きい配線パターン6にシルクを印刷すれば、プリント基板5の製造後に、クロストークの強度が大きい配線パターン6から選択的に実測試験を行うことができる。これにより、クロストークの強度が大きい配線パターン6に対して確実に実測試験を行うことができ、また、実測試験を効率的に行えるように支援を行うことができる。
また、CADデータを用いて微小なパターン抜け等も考慮に入れてクロストークの強度を計算することができるので、特に、高速信号を取り扱うプリント基板5の製造後の実測試験用に、微小なパターン抜け等も考慮に入れて信号特性に与える影響の大きい配線を抽出することができる。
なお、実施の形態2のプリント基板試験支援装置を実施の形態1のプリント基板試験支援装置と組み合わせてもよい。すなわち、特性インピーダンスの劣化と、クロストークの影響との両方を考慮して、実測試験用の配線パターン6抽出するようにしてもよい。
[実施の形態3]
実施の形態3のプリント基板試験支援装置は、劣化度合計算部215が配線パターン6の始点から終点までに存在するベタ抜け領域8の面積によって信号特性の劣化度合を判定する点が、劣化度合計算部215が特性インピーダンスの具体的な値を求める実施の形態1と異なる。すなわち、実施の形態3では、特性インピーダンスの劣化度合を表す値としてベタ抜け領域8の面積を用いる。その他の構成は実施の形態1のプリント基板試験支援装置と同一であるため、同一の構成要素には同一符号を用い、その説明を省略する。
実施の形態3の劣化度合計算部215は、面積計算部214によって計算されたベタ抜け領域8の面積を配線パターン6の始点から終点まで積分し、特性インピーダンスの劣化度合の計算を行う幅方向の範囲内で配線パターン6の始点と終点の間に存在するベタ抜け領域8の面積を求める。実施の形態3の劣化度合計算部215は、図8に示す増加係数を乗算することなく、(2)式に示した区間内のベタ抜け領域8の面積を配線パターン6の始点から終点まで積分し、面積の積分値によって特性インピーダンスの劣化度合を判定する。
実施の形態3の抽出処理部216は、劣化度合計算部215によってベタ抜け領域8の面積が求められた複数の配線パターン6のうち、面積の積分値が基準値以上の配線パターン6を抽出する。
実施の形態3のランク付け処理部217は、面積の値で配線パターン6のランク付けを行い、配線パターン6をベタ抜け領域8の面積の大きい順に並べたデータを作成する。
図25は、実施の形態3のプリント基板試験支援装置によるランク付け結果及び抽出結果を示す図である。実施の形態3のプリント基板試験支援装置によるランク付け結果及び抽出結果を示す図である。このランク付け結果及び抽出結果は、ランク付け処理部217によるランク付けの結果と、ビア抽出処理部218による抽出結果とを合わせて示す。
図25(A)は、No. 10、No. 15、No. 25、No. 64、No. 52の配線パターン6が1位から5位になったランク付けの結果と、No. 10、No. 15、No. 25、No. 64、No. 52の配線パターンに接続される信号ビア9Aの抽出結果を表す。なお、ここでは、ベタ抜け領域8の面積が判定基準は2.5(mm)に設定されており、判定基準以上の配線パターン6はNo. 10、No. 15、No. 25の3つとなる。
図25(B)は、No. 10、No. 15、No. 25の3つの配線パターン6の最寄りのGNDビア9Bの抽出結果を示す。
管理部220は、図25に示すランク付け結果及び抽出結果を表すデータをHDD24に保存する。
HDD24に保存されたランク付けの結果は、プリント基板5にシルクを印刷する際に用いることができる。これにより、実施の形態1と同様に、プリント基板5の製造後に実測試験を行う際に、特性インピーダンスの劣化度合が大きい配線パターン6を容易に選択することができる。
以上、実施の形態3のプリント基板試験支援装置によれば、実施の形態1と同様に、CADデータを用いてベタ抜け領域8の面積を計算し、ベタ抜け領域8の面積に基づいて特性インピーダンスの劣化度合を判定する。このため、重要度の高い信号等を伝送する配線パターン6を選択すれば、重要度の高い配線パターン6のうちで、特性インピーダンスの劣化度合が大きい配線パターン6を特定することができる。また、微小なパターン抜け等も考慮に入れて特性インピーダンスの劣化度合を計算することができるので、製造後のプリント基板の実測試験用に、微小なパターン抜け等も考慮に入れて信号特性に与える影響の大きい配線を抽出することができる。
また、劣化度合が大きい配線パターン6にシルクを印刷すれば、プリント基板5の製造後に、特性インピーダンスの劣化度合が大きい配線パターン6から選択的に実測試験を行うことができる。これにより、実測試験を効率的に行えるように支援を行うことができる。
なお、実施の形態3では、実施の形態1における特性インピーダンスのずれを計算する代わりに、信号特性の劣化をもたらすベタ抜け領域の面積を求めることにより、実測試験用の配線パターンを抽出する形態について説明した。
しかしながら、このように信号特性の劣化をもたらす領域の面積を用いて実測試験用の配線パターンを抽出することは、実施の形態2に適用することもできる。実施の形態2に適用する場合は、クロストーク領域の面積の計算結果に基づいて、実測試験用の配線パターンを抽出すればよい。
以上、実施の形態3の配線設計支援装置によれば、実施の形態1、2と同様に、CADデータを用いて信号特性の劣化をもたらすベタ抜け領域8の面積、又はクロストーク領域の面積を計算し、ベタ抜け領域8の面積に基づいて信号特性の劣化度合を判定する。このため、重要度の高い信号等を伝送する配線パターン6を選択すれば、重要度の高い配線パターン6のうちで、信号特性の劣化度合が大きい配線パターン6を特定することができる。また、微小なパターン抜け等も考慮に入れて信号特性の劣化度合を計算することができるので、製造後のプリント基板の実測試験用に、微小なパターン抜け等も考慮に入れて信号特性に与える影響の大きい配線を抽出することができる。
また、劣化度合が大きい配線パターン6にシルクを印刷すれば、プリント基板5の製造後に、特性インピーダンスの劣化度合が大きい配線パターン6から選択的に実測試験を行うことができる。これにより、実測試験を効率的に行えるように支援できる。
以上、本発明の例示的な実施の形態のプリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラムについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
1 携帯電話端末機
2 筐体
3 表示部
4 操作部
5 プリント基板
5a、5b、5c、5d、5e 誘電体層
6、6B、6C 配線パターン
7 ベタパターン
8(8A、8B) ベタ抜け領域
9A 信号ビア
9B GNDビア
10 コンピュータシステム
11 本体部
12 ディスプレイ
13 キーボード
14 マウス
15 モデム
16 記録媒体
17 ディスク
21 CPU
22 メモリ部
23 ディスクドライブ
20 バス
24 HDD
211、311 設計データ読出部
212、312 条件作成部
213 ベタ抜け領域検出部
214、314 面積計算部
215、315 劣化度合計算部
216、316 抽出処理部
217、316 ランク付け処理部
218、318 ビア抽出処理部
219、319 処理結果表示部
220、320 管理部
313 クロストーク領域検出部

Claims (10)

  1. プリント基板に形成される配線パターンの試験を支援するためのプリント基板試験支援装置であって、
    前記配線パターンの属性及び位置を表す属性情報及び位置情報を関連付けて格納する第1データベースと、
    前記プリント基板のベタパターンのパターン抜け領域の位置及び大きさを表す位置情報及び大きさ情報を格納する第2データベースと、
    前記配線パターン及び前記パターン抜け領域の位置関係と、前記パターン抜け領域の大きさとに対する前記配線パターンの信号特性の劣化度合を表す劣化度合情報を格納する第3データベースと、
    前記配線パターンの属性情報を入力する入力部と、
    前記入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、
    前記劣化度合処理部によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理部と
    を含む、プリント基板試験支援装置。
  2. 前記配線パターンに接続される信号ビアの前記プリント基板の表面又は裏面における位置を表す位置情報を格納する第4データベースと、
    前記抽出処理部によって抽出された配線パターンに接続される信号ビアの位置情報を前記第4データベースから抽出するビア抽出部と
    をさらに含む、プリント基板試験支援装置。
  3. 前記劣化度合処理部は、前記パターン抜け領域の大きさ情報として前記パターン抜け領域の面積データを用いて、前記配線パターンにおける信号特性の劣化度合を求める、請求項1又は2に記載のプリント基板試験支援装置。
  4. 前記劣化度合処理部は、平面透視で前記配線パターンの幅方向における所定の範囲内に位置する前記パターン抜け領域の面積データを用いて、前記配線パターンにおける信号特性の劣化度合を求める、請求項3に記載のプリント基板試験支援装置。
  5. 前記劣化度合処理部は、前記パターン抜け領域を所定の単位面積に分割し、前記単位面積毎に前記配線パターンにおける信号特性の劣化度合を求める、請求項3又は4に記載のプリント基板試験支援装置。
  6. 前記単位面積は、前記配線パターンを伝送される信号の立上り時間又は立下り時間と、前記配線パターンにおける前記信号の伝搬速度とに基づいて設定される辺によって規定される、請求項5に記載のプリント基板試験支援装置。
  7. 前記信号特性の劣化度合に応じて、前記配線パターンのランク付けを行うランク付け処理部をさらに含む、請求項1乃至6に記載のプリント基板試験支援装置。
  8. 前記配線パターンにおける信号特性の劣化度合は、前記配線パターンの特性インピーダンスの変化、又は、前記配線パターンに生じるクロストークによる信号特性の劣化度合である、請求項1乃至7のいずれか一項記載のプリント基板試験支援装置。
  9. プリント基板に形成される配線パターンの属性を表す属性情報と位置情報を関連付けて格納する第1データベースと、前記プリント基板のベタパターンのパターン抜け領域の位置情報を格納する第2データベースと、前記配線パターン及び前記パターン抜け領域の位置関係と、前記パターン抜け領域の大きさとに対する前記配線パターンの信号特性の劣化度合を表す劣化度合情報を格納する第3データベースとを含むコンピュータがプリント基板に形成される配線パターンの試験を支援するための処理を実行するプリント基板試験支援方法であって、
    前記コンピュータが、
    入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理と、
    前記劣化度合処理によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理と
    を実行する、プリント基板試験支援方法。
  10. プリント基板に形成される配線パターンの属性を表す属性情報と位置情報を関連付けて格納する第1データベースと、前記プリント基板のベタパターンのパターン抜け領域の位置情報を格納する第2データベースとを含むコンピュータに、前記配線パターンの試験を支援する処理を実行させるためのプリント基板試験支援プログラムであって、
    前記コンピュータに、
    入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理と、
    前記劣化度合処理によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理と
    を実行させる、プリント基板試験支援プログラム。
JP2009171565A 2009-07-22 2009-07-22 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム Expired - Fee Related JP5407632B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009171565A JP5407632B2 (ja) 2009-07-22 2009-07-22 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US12/823,217 US8446152B2 (en) 2009-07-22 2010-06-25 Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium
KR1020100070332A KR101139080B1 (ko) 2009-07-22 2010-07-21 프린트 기판 시험 지원 장치, 프린트 기판 시험 지원 방법 및 프린트 기판 시험 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
CN201010235597.XA CN101963651B (zh) 2009-07-22 2010-07-21 印刷电路板测试辅助设备和印刷电路板测试辅助方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009171565A JP5407632B2 (ja) 2009-07-22 2009-07-22 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム

Publications (2)

Publication Number Publication Date
JP2011029285A true JP2011029285A (ja) 2011-02-10
JP5407632B2 JP5407632B2 (ja) 2014-02-05

Family

ID=43496725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171565A Expired - Fee Related JP5407632B2 (ja) 2009-07-22 2009-07-22 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム

Country Status (4)

Country Link
US (1) US8446152B2 (ja)
JP (1) JP5407632B2 (ja)
KR (1) KR101139080B1 (ja)
CN (1) CN101963651B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346787B (zh) * 2010-07-29 2015-04-08 中山市云创知识产权服务有限公司 信号线串扰信息检查系统及方法
WO2013051204A1 (ja) * 2011-10-03 2013-04-11 パナソニック株式会社 動作確認支援装置および動作確認支援方法
CN103185560A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业(深圳)有限公司 Pcb板线路的线宽检测系统及方法
CN104376026B (zh) * 2013-08-18 2018-04-13 复旦大学 基于网格和多维树混合结构的表格查找方法
US20150211829A1 (en) * 2014-01-10 2015-07-30 FirstSpear, LLC Modular concealable armored garment and system
JP6298015B2 (ja) * 2015-07-08 2018-03-20 ファナック株式会社 劣化検出機能を備えたプリント基板及びそれを具備するモータ駆動装置
US11867627B2 (en) * 2018-10-12 2024-01-09 Washington University Compact guided diffuse optical tomography system for imaging a lesion region
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN110244214A (zh) * 2019-05-29 2019-09-17 晶晨半导体(上海)股份有限公司 一种印刷电路板的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308451A (ja) * 1997-05-02 1998-11-17 Nec Corp クロストークを考慮した自動配線方法
JP2007272342A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 基板設計支援装置及び基板設計支援プログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267400A (ja) * 1985-05-21 1986-11-26 日本電気株式会社 配線径路発見装置
JPH0526641A (ja) * 1991-02-08 1993-02-02 Dainippon Screen Mfg Co Ltd プリント基板のライン幅検査方法
US5517234A (en) * 1993-10-26 1996-05-14 Gerber Systems Corporation Automatic optical inspection system having a weighted transition database
US5506793A (en) * 1994-01-14 1996-04-09 Gerber Systems Corporation Method and apparatus for distortion compensation in an automatic optical inspection system
JPH09266372A (ja) * 1996-03-29 1997-10-07 Aiphone Co Ltd クリームハンダ印刷劣化検出方法
KR19980039109A (ko) * 1996-11-27 1998-08-17 배순훈 클린칭 검사기능을 갖는 자삽경로 작성장치와 그 검사방법
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
CA2296143A1 (fr) * 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
JP2001217508A (ja) 2000-01-31 2001-08-10 Toshiba Corp プリント基板
WO2001063311A2 (en) * 2000-02-22 2001-08-30 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
JP2001331539A (ja) 2000-05-22 2001-11-30 Sony Corp プリント基板の配線構造チェックシステム
US6763503B1 (en) * 2001-11-20 2004-07-13 Sun Microsystems, Inc. Accurate wire load model
DE10392309T5 (de) * 2002-10-31 2005-01-05 Advantest Corp. Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
US6859915B1 (en) * 2003-02-13 2005-02-22 Hewlett-Packard Development Company, L.P. Signal line impedance verification tool
US6845492B1 (en) * 2003-02-13 2005-01-18 Hewlett-Packard Development Company, L.P. Signal via impedance adjustment tool
JP2008128678A (ja) * 2006-11-16 2008-06-05 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308451A (ja) * 1997-05-02 1998-11-17 Nec Corp クロストークを考慮した自動配線方法
JP2007272342A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 基板設計支援装置及び基板設計支援プログラム

Also Published As

Publication number Publication date
KR20110009627A (ko) 2011-01-28
CN101963651A (zh) 2011-02-02
KR101139080B1 (ko) 2012-04-30
US20110018548A1 (en) 2011-01-27
CN101963651B (zh) 2015-02-11
JP5407632B2 (ja) 2014-02-05
US8446152B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5407632B2 (ja) プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
JP5212296B2 (ja) 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
US8768677B2 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
US20130145334A1 (en) Design supporting apparatus and information processing method thereof
JP5731837B2 (ja) 設計支援装置およびその情報処理方法
JP2010262338A (ja) 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム
JP4451575B2 (ja) 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
US6678874B1 (en) Computer-aided design (CAD) tool
JP4633666B2 (ja) 基板設計支援装置及び基板設計支援プログラム
JP5241371B2 (ja) 多層プリント回路基板の配線表示装置
JP2018088056A (ja) ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置
JP5082793B2 (ja) プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム
JP4283647B2 (ja) レイアウトチェックシステム
JP5267369B2 (ja) シミュレーション装置、シミュレーション方法、シミュレーションプログラム
JPH1097560A (ja) コンピュータ支援設計システム
US20060217909A1 (en) Method and device for electromagnetic field analysis of circuit board, and circuit board and its design method
JP2011210085A (ja) 図面検証システム
JP2001092874A (ja) プリント基板設計装置
JP2002032428A (ja) プリント基板の配線構造チェックシステム
JP2011128817A (ja) プリント基板設計支援プログラムおよび支援方法
JP2001067390A (ja) プリント基板設計装置
JP4071351B2 (ja) プリント基板設計cadシステム
JP2018180632A (ja) 電気設計支援プログラム、電気設計支援方法及び情報処理装置
JP2010211751A (ja) プリント基板設計支援プログラム、方法及び装置
JP2011043981A (ja) 帰路電流経路チェックシステム、帰路電流経路チェック方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

LAPS Cancellation because of no payment of annual fees