JP2011029285A - プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム - Google Patents
プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム Download PDFInfo
- Publication number
- JP2011029285A JP2011029285A JP2009171565A JP2009171565A JP2011029285A JP 2011029285 A JP2011029285 A JP 2011029285A JP 2009171565 A JP2009171565 A JP 2009171565A JP 2009171565 A JP2009171565 A JP 2009171565A JP 2011029285 A JP2011029285 A JP 2011029285A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- printed circuit
- circuit board
- degree
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/22—Indexing; Data structures therefor; Storage structures
- G06F16/2228—Indexing structures
- G06F16/2264—Multidimensional index structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/24—Querying
- G06F16/245—Query processing
- G06F16/2455—Query execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/40—Information retrieval; Database structures therefor; File system structures therefor of multimedia data, e.g. slideshows comprising image and additional audio data
- G06F16/41—Indexing; Data structures therefor; Storage structures
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Data Mining & Analysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computational Linguistics (AREA)
- Multimedia (AREA)
- Structure Of Printed Boards (AREA)
- Tests Of Electronic Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【解決手段】 配線パターンの属性情報を入力する入力部と、入力部に入力される属性情報に該当する配線パターンの位置情報、パターン抜け領域の位置情報及び大きさ情報、及び劣化度合情報に基づき、入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、劣化度合処理部によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理部とを含む。
【選択図】図6
Description
図1は、実施の形態1のプリント基板試験支援装置が適用されるコンピュータシステムの斜視図である。図1に示すコンピュータシステム10は、本体部11、ディスプレイ12、キーボード13、マウス14、及びモデム15を含む。
実施の形態2のプリント基板試験支援装置は、信号特性の劣化度合を計算するにあたり、クロストークによる信号特性の劣化度合を計算する点が、特性インピーダンスの劣化度合を計算することによって信号特性の劣化度合を計算する実施の形態1と異なる。
実施の形態3のプリント基板試験支援装置は、劣化度合計算部215が配線パターン6の始点から終点までに存在するベタ抜け領域8の面積によって信号特性の劣化度合を判定する点が、劣化度合計算部215が特性インピーダンスの具体的な値を求める実施の形態1と異なる。すなわち、実施の形態3では、特性インピーダンスの劣化度合を表す値としてベタ抜け領域8の面積を用いる。その他の構成は実施の形態1のプリント基板試験支援装置と同一であるため、同一の構成要素には同一符号を用い、その説明を省略する。
2 筐体
3 表示部
4 操作部
5 プリント基板
5a、5b、5c、5d、5e 誘電体層
6、6B、6C 配線パターン
7 ベタパターン
8(8A、8B) ベタ抜け領域
9A 信号ビア
9B GNDビア
10 コンピュータシステム
11 本体部
12 ディスプレイ
13 キーボード
14 マウス
15 モデム
16 記録媒体
17 ディスク
21 CPU
22 メモリ部
23 ディスクドライブ
20 バス
24 HDD
211、311 設計データ読出部
212、312 条件作成部
213 ベタ抜け領域検出部
214、314 面積計算部
215、315 劣化度合計算部
216、316 抽出処理部
217、316 ランク付け処理部
218、318 ビア抽出処理部
219、319 処理結果表示部
220、320 管理部
313 クロストーク領域検出部
Claims (10)
- プリント基板に形成される配線パターンの試験を支援するためのプリント基板試験支援装置であって、
前記配線パターンの属性及び位置を表す属性情報及び位置情報を関連付けて格納する第1データベースと、
前記プリント基板のベタパターンのパターン抜け領域の位置及び大きさを表す位置情報及び大きさ情報を格納する第2データベースと、
前記配線パターン及び前記パターン抜け領域の位置関係と、前記パターン抜け領域の大きさとに対する前記配線パターンの信号特性の劣化度合を表す劣化度合情報を格納する第3データベースと、
前記配線パターンの属性情報を入力する入力部と、
前記入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理部と、
前記劣化度合処理部によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理部と
を含む、プリント基板試験支援装置。 - 前記配線パターンに接続される信号ビアの前記プリント基板の表面又は裏面における位置を表す位置情報を格納する第4データベースと、
前記抽出処理部によって抽出された配線パターンに接続される信号ビアの位置情報を前記第4データベースから抽出するビア抽出部と
をさらに含む、プリント基板試験支援装置。 - 前記劣化度合処理部は、前記パターン抜け領域の大きさ情報として前記パターン抜け領域の面積データを用いて、前記配線パターンにおける信号特性の劣化度合を求める、請求項1又は2に記載のプリント基板試験支援装置。
- 前記劣化度合処理部は、平面透視で前記配線パターンの幅方向における所定の範囲内に位置する前記パターン抜け領域の面積データを用いて、前記配線パターンにおける信号特性の劣化度合を求める、請求項3に記載のプリント基板試験支援装置。
- 前記劣化度合処理部は、前記パターン抜け領域を所定の単位面積に分割し、前記単位面積毎に前記配線パターンにおける信号特性の劣化度合を求める、請求項3又は4に記載のプリント基板試験支援装置。
- 前記単位面積は、前記配線パターンを伝送される信号の立上り時間又は立下り時間と、前記配線パターンにおける前記信号の伝搬速度とに基づいて設定される辺によって規定される、請求項5に記載のプリント基板試験支援装置。
- 前記信号特性の劣化度合に応じて、前記配線パターンのランク付けを行うランク付け処理部をさらに含む、請求項1乃至6に記載のプリント基板試験支援装置。
- 前記配線パターンにおける信号特性の劣化度合は、前記配線パターンの特性インピーダンスの変化、又は、前記配線パターンに生じるクロストークによる信号特性の劣化度合である、請求項1乃至7のいずれか一項記載のプリント基板試験支援装置。
- プリント基板に形成される配線パターンの属性を表す属性情報と位置情報を関連付けて格納する第1データベースと、前記プリント基板のベタパターンのパターン抜け領域の位置情報を格納する第2データベースと、前記配線パターン及び前記パターン抜け領域の位置関係と、前記パターン抜け領域の大きさとに対する前記配線パターンの信号特性の劣化度合を表す劣化度合情報を格納する第3データベースとを含むコンピュータがプリント基板に形成される配線パターンの試験を支援するための処理を実行するプリント基板試験支援方法であって、
前記コンピュータが、
入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理と、
前記劣化度合処理によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理と
を実行する、プリント基板試験支援方法。 - プリント基板に形成される配線パターンの属性を表す属性情報と位置情報を関連付けて格納する第1データベースと、前記プリント基板のベタパターンのパターン抜け領域の位置情報を格納する第2データベースとを含むコンピュータに、前記配線パターンの試験を支援する処理を実行させるためのプリント基板試験支援プログラムであって、
前記コンピュータに、
入力部に入力される属性情報に該当する配線パターンの位置情報、前記パターン抜け領域の位置情報及び大きさ情報、及び前記劣化度合情報に基づき、前記入力部に入力される属性情報に該当する配線パターンにおける信号特性の劣化度合を求める劣化度合処理と、
前記劣化度合処理によって劣化度合が求められた配線パターンのうち、劣化度合が所定の度合以上の配線パターンを実測試験用に抽出する抽出処理と
を実行させる、プリント基板試験支援プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171565A JP5407632B2 (ja) | 2009-07-22 | 2009-07-22 | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
US12/823,217 US8446152B2 (en) | 2009-07-22 | 2010-06-25 | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium |
KR1020100070332A KR101139080B1 (ko) | 2009-07-22 | 2010-07-21 | 프린트 기판 시험 지원 장치, 프린트 기판 시험 지원 방법 및 프린트 기판 시험 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 |
CN201010235597.XA CN101963651B (zh) | 2009-07-22 | 2010-07-21 | 印刷电路板测试辅助设备和印刷电路板测试辅助方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171565A JP5407632B2 (ja) | 2009-07-22 | 2009-07-22 | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029285A true JP2011029285A (ja) | 2011-02-10 |
JP5407632B2 JP5407632B2 (ja) | 2014-02-05 |
Family
ID=43496725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009171565A Expired - Fee Related JP5407632B2 (ja) | 2009-07-22 | 2009-07-22 | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8446152B2 (ja) |
JP (1) | JP5407632B2 (ja) |
KR (1) | KR101139080B1 (ja) |
CN (1) | CN101963651B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102346787B (zh) * | 2010-07-29 | 2015-04-08 | 中山市云创知识产权服务有限公司 | 信号线串扰信息检查系统及方法 |
WO2013051204A1 (ja) * | 2011-10-03 | 2013-04-11 | パナソニック株式会社 | 動作確認支援装置および動作確認支援方法 |
CN103185560A (zh) * | 2011-12-29 | 2013-07-03 | 鸿富锦精密工业(深圳)有限公司 | Pcb板线路的线宽检测系统及方法 |
CN104376026B (zh) * | 2013-08-18 | 2018-04-13 | 复旦大学 | 基于网格和多维树混合结构的表格查找方法 |
US20150211829A1 (en) * | 2014-01-10 | 2015-07-30 | FirstSpear, LLC | Modular concealable armored garment and system |
JP6298015B2 (ja) * | 2015-07-08 | 2018-03-20 | ファナック株式会社 | 劣化検出機能を備えたプリント基板及びそれを具備するモータ駆動装置 |
US11867627B2 (en) * | 2018-10-12 | 2024-01-09 | Washington University | Compact guided diffuse optical tomography system for imaging a lesion region |
CN111123065B (zh) * | 2018-10-30 | 2022-05-10 | 浙江宇视科技有限公司 | 印刷电路板布线检视方法及装置 |
CN110244214A (zh) * | 2019-05-29 | 2019-09-17 | 晶晨半导体(上海)股份有限公司 | 一种印刷电路板的检测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308451A (ja) * | 1997-05-02 | 1998-11-17 | Nec Corp | クロストークを考慮した自動配線方法 |
JP2007272342A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 基板設計支援装置及び基板設計支援プログラム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267400A (ja) * | 1985-05-21 | 1986-11-26 | 日本電気株式会社 | 配線径路発見装置 |
JPH0526641A (ja) * | 1991-02-08 | 1993-02-02 | Dainippon Screen Mfg Co Ltd | プリント基板のライン幅検査方法 |
US5517234A (en) * | 1993-10-26 | 1996-05-14 | Gerber Systems Corporation | Automatic optical inspection system having a weighted transition database |
US5506793A (en) * | 1994-01-14 | 1996-04-09 | Gerber Systems Corporation | Method and apparatus for distortion compensation in an automatic optical inspection system |
JPH09266372A (ja) * | 1996-03-29 | 1997-10-07 | Aiphone Co Ltd | クリームハンダ印刷劣化検出方法 |
KR19980039109A (ko) * | 1996-11-27 | 1998-08-17 | 배순훈 | 클린칭 검사기능을 갖는 자삽경로 작성장치와 그 검사방법 |
JP3307597B2 (ja) * | 1998-09-30 | 2002-07-24 | 株式会社 アドテック | 印刷配線装置 |
CA2296143A1 (fr) * | 2000-01-18 | 2001-07-18 | 9071 9410 Quebec Inc. | Systeme d'inspection optique |
JP2001217508A (ja) | 2000-01-31 | 2001-08-10 | Toshiba Corp | プリント基板 |
WO2001063311A2 (en) * | 2000-02-22 | 2001-08-30 | Don Mccord | Method and system for wafer and device-level testing of an integrated circuit |
JP2001331539A (ja) | 2000-05-22 | 2001-11-30 | Sony Corp | プリント基板の配線構造チェックシステム |
US6763503B1 (en) * | 2001-11-20 | 2004-07-13 | Sun Microsystems, Inc. | Accurate wire load model |
DE10392309T5 (de) * | 2002-10-31 | 2005-01-05 | Advantest Corp. | Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie |
US6859915B1 (en) * | 2003-02-13 | 2005-02-22 | Hewlett-Packard Development Company, L.P. | Signal line impedance verification tool |
US6845492B1 (en) * | 2003-02-13 | 2005-01-18 | Hewlett-Packard Development Company, L.P. | Signal via impedance adjustment tool |
JP2008128678A (ja) * | 2006-11-16 | 2008-06-05 | Nidec-Read Corp | 絶縁検査装置及び絶縁検査方法 |
US7818698B2 (en) * | 2007-06-29 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accurate parasitic capacitance extraction for ultra large scale integrated circuits |
-
2009
- 2009-07-22 JP JP2009171565A patent/JP5407632B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-25 US US12/823,217 patent/US8446152B2/en not_active Expired - Fee Related
- 2010-07-21 KR KR1020100070332A patent/KR101139080B1/ko not_active IP Right Cessation
- 2010-07-21 CN CN201010235597.XA patent/CN101963651B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308451A (ja) * | 1997-05-02 | 1998-11-17 | Nec Corp | クロストークを考慮した自動配線方法 |
JP2007272342A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 基板設計支援装置及び基板設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR20110009627A (ko) | 2011-01-28 |
CN101963651A (zh) | 2011-02-02 |
KR101139080B1 (ko) | 2012-04-30 |
US20110018548A1 (en) | 2011-01-27 |
CN101963651B (zh) | 2015-02-11 |
JP5407632B2 (ja) | 2014-02-05 |
US8446152B2 (en) | 2013-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
US8768677B2 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
US20130145334A1 (en) | Design supporting apparatus and information processing method thereof | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP2010262338A (ja) | 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム | |
JP4451575B2 (ja) | 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム | |
US6678874B1 (en) | Computer-aided design (CAD) tool | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
JP5241371B2 (ja) | 多層プリント回路基板の配線表示装置 | |
JP2018088056A (ja) | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP5267369B2 (ja) | シミュレーション装置、シミュレーション方法、シミュレーションプログラム | |
JPH1097560A (ja) | コンピュータ支援設計システム | |
US20060217909A1 (en) | Method and device for electromagnetic field analysis of circuit board, and circuit board and its design method | |
JP2011210085A (ja) | 図面検証システム | |
JP2001092874A (ja) | プリント基板設計装置 | |
JP2002032428A (ja) | プリント基板の配線構造チェックシステム | |
JP2011128817A (ja) | プリント基板設計支援プログラムおよび支援方法 | |
JP2001067390A (ja) | プリント基板設計装置 | |
JP4071351B2 (ja) | プリント基板設計cadシステム | |
JP2018180632A (ja) | 電気設計支援プログラム、電気設計支援方法及び情報処理装置 | |
JP2010211751A (ja) | プリント基板設計支援プログラム、方法及び装置 | |
JP2011043981A (ja) | 帰路電流経路チェックシステム、帰路電流経路チェック方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
LAPS | Cancellation because of no payment of annual fees |