JPH10308451A - クロストークを考慮した自動配線方法 - Google Patents
クロストークを考慮した自動配線方法Info
- Publication number
- JPH10308451A JPH10308451A JP9130250A JP13025097A JPH10308451A JP H10308451 A JPH10308451 A JP H10308451A JP 9130250 A JP9130250 A JP 9130250A JP 13025097 A JP13025097 A JP 13025097A JP H10308451 A JPH10308451 A JP H10308451A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- reference value
- capacitance
- coupling capacitance
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】同層の隣接配線のカップリング容量を、隣接配
線の一部を別層に変換することで容量を減らし、集積度
を落とさずクロストークノイズを抑える容易な自動配線
方法の提供。 【解決手段】論理機能を有する複数のスタンダードセ
ル、ゲートアレイセル、或いは機能ブロックセルを自動
配置し、前記複数のセル間を接続し所望の論理機能を満
たすネットリストを入力として自動配線を行う多層配線
構造を有する半導体集積回路のレイアウト手法におい
て、自動配線後に各配線容量を計算し、隣接配線による
クロストーク基準値を設定し、該基準値を超える配線の
一部を別層に変換し再自動配線を行う工程を有する。
線の一部を別層に変換することで容量を減らし、集積度
を落とさずクロストークノイズを抑える容易な自動配線
方法の提供。 【解決手段】論理機能を有する複数のスタンダードセ
ル、ゲートアレイセル、或いは機能ブロックセルを自動
配置し、前記複数のセル間を接続し所望の論理機能を満
たすネットリストを入力として自動配線を行う多層配線
構造を有する半導体集積回路のレイアウト手法におい
て、自動配線後に各配線容量を計算し、隣接配線による
クロストーク基準値を設定し、該基準値を超える配線の
一部を別層に変換し再自動配線を行う工程を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
自動配線方法に関する。
自動配線方法に関する。
【０００２】
【従来の技術】半導体集積回路の開発は、近年、プロセ
スの微細化が進み、益々高集積化、高性能化が進んでい
る。そうした状況の中で、論理機能を有する複数のスタ
ンダードセル、ゲートアレイセル、或いは機能ブロック
セル等のライブラリを使った自動設計方法がＡＳＩＣ
（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
では採られている。
スの微細化が進み、益々高集積化、高性能化が進んでい
る。そうした状況の中で、論理機能を有する複数のスタ
ンダードセル、ゲートアレイセル、或いは機能ブロック
セル等のライブラリを使った自動設計方法がＡＳＩＣ
（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
では採られている。
【０００３】ＣＰＵのデータバスの多ビットの信号配線
または内部バス配線等は、回路機能上の遅延時間制約が
厳しくまた高集積化を図るために、数十本並行に配線間
隔が最小ピッチで配線される場合が多い。
または内部バス配線等は、回路機能上の遅延時間制約が
厳しくまた高集積化を図るために、数十本並行に配線間
隔が最小ピッチで配線される場合が多い。
【０００４】この際、問題となるのが、クロストークノ
イズである。クロストークノイズは、（ａ）信号間の平
行した隣接配線長が長くなるほど、（ｂ）配線間隔が狭
くなるなど、（ｃ）出力インピーダンスが大きくなるほ
ど、（ｄ）基板間容量が小さいほど、（ｅ）負荷容量が
小さいほど、ノイズが大きくなる。
イズである。クロストークノイズは、（ａ）信号間の平
行した隣接配線長が長くなるほど、（ｂ）配線間隔が狭
くなるなど、（ｃ）出力インピーダンスが大きくなるほ
ど、（ｄ）基板間容量が小さいほど、（ｅ）負荷容量が
小さいほど、ノイズが大きくなる。
【０００５】一般に、隣接配線容量Ｃ、及びクロストー
クノイズＶoは、それぞれ、次式（１）、（２）のよう
な関係がある。
クノイズＶoは、それぞれ、次式（１）、（２）のよう
な関係がある。
【０００６】
【数１】
【０００７】ただし、 ε：誘電率、 Ｗ：配線幅、 Ｌ：配線長、 ｄ：配線間隔あるいは絶縁層間膜厚 である。
【０００８】
【数２】
【０００９】ただし、 Ｃ1：隣接配線でのカップリング容量、 ＣT：ノイズを受ける配線の全体の容量、 Ｖ1（ｔ）：ノイズ源となる配線の時間ｔ後のドライブ
側駆動電圧、 である。
側駆動電圧、 である。
【００１０】図６は、一般的な半導体集積回路チップの
平面図を示したものである。図６において、６１〜６４
は所望の機能をもつ機能ブロック、６６は信号を引き出
す電極パッド、配線６７は、ブロック６１〜６４を結ぶ
所望の機能を満たすべき配線である。配線６７は、４本
平行に配線した例である。なお、図６では、他の配線
は、説明を簡単化するため省略してある。
平面図を示したものである。図６において、６１〜６４
は所望の機能をもつ機能ブロック、６６は信号を引き出
す電極パッド、配線６７は、ブロック６１〜６４を結ぶ
所望の機能を満たすべき配線である。配線６７は、４本
平行に配線した例である。なお、図６では、他の配線
は、説明を簡単化するため省略してある。
【００１１】図６において、配線６７の４本を横断する
ようにＡ−Ｂの破線で示している。図７（ａ）及び図７
（ｂ）は、図６のＡ−Ｂの平面拡大図及び図６のＡ−Ｂ
線の断面図である。
ようにＡ−Ｂの破線で示している。図７（ａ）及び図７
（ｂ）は、図６のＡ−Ｂの平面拡大図及び図６のＡ−Ｂ
線の断面図である。
【００１２】４本の配線１〜４は、最小ピッチ（距離ｄ
２３）で最下位層で配線されている。なお、以下では、
最下位配線層から上層に、第１配線層、第２配線層、第
ｎ配線層という。
２３）で最下位層で配線されている。なお、以下では、
最下位配線層から上層に、第１配線層、第２配線層、第
ｎ配線層という。
【００１３】それぞれの配線と基板の配線容量をＣｌ、
各隣接配線間の配線容量をＣ１１とする。
各隣接配線間の配線容量をＣ１１とする。
【００１４】微細化に伴い、配線間隔は小さくなり、最
小ピッチｄ２３は小さくなる。すなわち容量Ｃ１１は大
きくなる方向である。
小ピッチｄ２３は小さくなる。すなわち容量Ｃ１１は大
きくなる方向である。
【００１５】こうしたデータバス配線等は、各配線遅延
時間が同じで、しかも短時間が望ましいため、並行配線
になりやすく、このため隣接配線容量Ｃ１１は、隣接し
ている長さＬが問題となってくる。一方、配線と基板と
の層間絶縁膜は、ほとんどスケーリングされることな
く、材質の違いによる程度で、基板との配線容量Ｃ１は
あまり変わらない。
時間が同じで、しかも短時間が望ましいため、並行配線
になりやすく、このため隣接配線容量Ｃ１１は、隣接し
ている長さＬが問題となってくる。一方、配線と基板と
の層間絶縁膜は、ほとんどスケーリングされることな
く、材質の違いによる程度で、基板との配線容量Ｃ１は
あまり変わらない。
【００１６】図８は、図６、図７に、対策を施した第１
の従来技術を説明するための半導体チップ平面である。
図９（ａ）及び図９（ｂ）は、図８のＡ−Ｂの平面拡大
図及び図８のＡ−Ｂ線の断面図である。
の従来技術を説明するための半導体チップ平面である。
図９（ａ）及び図９（ｂ）は、図８のＡ−Ｂの平面拡大
図及び図８のＡ−Ｂ線の断面図である。
【００１７】図８及び図９を参照して、この従来技術
は、並行配線を最小ピッチｄ２３の２倍に広げたもので
あり、自動配線の場合は、こうしたやり方が最も一般的
で簡単である。
は、並行配線を最小ピッチｄ２３の２倍に広げたもので
あり、自動配線の場合は、こうしたやり方が最も一般的
で簡単である。
【００１８】隣接配線容量Ｃ２２は、Ｃ２２＜Ｃ１１
で、基板との容量Ｃ１が同じであれば、これでクロスト
ークノイズ減り、問題にはならない。
で、基板との容量Ｃ１が同じであれば、これでクロスト
ークノイズ減り、問題にはならない。
【００１９】図９において、配線９１〜９４は、図７の
配線１〜４に対応する。９５〜９７は、他の所望の機能
で使用される配線が走る。
配線１〜４に対応する。９５〜９７は、他の所望の機能
で使用される配線が走る。
【００２０】第２の従来技術としては、隣接配線の長さ
Ｌを短くする方法である。クロストーク上問題にならな
い線長の基準値Ｌ１を決め、自動配線後、Ｌ＜Ｌ１とな
る各配線を引き直す、というものである。
Ｌを短くする方法である。クロストーク上問題にならな
い線長の基準値Ｌ１を決め、自動配線後、Ｌ＜Ｌ１とな
る各配線を引き直す、というものである。
【００２１】
【発明が解決しようとする課題】上記したように、図８
及び図９を参照して説明した第１の従来技術では、配線
ピッチが２倍になり集積度が低下する、という問題点を
有している。
及び図９を参照して説明した第１の従来技術では、配線
ピッチが２倍になり集積度が低下する、という問題点を
有している。
【００２２】一方、隣接配線の長さを短くするという第
２の従来技術では、各配線の遅延時間を同じにすること
が難しくなり、各配線の遅延時間のばらつきが大きくな
るという問題が出てくる。
２の従来技術では、各配線の遅延時間を同じにすること
が難しくなり、各配線の遅延時間のばらつきが大きくな
るという問題が出てくる。
【００２３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、同層の隣接配線
のカップリング容量を隣接配線の一部を別層に変換する
ことで容量を減らし、集積度を低下させることなく、ク
ロストークノイズを抑える自動配線方法を提供すること
にある。
てなされたものであって、その目的は、同層の隣接配線
のカップリング容量を隣接配線の一部を別層に変換する
ことで容量を減らし、集積度を低下させることなく、ク
ロストークノイズを抑える自動配線方法を提供すること
にある。
【００２４】
【課題を解決するための手段】前記目的を達成する本発
明の自動配線方法は、論理機能を有する複数のスタンダ
ードセル、ゲートアレイセル、或いは機能ブロックセル
を自動配置し、前記複数のセル間を接続し所望の論理機
能を満たすネットリストを入力として自動配線を行う、
多層配線構造を有する半導体集積回路のレイアウトにお
いて、自動配線後に各配線容量を計算し、隣接配線によ
るクロストーク基準値を設定し、該基準値を超える配線
の一部を別層に変換し再自動配線を行う工程を有する。
明の自動配線方法は、論理機能を有する複数のスタンダ
ードセル、ゲートアレイセル、或いは機能ブロックセル
を自動配置し、前記複数のセル間を接続し所望の論理機
能を満たすネットリストを入力として自動配線を行う、
多層配線構造を有する半導体集積回路のレイアウトにお
いて、自動配線後に各配線容量を計算し、隣接配線によ
るクロストーク基準値を設定し、該基準値を超える配線
の一部を別層に変換し再自動配線を行う工程を有する。
【００２５】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の自動配線方法は、その好ましい実
施の形態において、図１を参照すると、（ａ）所望の論
理機能を満たすネットリストを入力として自動配置する
ステップ１と、（ｂ）自動配線を行うステップ２と、
（ｃ）自動配線後、配線結果から容量データを抽出し、
各配線容量を計算するステップ３と、（ｄ）クロストー
クノイズの影響度をチェックするために、各配線に対す
る隣接配線長を抽出し、各配線に対するカップリング容
量を計算するステップ４と、（ｅ）予め設定されたクロ
ストークノイズによる遅延時間遅れ、及び、誤動作とな
る基準値と、上記ステップ（ｄ）で求めたカップリング
容量と、を比較するステップ５と、（ｆ）前記基準値を
超える配線があれば、配線変更の必要があり、前記基準
値を超えた配線を引き剥がし、及び必要に応じて再配線
に必要なチャネルの配線の引き剥がしを行うステップ７
と、（ｇ）カップリング容量を減らすべく一部の隣接配
線を別層に変換するステップ８と、を備え、ステップ５
において、カップリング容量が基準値内であれば、遅延
検証及びタイミング検証などの次工程へ進む。なお、上
記各ステップは、コンピュータで実行されるプログラム
により実現される。
に説明する。本発明の自動配線方法は、その好ましい実
施の形態において、図１を参照すると、（ａ）所望の論
理機能を満たすネットリストを入力として自動配置する
ステップ１と、（ｂ）自動配線を行うステップ２と、
（ｃ）自動配線後、配線結果から容量データを抽出し、
各配線容量を計算するステップ３と、（ｄ）クロストー
クノイズの影響度をチェックするために、各配線に対す
る隣接配線長を抽出し、各配線に対するカップリング容
量を計算するステップ４と、（ｅ）予め設定されたクロ
ストークノイズによる遅延時間遅れ、及び、誤動作とな
る基準値と、上記ステップ（ｄ）で求めたカップリング
容量と、を比較するステップ５と、（ｆ）前記基準値を
超える配線があれば、配線変更の必要があり、前記基準
値を超えた配線を引き剥がし、及び必要に応じて再配線
に必要なチャネルの配線の引き剥がしを行うステップ７
と、（ｇ）カップリング容量を減らすべく一部の隣接配
線を別層に変換するステップ８と、を備え、ステップ５
において、カップリング容量が基準値内であれば、遅延
検証及びタイミング検証などの次工程へ進む。なお、上
記各ステップは、コンピュータで実行されるプログラム
により実現される。
【００２６】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００２７】［実施例１］図１は、本発明のクロストー
クを考慮した自動配線方法の一実施例を説明するための
フローチャートである。図１を参照すると、所望の論理
機能を満たすネットリストを入力として自動配置し（ス
テップ１）、自動配線を行う（ステップ２）。
クを考慮した自動配線方法の一実施例を説明するための
フローチャートである。図１を参照すると、所望の論理
機能を満たすネットリストを入力として自動配置し（ス
テップ１）、自動配線を行う（ステップ２）。
【００２８】自動配線後、配線結果から容量データを抽
出し、各配線容量を計算する（ステップ３）。同時に、
クロストークノイズの影響度をチェックするために、各
配線に対する隣接配線長を抽出し、各配線に対するカッ
プリング容量を計算する（ステップ４）。
出し、各配線容量を計算する（ステップ３）。同時に、
クロストークノイズの影響度をチェックするために、各
配線に対する隣接配線長を抽出し、各配線に対するカッ
プリング容量を計算する（ステップ４）。
【００２９】次に、予め設定したクロストークノイズに
よる遅延時間遅れ、及び、誤動作となる基準値と、上記
ステップ４で求めたカップリング容量を比較し（ステッ
プ５）、カップリング容量が基準値内であれば、遅延検
証及びタイミング検証（ステップ６）へ進み、そこで問
題がなければ終了となる。
よる遅延時間遅れ、及び、誤動作となる基準値と、上記
ステップ４で求めたカップリング容量を比較し（ステッ
プ５）、カップリング容量が基準値内であれば、遅延検
証及びタイミング検証（ステップ６）へ進み、そこで問
題がなければ終了となる。
【００３０】一方、ステップ５において、基準値を超え
る配線があれば、配線変更の必要があり、該基準値をオ
ーバーした配線を引き剥がすとともに、再配線に必要な
チャネルの配線も引き剥がす（ステップ７）。そして、
カップリング容量を減らすべくステップ８にて、一部の
隣接配線を別層に変換する処理を行う。
る配線があれば、配線変更の必要があり、該基準値をオ
ーバーした配線を引き剥がすとともに、再配線に必要な
チャネルの配線も引き剥がす（ステップ７）。そして、
カップリング容量を減らすべくステップ８にて、一部の
隣接配線を別層に変換する処理を行う。
【００３１】すなわち、本実施例では、カップリング容
量の減らすための方法として、同層の並行隣接配線の一
部を、別層に変換するようにしたものである。
量の減らすための方法として、同層の並行隣接配線の一
部を、別層に変換するようにしたものである。
【００３２】その具体例について図２乃至図４を参照し
て以下に説明する。図２は、第１配線層の並行した４本
の配線１〜４のうち、配線２、４を別層の第２配線層に
変換した例である。図２（ａ）は変換前の平面図、図２
（ｂ）は図２（ａ）のＡ−Ｂ線断面図、図２（ｃ）は別
層変換後の断面図を示している。
て以下に説明する。図２は、第１配線層の並行した４本
の配線１〜４のうち、配線２、４を別層の第２配線層に
変換した例である。図２（ａ）は変換前の平面図、図２
（ｂ）は図２（ａ）のＡ−Ｂ線断面図、図２（ｃ）は別
層変換後の断面図を示している。
【００３３】図２（ｃ）を参照すると、配線２→１２
（第２配線層）、配線４→１４（第２配線層）の位置に
変換、再配線している。なお、距離ｄ１は基板と第１配
線層との距離である。１６、１７は、変換前の配線２、
４の位置を示している。
（第２配線層）、配線４→１４（第２配線層）の位置に
変換、再配線している。なお、距離ｄ１は基板と第１配
線層との距離である。１６、１７は、変換前の配線２、
４の位置を示している。
【００３４】微細化に伴い、配線層での同層配線最小間
隔は、上下別層との距離より小さくなってきている。し
たがって、同層配線最小間隔をｄ１１、第１、第２配線
層距離をｄ２とすると、ｄ１１＜ｄ２となり、容量もＣ
１１＞Ｃ２となる。
隔は、上下別層との距離より小さくなってきている。し
たがって、同層配線最小間隔をｄ１１、第１、第２配線
層距離をｄ２とすると、ｄ１１＜ｄ２となり、容量もＣ
１１＞Ｃ２となる。
【００３５】配線１１（もとの配線１）と配線１３（も
との配線３）間の容量Ｃ２２は変換前もある容量であ
り、隣接配線長が同じであればＣ１１とＣ２の容量の差
分カップリング容量が減少する。
との配線３）間の容量Ｃ２２は変換前もある容量であ
り、隣接配線長が同じであればＣ１１とＣ２の容量の差
分カップリング容量が減少する。
【００３６】同様に、図３では、第４配線層まで使える
場合の構成を示す図であり、配線１→２１で変わらず、
配線２→第２配線層へ（２２）、配線３→第３配線層へ
（２３）、配線４→第４配線層（２４）へそれぞれ別層
に変換している。
場合の構成を示す図であり、配線１→２１で変わらず、
配線２→第２配線層へ（２２）、配線３→第３配線層へ
（２３）、配線４→第４配線層（２４）へそれぞれ別層
に変換している。
【００３７】各上下層での上下間配線容量は、各絶縁層
間膜の材料の誘電率および厚さで決まるが、誘電率が同
じであるとすれば、各距離ｄ２〜ｄ４で決まる。
間膜の材料の誘電率および厚さで決まるが、誘電率が同
じであるとすれば、各距離ｄ２〜ｄ４で決まる。
【００３８】ここでも、Ｃ１１＞Ｃ２、Ｃ３、Ｃ４が成
り立ち、各配線に対してカップリング容量が減少する。
なお、２６は配線２の位置を示す。
り立ち、各配線に対してカップリング容量が減少する。
なお、２６は配線２の位置を示す。
【００３９】図４は、図２と同様、もとの第１配線層の
配線を上層の第２配線層に変換しているが、ちょうど配
線ピッチの半分ずらして別層に変換した例を示したもの
である。
配線を上層の第２配線層に変換しているが、ちょうど配
線ピッチの半分ずらして別層に変換した例を示したもの
である。
【００４０】図４を参照すると、もとの配線１、３（図
２（ｂ）参照）は３１、３３で変わらず、配線２、４
は、半ピッチずらした第２配線層の３２、３４へ変換し
ている。ノイズを受ける配線３２に着目した場合、特
に、下層配線３１と３３のカップリング容量が問題とな
る。つまり、下層配線３１に対する容量Ｃ２５と、下層
配線３３に対する容量Ｃ２５が問題であり、図２（ｃ）
に示した例とは、一概に、その有意差を論ずることはで
きないが、隣接配線間容量Ｃ１１＞Ｃ２５が成り立ち、
カップリング容量が減少する方向ではある。
２（ｂ）参照）は３１、３３で変わらず、配線２、４
は、半ピッチずらした第２配線層の３２、３４へ変換し
ている。ノイズを受ける配線３２に着目した場合、特
に、下層配線３１と３３のカップリング容量が問題とな
る。つまり、下層配線３１に対する容量Ｃ２５と、下層
配線３３に対する容量Ｃ２５が問題であり、図２（ｃ）
に示した例とは、一概に、その有意差を論ずることはで
きないが、隣接配線間容量Ｃ１１＞Ｃ２５が成り立ち、
カップリング容量が減少する方向ではある。
【００４１】なお、図４において、３６、３７は配線
２、４の位置を示す。Ｃ２４は配線３２−配線３４の容
量である。
２、４の位置を示す。Ｃ２４は配線３２−配線３４の容
量である。
【００４２】［実施例２］本発明の第２の実施例につい
て以下に説明する。図５は、本発明の第２の実施例とし
て、変換する層が隣接上層でない場合を示した図であ
り、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ
−Ｂ線の断面図である。
て以下に説明する。図５は、本発明の第２の実施例とし
て、変換する層が隣接上層でない場合を示した図であ
り、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ
−Ｂ線の断面図である。
【００４３】通常、多層対応の自動配線は、第１、３、
２ｉ−１（ｉ＝１、２、３、…）配線層と、第２、４、
２ｉ、…配線層は直交する配線手法である。例えば第
１、３、２ｉ−１（ｉ＝１、２、３、…）配線層がｘ軸
方向とすれば、第２、４、２ｉ、…配線層はｙ軸方向で
ある。
２ｉ−１（ｉ＝１、２、３、…）配線層と、第２、４、
２ｉ、…配線層は直交する配線手法である。例えば第
１、３、２ｉ−１（ｉ＝１、２、３、…）配線層がｘ軸
方向とすれば、第２、４、２ｉ、…配線層はｙ軸方向で
ある。
【００４４】この場合、上記実施例１のように配線層を
変換すると、他の信号の既配線を多数剥がす必要性があ
り、その後の自動配線の本数が増加し時間がかかること
になる。例えば第１配線層に着目した配線の第２配線層
部分を他の信号配線が通過していればその配線を引き剥
がさないと第２配線層を第１配線層と上下層で並行して
配線できなくなる。あらかじめその部分を禁止領域とし
ておけば回避はできる。従って、この場合、変換する層
を同一方向に入る配線層に置き換える方が容易である。
変換すると、他の信号の既配線を多数剥がす必要性があ
り、その後の自動配線の本数が増加し時間がかかること
になる。例えば第１配線層に着目した配線の第２配線層
部分を他の信号配線が通過していればその配線を引き剥
がさないと第２配線層を第１配線層と上下層で並行して
配線できなくなる。あらかじめその部分を禁止領域とし
ておけば回避はできる。従って、この場合、変換する層
を同一方向に入る配線層に置き換える方が容易である。
【００４５】図２の配線１〜４の位置が、図５の４１、
４６、４３、４７に相当する。
４６、４３、４７に相当する。
【００４６】図５（ｂ）を参照すると、１、３→４１、
４３でそのままで、２→４２、４→４４と第３配線層に
変換して配線する。破線部分４８は第２配線層を示す。
４３でそのままで、２→４２、４→４４と第３配線層に
変換して配線する。破線部分４８は第２配線層を示す。
【００４７】このようにすると、配線４１と４２の距離
ｄ２５は、第１−２配線層間膜と第２−３配線層間膜の
膜厚分となり、カップリング容量Ｃ２７は、 Ｃ１１＞Ｃ２＞Ｃ２７ で無視できる程になる。
ｄ２５は、第１−２配線層間膜と第２−３配線層間膜の
膜厚分となり、カップリング容量Ｃ２７は、 Ｃ１１＞Ｃ２＞Ｃ２７ で無視できる程になる。
【００４８】図５（ｂ）において、Ｃ２６は配線４２と
配線４４の隣接容量を示す。
配線４４の隣接容量を示す。
【００４９】従って本実施例は、前記実施例１に比べ配
線性もよく、容量も少なくなる。
線性もよく、容量も少なくなる。
【００５０】図５に示した例では、第３配線層と第１配
線層が同じピッチであるが、特にその必要はない。
線層が同じピッチであるが、特にその必要はない。
【００５１】
【発明の効果】以上説明したように、本発明によれば、
所望の論理機能を満たすネットリストを入力として自動
配線を行う多層配線構造を有する半導体集積回路のレイ
アウトにおいて、自動配線後に各配線容量を計算し、隣
接配線によるクロストーク基準値を設定し、該基準値を
超える配線の一部を別層に変換し再自動配線を行うよう
に構成したことにより、集積度を減らすことなくクロス
トークノイズによる遅延時間遅れ、誤動作をなくすとい
う効果を奏する。
所望の論理機能を満たすネットリストを入力として自動
配線を行う多層配線構造を有する半導体集積回路のレイ
アウトにおいて、自動配線後に各配線容量を計算し、隣
接配線によるクロストーク基準値を設定し、該基準値を
超える配線の一部を別層に変換し再自動配線を行うよう
に構成したことにより、集積度を減らすことなくクロス
トークノイズによる遅延時間遅れ、誤動作をなくすとい
う効果を奏する。
【図１】本発明のクロストークを考慮した自動配線方法
の一実施例の処理フローを示す流れ図である。
の一実施例の処理フローを示す流れ図である。
【図２】本発明の一実施例を説明するための図であり、
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ｂ線の断面図、
（ｃ）第２配線層への変換後の断面を示す図である。
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ｂ線の断面図、
（ｃ）第２配線層への変換後の断面を示す図である。
【図３】本発明の一実施例を説明するための図であり、
第４配線層まで使用して変換する場合の断面を示す図で
ある。
第４配線層まで使用して変換する場合の断面を示す図で
ある。
【図４】本発明の一実施例を説明するための図であり、
第２配線層まで使用して変換する別の例の断面を示す図
である。
第２配線層まで使用して変換する別の例の断面を示す図
である。
【図５】本発明の別の実施例を説明するための図であ
り、同方向配線を使用して変換する場合の断面を示す図
である。
り、同方向配線を使用して変換する場合の断面を示す図
である。
【図６】一般的なＬＳＩチップを示す平面図である。
【図７】（ａ）は図６のＡ−Ｂ線の部分拡大図、（ｂ）
は図６のＡ−Ｂ線の断面を模式的に示す図である。
は図６のＡ−Ｂ線の断面を模式的に示す図である。
【図８】クロストークノイズ対策した従来のＬＳＩチッ
プの平面図である。
プの平面図である。
【図９】（ａ）は図８のＡ−Ｂ線の部分拡大図、（ｂ）
は図８のＡ−Ｂ線の断面を模式的に示す図である。
は図８のＡ−Ｂ線の断面を模式的に示す図である。
１〜４ 並行した配線 １〜１４、２１〜２４、３１〜３４、４１〜４４、９１
〜９４ クロストークを考慮後の配線 ｄx 距離（ｘは整数） ｃy 容量（ｙは整数）
〜９４ クロストークを考慮後の配線 ｄx 距離（ｘは整数） ｃy 容量（ｙは整数）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/82 Ｂ
Claims (3)
- 【請求項１】論理機能を有する複数のスタンダードセ
ル、ゲートアレイセル、もしくは機能ブロックセルを自
動配置し、前記複数のセル間を接続し所望の論理機能を
満たすネットリストを入力として自動配線を行う、多層
配線構造を有する半導体集積回路の、レイアウト工程に
おいて、 自動配線後に各配線容量を計算し、隣接配線によるクロ
ストーク基準値を設定し、該基準値を超える配線の一部
を、別層に変換して再配線を行う、ことを特徴とする自
動配線方法。 - 【請求項２】（ａ）所望の論理機能を満たすネットリス
トを入力として自動配置するステップ、 （ｂ）自動配線を行うステップ、 （ｃ）自動配線後、配線結果から容量データを抽出し、
各配線容量を計算するステップ、 （ｄ）クロストークノイズの影響度をチェックするため
に、各配線に対する隣接配線長を抽出し、各配線に対す
るカップリング容量を計算するステップ、 （ｅ）予め設定されたクロストークノイズによる遅延時
間遅れ、及び、誤動作となる基準値と、上記ステップ
（ｄ）で求めたカップリング容量と、を比較するステッ
プ、 （ｆ）前記基準値を超える配線があれば、配線変更の必
要があり、前記基準値を超えた配線を引き剥がし、及び
必要に応じて再配線に必要なチャネルの配線の引き剥が
しを行い、カップリング容量を減らすべく一部の隣接配
線を別層に変換して配線し、 （ｇ）一方、前記カップリング容量が基準値内であれ
ば、遅延検証及びタイミング検証などの次工程へ進む、 上記各ステップを含む自動配線方法。 - 【請求項３】（ａ）所望の論理機能を満たすネットリス
トを入力として自動配置する処理、 （ｂ）自動配線を行う処理、 （ｃ）自動配線後、配線結果から容量データを抽出し、
各配線容量を計算する処理、 （ｄ）クロストークノイズの影響度をチェックするため
に、各配線に対する隣接配線長を抽出し、各配線に対す
るカップリング容量を計算する処理、 （ｅ）予め設定されたクロストークノイズによる遅延時
間遅れ、及び、誤動作となる基準値と、上記処理（ｄ）
で求めたカップリング容量と、を比較する処理、 （ｆ）前記基準値を超える配線があれば、配線変更の必
要があり、前記基準値を超えた配線を引き剥がし、及び
必要に応じて再配線に必要なチャネルの配線の引き剥が
しを行い、カップリング容量を減らすべく一部の隣接配
線を別層に変換して再配線する処理、 （ｇ）一方、前記カップリング容量が基準値内であれ
ば、遅延検証及びタイミング検証などの次工程へ進む処
理、 の上記（ａ）〜（ｇ）の各処理をコンピュータで実行さ
せて、クロストークを考慮した自動配線を行うためのプ
ログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09130250A JP3119197B2 (ja) | 1997-05-02 | 1997-05-02 | クロストークを考慮した自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09130250A JP3119197B2 (ja) | 1997-05-02 | 1997-05-02 | クロストークを考慮した自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308451A true JPH10308451A (ja) | 1998-11-17 |
| JP3119197B2 JP3119197B2 (ja) | 2000-12-18 |
Family
ID=15029755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09130250A Expired - Fee Related JP3119197B2 (ja) | 1997-05-02 | 1997-05-02 | クロストークを考慮した自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119197B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711726B2 (en) | 2000-10-18 | 2004-03-23 | Renesas Technology Corp. | Automatic cell placement and routing apparatus and automatic cell placement and routing method used for the apparatus |
| WO2005001926A1 (ja) * | 2003-06-30 | 2005-01-06 | Sanyo Electric Co., Ltd | 集積回路及びその設計方法 |
| US7219323B2 (en) | 2005-04-15 | 2007-05-15 | Kabushiki Kaisha Toshiba | Systems and methods for wiring circuit components |
| US7464359B2 (en) | 2006-03-27 | 2008-12-09 | International Business Machines Corporation | Method for re-routing an interconnection array to improve switching behavior in a single net and an associated interconnection array structure |
| JP2009087974A (ja) * | 2007-09-27 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体素子、及びそのレイアウト方法 |
| WO2009084092A1 (ja) * | 2007-12-27 | 2009-07-09 | Fujitsu Limited | マクロ用レイアウト検証装置及び検証方法 |
| JP2011028400A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Ltd | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
| JP2011029285A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Ltd | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
| JP2014086439A (ja) * | 2012-10-19 | 2014-05-12 | Fujitsu Semiconductor Ltd | マスクパターンの製造方法 |
| WO2016088291A1 (ja) * | 2014-12-01 | 2016-06-09 | ソニー株式会社 | センサ素子、ジャイロセンサ及び電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7000287B2 (ja) | 2018-09-18 | 2022-01-19 | 株式会社東芝 | 集積回路 |
-
1997
- 1997-05-02 JP JP09130250A patent/JP3119197B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711726B2 (en) | 2000-10-18 | 2004-03-23 | Renesas Technology Corp. | Automatic cell placement and routing apparatus and automatic cell placement and routing method used for the apparatus |
| WO2005001926A1 (ja) * | 2003-06-30 | 2005-01-06 | Sanyo Electric Co., Ltd | 集積回路及びその設計方法 |
| US7219323B2 (en) | 2005-04-15 | 2007-05-15 | Kabushiki Kaisha Toshiba | Systems and methods for wiring circuit components |
| US7464359B2 (en) | 2006-03-27 | 2008-12-09 | International Business Machines Corporation | Method for re-routing an interconnection array to improve switching behavior in a single net and an associated interconnection array structure |
| JP4638902B2 (ja) * | 2007-09-27 | 2011-02-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子、及びそのレイアウト方法 |
| JP2009087974A (ja) * | 2007-09-27 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体素子、及びそのレイアウト方法 |
| WO2009084092A1 (ja) * | 2007-12-27 | 2009-07-09 | Fujitsu Limited | マクロ用レイアウト検証装置及び検証方法 |
| JP4998561B2 (ja) * | 2007-12-27 | 2012-08-15 | 富士通株式会社 | マクロ用レイアウト検証装置及び検証方法 |
| US8286117B2 (en) | 2007-12-27 | 2012-10-09 | Fujitsu Limited | Macro layout verification apparatus to detect error when connecting macro terminal in LSI design layout |
| US8539412B2 (en) | 2007-12-27 | 2013-09-17 | Fujitsu Limited | Macro layout verification appartus |
| JP2011028400A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Ltd | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
| JP2011029285A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Ltd | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
| JP2014086439A (ja) * | 2012-10-19 | 2014-05-12 | Fujitsu Semiconductor Ltd | マスクパターンの製造方法 |
| WO2016088291A1 (ja) * | 2014-12-01 | 2016-06-09 | ソニー株式会社 | センサ素子、ジャイロセンサ及び電子機器 |
| JPWO2016088291A1 (ja) * | 2014-12-01 | 2017-09-21 | ソニー株式会社 | センサ素子、ジャイロセンサ及び電子機器 |
| US10775168B2 (en) | 2014-12-01 | 2020-09-15 | Sony Corporation | Sensor device, gyro sensor, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119197B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8701068B2 (en) | Interconnection device in a multi-layer shielding mesh | |
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| JP2002299457A (ja) | 半導体集積回路の配線方法及び構造 | |
| JP3119197B2 (ja) | クロストークを考慮した自動配線方法 | |
| TW200303618A (en) | Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method | |
| JP4629826B2 (ja) | 半導体集積回路装置 | |
| US4700316A (en) | Automated book layout in static CMOS | |
| US6429521B1 (en) | Semiconductor integrated circuit device and its manufacturing method | |
| US6305002B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| US20030028853A1 (en) | Wiring layout method of integrated circuit | |
| JPS6210023B2 (ja) | ||
| US20020141257A1 (en) | Layout method for semiconductor integrated circuit | |
| JP3175812B2 (ja) | 半導体集積回路配線方法 | |
| JP2005284838A (ja) | 半導体集積回路装置の自動配線方法 | |
| JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
| JP3660194B2 (ja) | 集積回路設計方法および集積回路設計装置 | |
| US20080178136A1 (en) | Method, Apparatus, and Computer Program Product for Implementing Balanced Wiring Delay Within an Electronic Package | |
| JPH104141A (ja) | 半導体集積装置 | |
| CN118297026A (zh) | 一种集成电路设计方法、相关设备及存储介质 | |
| JP2912300B2 (ja) | Ａｓｉｃのレイアウト方法 | |
| JP3266136B2 (ja) | 半導体集積回路の自動配線方法、及び半導体集積回路装置 | |
| JP3130891B2 (ja) | 配線方法 | |
| JP2006165085A (ja) | 半導体集積回路の自動設計方法 | |
| JPH0737987A (ja) | 半導体集積回路配線方法 | |
| JP2006173542A (ja) | 半導体集積回路の自動設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000425 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| LAPS | Cancellation because of no payment of annual fees |