JP2001217508A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2001217508A JP2001217508A JP2000022656A JP2000022656A JP2001217508A JP 2001217508 A JP2001217508 A JP 2001217508A JP 2000022656 A JP2000022656 A JP 2000022656A JP 2000022656 A JP2000022656 A JP 2000022656A JP 2001217508 A JP2001217508 A JP 2001217508A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- wiring pattern
- printed circuit
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Structure Of Printed Boards (AREA)
Abstract
な特性インピーダンスの測定を行う。 【解決手段】測定用配線パターン(T)6の形成領域下
の近傍領域(B)におけるプレーン層2は、その残銅率
が、測定対象の信号配線パターン(S)1の形成領域下
の近傍領域(A)におけるプレーン層2の残銅率と合う
ようにパターニングされている。これにより、測定用配
線パターン(T)6における絶縁層4の厚みを、測定対
象信号配線パターン(S)1の絶縁層4の厚みに合わせ
ることが可能となり、絶縁層の厚みの違いによる特性イ
ンピーダンスの測定誤差を低減できる。よって、測定用
配線パターン(T)6を用いて、測定対象の信号配線パ
ターン(S)1の正確な特性インピーダンスの測定を行
うことが可能となる。
Description
し、特に測定対象線路の特性インピーダンスを測定する
ための測定用配線パターンを有するプリント基板に関す
る。
回路、特に無線通信用のRF回路やラムバス社のDir
ect−RDRAM等の実装に使用されるプリント基板
においては、信号線路の特性インピーダンスの制御が重
要であり、そのために信号配線路の特性インピーダンス
を測定するための測定用配線パターンが設けられてい
る。
であり、特性インピーダンスの測定用に規定されたある
一定長以上の線路長を有している。通常、線路の特性イ
ンピーダンスを決定する要素としては、(1)配線幅、
(2)配線の銅厚、(3)絶縁層の誘電率、(4)絶縁
層の厚さ、(5)線路タイプ(マイクロストリップライ
ン構造/ストリップライン構造)がある。これら要素の
内、設計対象のプリント基板に固有の要素は(2)、
(3)、(5)である。
を測定対象の信号線路の配線幅に合わせておくことによ
り、測定用配線パターンの特性インピーダンスの測定結
果から、測定対象信号線路の特性インピーダンスを調べ
ることが可能となる。
ト基板においては、(4)の絶縁層の厚さが均一でない
場合が多く、測定対象の信号線路下の絶縁層の厚さと、
測定用配線パターン下の絶縁層の厚さは一致しない。絶
縁層はパターニングされた導電層(電源またはグランド
ベタとして使用されるプレーン層)上に形成されるた
め、導電層のパターニング形状によって、その上に形成
される絶縁層の厚みが微妙に変化するのである。
来の方法では、絶縁層の厚みの微妙な変化が測定結果に
影響を与えてしまい、特性インピーダンスを正確に測定
することは実際上困難であった。
の板端や製品外の捨て板部等に設置した場合にも、測定
用配線パターン下と測定対象の信号線路下とでは絶縁層
の厚みが異なってしまう。板端や捨て板部においてはプ
レーン層はその側面が外部に露出しないように予め削り
取られており、その部分の絶縁層は、通常、板内側に比
べて薄くなるからである。
であり、絶縁層の厚みの違いによる特性インピーダンス
の測定誤差を低減できるようにし、測定用配線パターン
を用いて、信号線路の正確な特性インピーダンスの測定
を行うことが可能なプリント基板を提供することを目的
とする。
め、本発明は、パターニングされた導電層上に絶縁層を
介して配線層が形成されてなるプリント基板において、
前記配線層に前記配線層内の所定の測定対象線路の特性
インピーダンスを測定するための測定用配線パターンを
設けると共に、前記導電層の単位面積当たりの導電材の
残率が前記測定対象線路の形成領域下と前記測定用配線
パターンの形成領域下とで略同一になるように前記導電
層をパターニングしたことを特徴とする。
位面積当たりの導電材の残率が測定対象線路の形成領域
下と測定用配線パターンの形成領域下とで略同一となる
ように導電層がパターニングされており、その導電層上
に絶縁層が形成されているので、測定用配線パターン下
における絶縁層の厚みを実際の信号配線パターン下にお
ける絶縁層の厚みに合わせることができる。
ンピーダンスの測定誤差を低減できるようになり、測定
用配線パターンを用いて、目的とする線路の特性インピ
ーダンスを正確に測定することが可能となる。
定用配線パターンの形成領域下近傍の導電材の残率を、
測定対象線路の形成領域下近傍の導電材の残率に合わせ
るための任意形状の導電材除去領域を、測定用配線パタ
ーンの形成領域下近傍の導電層に形成することによって
実現することができる。例えば、擬似的な層間ホールあ
るいはスルーホール用のビアを配置したり、切り欠き部
などを配置すれば良い。
の板端に形成する場合においては、板端側における導電
材の残率がもともと小さいことを有効利用できるので、
導電材除去領域は前記測定用配線パターンに対して板内
側にのみ形成するだけで済む。これにより、必要な導電
材除去領域の面積を減らすことが可能となり、高密度実
装に好適なレイアウトを実現できる。
電層に設けられる層間ホールあるいはスルーホール用の
クリアランス径を、他の線路の形成領域下近傍の導電層
に設けられる層間ホールあるいはスルーホール用のクリ
アランス径よりも小さく設定することによって、測定対
象線路の形成領域下近傍の導電材の残率と前記測定用配
線パターンの形成領域下近傍の導電材の残率との差を少
なくしてもよい。この構造は、単独で利用することもで
きるが、導電材除去領域を設ける構成と組み合わせて用
いても良い。
施形態を説明する。図1には、本発明の一実施形態に係
るプリント基板の断面構造が示されている。このプリン
ト基板は例えば携帯電話などの無線端末用のRF回路の
実装に使用されたり、あるいはラムバス社のDirec
t−RDRAM用のメモリモジュール基板、さらにはコ
ンピュータのシステムボードなどとして利用されるもの
であり、厳密なインピーダンス制御が必要な高速信号伝
送を伴う電子回路の実装に用いられる。以下では、高速
信号伝送に好適なマイクロストリップライン構造を例に
とって、本実施形態のプリント基板の構造を説明する。
なる芯材(コア)100上には、電源またはグランド層
として使用される銅箔のベタ層(プレーン層)2が形成
されている。このプレーン層2は、電源/グランド分離
用のスリットや、層間ホールあるいはスルーホールの形
成のためにパターニングされており、そのパターニング
されたプレーン層2上に絶縁層4が形成されている。
形成するための配線層が形成されている。この配線層に
は、測定対象の信号配線パターン(S)1、およびその
特性インピーダンス測定用の測定用配線パターン(T)
6が形成されている。
ているが、通常は、配線幅の違いによって何種類かの配
線群に分類できる。また、各種類毎に、各信号配線のレ
イアウト構造は共通の場合が多い。例えば、メモリバス
ラインを構成する信号配線それぞれの配線パターンは類
似しており、またその配線幅も共通であるので、その中
の代表する1つの信号配線パターンが測定対象の信号配
線パターン(S)1として使用することにより、メモリ
バスラインとして使用される各信号配線のしく性インピ
ーダンスを、測定用配線パターン(T)6を用いて測定
することができる。測定用配線パターン(T)6の配線
幅(w)は、測定対象となる信号線路群の配線幅(w)
に合わせられている。
線パターン(T)6の形成領域の近傍領域(B)におけ
る絶縁層4の厚み(h)も、信号配線パターン(S)1
の形成領域の近傍領域(A)における絶縁層4の厚み
(h)に合うように設計されている。これは、プレーン
層2の残銅率を領域(A)と領域(B)で合わせること
によって実現されている。ここで、残銅率とは、パター
ニング後のプレーン層2における単位面積当たりの銅箔
の残存率である。絶縁層4はパターニングされたプレー
ン層2上に形成されるので、領域(A)と(B)の残銅
率を合わせることにより、領域(A)と(B)の絶縁層
4の膜厚を略同一に設定することが可能となるのであ
る。
(T)について説明する。図2はプリント基板を上から
見た図である。線路の特性インピーダンスを測定するに
は、ある程度の長さを持った測定用パターン(T)6
と、基準になる電位を持ったパッド(グラウンド)5が必
要である。測定用パターン(T)6の配線長は、信号配
線パターン(S)1の配線長とは無関係に、測定に必要
なある一定の長さ以上に設定されている。この線路長
は、実際の信号伝達に使用される各信号配線パターンの
線路長よりも長いのが通常である。
ーン(T)6とパッド5間にプローブを当て、そこに測
定用の信号を流すことによって行われる。測定用パター
ン(T)6の線路長を十分に取ることにより、測定用信
号を安定させた状態で特性インピーダンスの測定を行う
ことが可能となる。測定用パターン(T)6の特性イン
ピーダンスの測定結果から、実際の信号配線パターン
(S)1の特性インピーダンスを知ることができる。
ターン部の断面構造が示されている。
には、層間ホールあるいはスルーホール用のビア(穴)
11、およびプレーン層2を電源層とグランド層とに別
けるためなどに用いられる溝(スリット)12が存在す
る。これらビア(穴)11やスリット12の位置は配線
レイアウトに基づいて決定されるため、同一種の信号配
線パターン間でほぼ共通である。
とスリット12はプレーン層2が無い部分、つまり導体
が無い部分である。導体が無い部分に絶縁材が流れ込ん
でしまい、信号配線パターン1近傍の絶縁層4の厚み
(h1)は、導体が無い部分の存在しない測定用パター
ン6近傍の絶縁層4の厚み(h2)よりも薄くなってし
まう。また、図の右側がプリント板端とすると、プリン
ト板端はプレーン層2の側面が外部に露出しないように
予め削り取られており、その部分の絶縁層4の厚み(h
3)も、h2に比べ若干薄くなる。
ダンスを測定した場合、信号配線パターン1の実際の特
性インピーダンスとは異なる結果が生じる。この測定用
パターン6と対象となる信号配線パターン1の実際の特
性インピーダンスとを合わせるために、本実施形態で
は、信号配線パターン1下におけるプレーン層2の残銅
率と測定用パターン6下におけるプレーン層2の残銅率
とを合わせている。
法について説明する。まず、測定用パターン6下のプレ
ーン層2に導電材除去領域を設ける場合について説明す
る。図4はプリント基板を上から見た図である。測定対
象となる信号配線パターン1の形成領域下近傍のプレー
ン層には、図3で示した通り、ビア11のクリアランス
およびスリット12が設けられており、その部分はプレ
ーン層が除去されている。この面積を信号配線パターン
1からある一定の範囲で計算し、それと同等の面積の銅
箔除去領域を、測定用パターン6の形成領域下近傍のプ
レーン層に設ける。図4では、2つの削り取り部(切り
欠き)16と、擬似的なスルーホールまたは層間ホール
用の2つのビア15とを設け、これによって残銅率を合
わせている。削り取り部やビアは一箇所にまとめて設け
るのではなく、測定用パターン6の形成領域下周辺に均
一に設置することが好ましい。
下近傍の残銅率と測定用パターン6の形成領域下近傍の
残銅率との差をできるだけ少なくするために、信号配線
パターン1の形成領域下近傍のビアのクリアランス径
を、他の信号配線領域下で用いられているビアのクリア
ランス径の基準値よりも小さく設定した場合の例が示さ
れている。
ス径は基準値Lで規定されているが、信号配線パターン
1の形成領域下近傍のビア11については、できる限り
クリアランス径L1は小さく設定されている(L1<
L)。同様に、スリットの幅についても、信号配線パタ
ーン1の形成領域下近傍では基準値Mよりも小さな値M
1に設定することが好ましい。これにより、信号配線パ
ターン1の形成領域下近傍の残銅率と測定用パターン6
の形成領域下近傍の残銅率との差を減らすことができ、
測定誤差を減らすことが可能となる。
る一定値以上存在する場合には、図4のように、測定用
パターン6の形成領域下近傍のプレーン層に銅箔除去領
域を設け、これによって残銅率の差を一定値以下に設定
すればよい。予め残銅率の差分は小さくなっているの
で、測定用パターン6の形成領域下近傍に設ける除去領
域の面積は少なくて済む。
こに測定用パターン6を形成した場合の例である。
の板端部においては、プレーン層が無く残銅率が低くな
っている。このように残銅率の低い板端部に測定用パタ
ーン6を形成することにより、残銅率調整のために設け
る銅箔除去領域の面積を少なく抑えることができる。こ
の場合、図6に示すように、残銅率調整のために設ける
銅箔除去領域15,16は、測定用パターン6に対して
板内側にのみ設ければよい。図4と図6とを比較する
と、残銅率調整のために設ける除去領域の面積が約半分
に低下していることが理解されよう。
リント板端に測定用パターンを設けなければならない場
合などに特に有効である。
においては、配線レイアウトに基づいてプレーン層2の
パターンを決定するだけでなく、測定対象となる信号配
線パターン1近傍のプレーン層2の残銅率と測定用パタ
ーン6近傍のプレーン層2の残銅率とが合うようにプレ
ーン層2のパターンが決定されるので、配線パターン部
と測定用パターン部の線路の特性インピーダンスを合わ
せる事が可能となり、 1)測定用パターンの測定データの信憑性が確立でき
る。
容易である。
る、かつ測定データを信用できる。
プライン構造についてのみ説明したが、配線層を内層側
に設けるストリップライン構造にも同様にして適用する
ことができる。また、図7のような多層構造のプリント
基板にも適用することができる。
(S)、グランド層(G)、配線層(S)をそれぞれ絶
縁層を介して積層した構造のものである。このようなプ
リント基板においても、コア上の配線層(S)のパター
ンや、グランド層(G)を通じて形成されるスルーホー
ル101および層間ホール102等の存在により、各層
間の絶縁層の厚みが不均一となるので、測定用パターン
を設ける場合には、上述と同様の手法を用いて、残銅率
を合わせることが好ましい。つまり、本実施形態の構造
は、絶縁層を導体パターンで挟む構造のものであれば様
々な種類のプリント基板に適用することができる。
(S)に測定対象信号配線パターンと測定用パターンと
を形成した場合には、測定用パターンの近傍に測定対象
信号配線パターンの近傍と同様の任意形状の疑似配線パ
ターンを形成し、これによってコア上の配線層(S)の
残銅率を合わせるようにしても良い。
絶縁層の厚みの違いによる特性インピーダンスの測定誤
差を低減できるようになり、測定用配線パターンを用い
て、信号線路の正確な特性インピーダンスの測定を行う
ことが可能となる。
構造を説明するための図。
パターンを説明するための図。
のパターンと絶縁層の膜厚との関係を説明するための
図。
ーンの周辺におけるプレーン層のパターニング形状を説
明するための図。
アランス系を説明するための図。
ーン周辺のプレーン層のパターニング形状の第2の例を
説明するための図。
他のプリント基板の断面構造を示す図。
Claims (8)
- 【請求項1】 パターニングされた導電層上に絶縁層を
介して配線層が形成されてなるプリント基板において、 前記配線層に前記配線層内の所定の測定対象線路の特性
インピーダンスを測定するための測定用配線パターンを
設けると共に、前記導電層の単位面積当たりの導電材の
残率が前記測定対象線路の形成領域下と前記測定用配線
パターンの形成領域下とで略同一になるように前記導電
層をパターニングしたことを特徴とするプリント基板。 - 【請求項2】 前記測定用配線パターンの形成領域下近
傍の導電層には、前記測定用配線パターンの形成領域下
近傍の導電材の残率を、前記測定対象線路の形成領域下
近傍の導電材の残率に合わせるための任意形状の導電材
除去領域が形成されていることを特徴とする請求項1記
載のプリント基板。 - 【請求項3】 前記測定用配線パターンは前記プリント
基板の板端に設けられており、前記導電材除去領域は前
記測定用配線パターンに対して板内側にのみ形成されて
いることを特徴とする請求項2記載のプリント基板。 - 【請求項4】 前記導電材除去領域は、前記導電層に層
間ホールあるいはスルーホール用のビア、または切り欠
き部を設けることによって形成されたものであることを
特徴とする請求項2または3記載のプリント基板。 - 【請求項5】 前記測定対象線路の形成領域下近傍の導
電材の残率と前記測定用配線パターンの形成領域下近傍
の導電材の残率との差が少なくなるように、前記測定対
象線路の形成領域下近傍の導電層に設けられる層間ホー
ルあるいはスルーホール用のクリアランス径は、他の線
路形成領域下近傍の導電層に設けられる層間ホールある
いはスルーホール用のクリアランス径よりも小さく設定
されていることを特徴とする請求項1記載のプリント基
板。 - 【請求項6】 前記測定対象線路の形成領域下近傍の導
電材の残率と前記測定用配線パターンの形成領域下近傍
の導電材の残率との差が少なくなるように、前記測定対
象線路の形成領域下近傍の導電層に設けられる導電層分
離用のスリットの幅は、他の線路形成領域下近傍の導電
層に設けられるスリットの幅よりも小さく設定されてい
ることを特徴とする請求項1または5記載のプリント基
板。 - 【請求項7】 前記導電層は電源またはグランドとして
使用されるものであることを特徴とする請求項1記載の
プリント基板。 - 【請求項8】 信号線路の特性インピーダンスを測定す
るための測定用パターンが形成されたプリント基板にお
いて、 前記測定用パターンの近傍に、測定対象線路近傍の領域
と残銅率を合わせるための任意形状の疑似配線パターン
を形成したことを特徴とするプリント基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000022656A JP2001217508A (ja) | 2000-01-31 | 2000-01-31 | プリント基板 |
TW090101341A TW488189B (en) | 2000-01-31 | 2001-01-19 | Printed circuit board |
US09/771,600 US6426469B2 (en) | 2000-01-31 | 2001-01-30 | Printed board with signal wiring patterns that can measure characteristic impedance |
CN01111971.3A CN1309525A (zh) | 2000-01-31 | 2001-01-31 | 印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000022656A JP2001217508A (ja) | 2000-01-31 | 2000-01-31 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217508A true JP2001217508A (ja) | 2001-08-10 |
JP2001217508A5 JP2001217508A5 (ja) | 2005-04-07 |
Family
ID=18548931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000022656A Withdrawn JP2001217508A (ja) | 2000-01-31 | 2000-01-31 | プリント基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6426469B2 (ja) |
JP (1) | JP2001217508A (ja) |
CN (1) | CN1309525A (ja) |
TW (1) | TW488189B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8446152B2 (en) | 2009-07-22 | 2013-05-21 | Fujitsu Limited | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium |
JP2015211147A (ja) * | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2015226035A (ja) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2016154250A (ja) * | 2016-03-29 | 2016-08-25 | Ckd株式会社 | 基板検査方法、部品実装方法及びプリント基板の製造方法 |
JP2017139433A (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1009206A3 (en) * | 1998-12-02 | 2003-01-15 | Ajinomoto Co., Inc. | Method of vacuum-laminating adhesive film |
US8636648B2 (en) | 1999-03-01 | 2014-01-28 | West View Research, Llc | Endoscopic smart probe |
US10973397B2 (en) | 1999-03-01 | 2021-04-13 | West View Research, Llc | Computerized information collection and processing apparatus |
JP4423779B2 (ja) | 1999-10-13 | 2010-03-03 | 味の素株式会社 | エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法 |
KR20030014374A (ko) * | 2000-06-15 | 2003-02-17 | 아지노모토 가부시키가이샤 | 접착 필름 및 이를 사용하는 다층 프린트 배선판의 제조방법 |
AU2003274635A1 (en) * | 2002-10-15 | 2004-05-04 | Given Imaging Ltd. | Device, system and method for transfer of signals to a moving device |
JP2004193159A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | プリント配線板及びプリント配線板製造方法 |
US6958616B1 (en) * | 2003-11-07 | 2005-10-25 | Xilinx, Inc. | Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins |
US7152313B2 (en) * | 2003-11-26 | 2006-12-26 | Intel Corporation | Package substrate for integrated circuit and method of making the substrate |
CN100490605C (zh) * | 2005-11-11 | 2009-05-20 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP4662474B2 (ja) * | 2006-02-10 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | データ処理デバイス |
CN101630654B (zh) * | 2008-07-15 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽内绝缘层高度的确定方法 |
CN101968822B (zh) * | 2009-07-27 | 2012-05-23 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线系统及字符方向调整方法 |
CN104678174A (zh) * | 2013-12-02 | 2015-06-03 | 江西昌河航空工业有限公司 | 一种测量复合材料部件电阻值的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
JP2551224B2 (ja) * | 1990-10-17 | 1996-11-06 | 日本電気株式会社 | 多層配線基板および多層配線基板の製造方法 |
US5466892A (en) * | 1993-02-03 | 1995-11-14 | Zycon Corporation | Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture |
JPH07235775A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 多層プリント配線基板 |
US5568107A (en) | 1995-05-01 | 1996-10-22 | Apple Computer, Inc. | Transmission line having impedance set by reference plane fenestration |
US5736679A (en) * | 1995-12-26 | 1998-04-07 | International Business Machines Corporation | Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
US6236572B1 (en) * | 1999-02-04 | 2001-05-22 | Dell Usa, L.P. | Controlled impedance bus and method for a computer system |
-
2000
- 2000-01-31 JP JP2000022656A patent/JP2001217508A/ja not_active Withdrawn
-
2001
- 2001-01-19 TW TW090101341A patent/TW488189B/zh not_active IP Right Cessation
- 2001-01-30 US US09/771,600 patent/US6426469B2/en not_active Expired - Fee Related
- 2001-01-31 CN CN01111971.3A patent/CN1309525A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8446152B2 (en) | 2009-07-22 | 2013-05-21 | Fujitsu Limited | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium |
JP2015211147A (ja) * | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2015226035A (ja) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2017139433A (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
WO2017135395A1 (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2016154250A (ja) * | 2016-03-29 | 2016-08-25 | Ckd株式会社 | 基板検査方法、部品実装方法及びプリント基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1309525A (zh) | 2001-08-22 |
US20010010274A1 (en) | 2001-08-02 |
US6426469B2 (en) | 2002-07-30 |
TW488189B (en) | 2002-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001217508A (ja) | プリント基板 | |
JP3455498B2 (ja) | プリント基板および情報処理装置 | |
US7518884B2 (en) | Tailoring impedances of conductive traces in a circuit board | |
US8586873B2 (en) | Test point design for a high speed bus | |
US20070096848A1 (en) | Tunable delay line | |
JP2000114729A (ja) | 多層配線基板 | |
US7375286B2 (en) | Printed circuit board and manufacturing method thereof | |
US7061094B2 (en) | Multilayer printed circuit board including first and second signal traces and a first ground trace | |
US6647311B1 (en) | Coupler array to measure conductor layer misalignment | |
EP1187514A2 (en) | Printed wiring board | |
US10374280B2 (en) | Quadrature coupler | |
JP2846803B2 (ja) | 多層配線基板 | |
US6278345B1 (en) | Flexible printed circuit and the method for making the same | |
CN220383292U (zh) | Pcb板和电子设备 | |
KR20000045926A (ko) | 다층 인쇄회로기판의 임피던스 테스트 쿠폰 | |
JP2886438B2 (ja) | プリント配線板およびその配線方法 | |
JP2006319659A (ja) | インピーダンス整合方法 | |
JP2005310885A (ja) | プリント配線板 | |
KR200319244Y1 (ko) | 인쇄회로기판의임피던스테스트쿠폰 | |
JP7464421B2 (ja) | 電子制御装置 | |
KR200354810Y1 (ko) | 인쇄회로기판의 임피던스 테스트 쿠폰 | |
JPH07326909A (ja) | マイクロ波整合回路 | |
JP3791233B2 (ja) | プリント基板とこのプリント基板の測定装置 | |
KR20010078290A (ko) | 집적 회로들 간의 라인 시스템 또는 회로망에서 신호 전파시간을 매칭/조정하기 위한 방법 및 장치 | |
JPH0856064A (ja) | コンデンサ付き基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051128 |