KR200319244Y1 - 인쇄회로기판의임피던스테스트쿠폰 - Google Patents

인쇄회로기판의임피던스테스트쿠폰 Download PDF

Info

Publication number
KR200319244Y1
KR200319244Y1 KR2019980028145U KR19980028145U KR200319244Y1 KR 200319244 Y1 KR200319244 Y1 KR 200319244Y1 KR 2019980028145 U KR2019980028145 U KR 2019980028145U KR 19980028145 U KR19980028145 U KR 19980028145U KR 200319244 Y1 KR200319244 Y1 KR 200319244Y1
Authority
KR
South Korea
Prior art keywords
impedance
module
printed circuit
circuit board
test coupon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019980028145U
Other languages
English (en)
Other versions
KR20000014813U (ko
Inventor
이용기
김순길
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980028145U priority Critical patent/KR200319244Y1/ko
Publication of KR20000014813U publication Critical patent/KR20000014813U/ko
Application granted granted Critical
Publication of KR200319244Y1 publication Critical patent/KR200319244Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 고안은 인쇄회로기판의 임피던스 테스트 쿠폰에 관한 것으로서, 이 장치는 다수 개의 모듈 기판이 장착된 모듈 어레이가 다수 개로 구성된 워킹패널에 있어서, 모듈 어레이 내의 모듈 기판에 각각의 임피던스를 측정하기 위한 임피던스 테스트 쿠폰을 구비하며, 임피던스 테스트 쿠폰이 각 모듈 기판내에 신호가 루팅되어 있는 각 층별로 삽입되어 있는 것을 특징으로 한다. 그러므로, 본 고안은 인쇄회로기판의 각 모듈내에 형성된 테스트 쿠폰에 의해 실측한 임피던스값과 계산된 임피던스값의 오차를 줄임으로써 임피던스 제어가 정확해지며 인쇄회로기판에서의 고속 구현을 달성할 수 있다.

Description

인쇄회로기판의 임피던스 테스트 쿠폰{IMPEDANCE TEST COUPON FOR PCE}
본 고안은 반도체장치에 관한 것으로서, 보다 상세하게는 배선의 임피던스 측정을 위한 테스트 쿠폰을 모듈내에 형성하여 임피던스 제어시 신뢰성을 높여 임피던스에 민감한 모듈의 신호 특성을 확보하기 위한 인쇄회로기판의 임피던스 테스트 쿠폰에 관한 것이다.
통상의 증착 및 식각에 의한 공정으로 완성된 반도체소자들을 실제로 장착하여 사용하기 위해 모듈(module)로 만들어서 생산되는데, 이 모듈이라는 것은 하나의 기능을 가진 소자의 집합으로 인쇄회로기판(Print Circuit Board)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속핀에 의해 패널 등에 연결되어 설치된다.
도 1은 인쇄회로기판의 워킹패널을 나타낸 도면로서, 워킹패널(10)에는 다수 개의 모듈 기판으로 이루어진 모듈 어레이(20)가 다수 개 어레이 형태로 구성되어 있으며, 워킹패널(10)의 가장자리에는 모듈 기판의 임피던스를 측정하기 위한 테스트 쿠폰(30)이 배치되어 있다.
이에 따라, 모듈 기판 내의 임피던스를 측정하기 위해서는 워킹패널(10)에 있는 테스트 쿠폰(30)을 이용하여 임피던스를 측정하게 된다.
도 2내지 도 3은 테스트 쿠폰을 나타낸 단면도로서, 도 2에 도시된 바와 같이 기준 접지(GND) 내지 전원전압(VCC) 배선과 그 위에 도선인 제 1층(L1)과 제 6층(L6)의 임피던스(Z0)는 수학식 1에 의해 구해진다.
Z0=erttt
위의 수학식 1에서 보는 바와 같이 임피던스 배선폭(W), 배선두께(t), 층간거리(H), 층간 절연물질에 영향을 받고 있다.
또한, 도3에 도시된 바와 같이 제 2층(L2) 내지 제 5층(L5) 배선의임피던스(Z0)는 수학식 2에 의해 구해진다.
수학식 2에서 보는 바와 같이 내부에 있는 제 2층(L2) 내지 제 5층(L5)은 층간거리인 H1과 H2의 거리에 따라 임피던스가 변하고 있음을 알 수 있다.
이와 같이 임피던스 측정은 고속을 구현하는데 있어 전기적인 특성을 좌우하는 중요한 요인으로 작용하기 때문에 인쇄회로기판의 경우 고속을 구현하기 위해서는 임피던스를 정확하게 조절하여야 품질향상을 시킬 수 있게 된다.
하지만, 종래에는 임피던스를 측정하기 위해서 인쇄회로기판 제작시 기본이 되는 워킹 패널(10)에 제조업체에서 만든 테스트 쿠폰(30)을 장착함으로써 실제품과 제조업체에서 사용하는 테스트 쿠폰(30)과의 상이한 차이를 보이는 경우 예를 들어, 테스트 쿠폰(30)을 통해서 이론적으로 측정된 임피던스와 실제 모듈 기판의 임피던스간에 오차가 발생하게 되면 반도체소자의 고속동작 구현에 문제점이 발생한다.
본 고안의 목적은 상기와 같은 문제점을 해결하기 위하여 워킹패널에 테스트 쿠폰을 형성하여 모듈 기판의 임피던스를 측정하던 것을 모듈 기판내에 신호가 루팅되어 있는 각 층별로 테스트 쿠폰을 삽입하여 테스트시 정확한 임피던스를 측정할 수 있도록 한 인쇄회로기판의 임피던스 테스트 쿠폰을 제공함에 있다.
도 1은 인쇄회로기판의 워킹패널을 나타낸 도면,
도 2내지 도 3은 테스트 쿠폰을 나타낸 단면도,
도 4는 본 고안에 따른 인쇄회로기판내의 모듈 어레이중에서 각 모듈내에 형성된 임피던스 테스트 쿠폰을 나타낸 도면,
도 5a 내지 도 5b는 본 고안에 따른 인쇄회로기판의 모듈내의 각 층별로 삽입된 임피던스 테스트 쿠폰을 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 워킹패널 20 : 모듈 어레이
22 : 모듈 24, 30 : 테스트 쿠폰
상기 목적을 달성하기 위하여 본 고안은 다수 개의 모듈 기판이 장착된 모듈 어레이가 다수 개로 구성된 워킹패널에 있어서, 모듈 어레이 내의 모듈 기판에 각각의 임피던스를 측정하기 위한 임피던스 테스트 쿠폰을 구비하는 것을 특징으로 한다. 또한 본 고안의 임피던스 테스트 쿠폰은 각 모듈 기판내에 신호가 루팅되어 있는 각 층별로 삽입되어 있다.
본 고안에 따르면, 종래 인쇄회로기판의 워킹패널에 형성되던 임피던스 테스트 쿠폰을 모듈 기판내에 각각 형성함으로써 각각의 모듈 기판의 임피던스에 관한 정확한 값을 구할 수 있다.
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 4는 본 고안에 따른 인쇄회로기판내의 모듈 어레이중에서 각 모듈내에 형성된 임피던스 테스트 쿠폰을 나타낸 도면으로서, 워킹패널(도시되지 않음)의 모듈 어레이(20)에는 6개의 모듈 기판(22)이 일렬로 배치되어 있으며 각 기판(22)내에는 모듈 기판의 임피던스를 측정하기 위한 테스트 쿠폰(24)이 포함되어 있다.
상기와 같은 본 고안의 인쇄회로기판은 모듈 어레이(20)의 각 모듈 기판(22)내에 테스트 쿠폰(24)을 각각 설치함에 따라 테스트 쿠폰(24)이 배선의 두께, 너비, 배선간 간격을 측정하여 이미 설명된 수학식 1과 수학식 2를 이용하여 해당 임피던스를 계산하게 된다.
도 5a 내지 도 5b는 본 고안에 따른 인쇄회로기판의 모듈내의 각 층별로 삽입된 임피던스 테스트 쿠폰을 나타낸 평면도이다.
테스트 쿠폰(24)은 각 모듈내에 신호가 루팅되어 있는 각 층마다 삽입되어 있으므로 마이크로스트립(microstrip) 배선(lms)으로 계산된 이론치에 따라 TDR측정기를 이용하여 도 5a에 도시된 바와 같이 외층 배선의 임피던스를 측정한다.
그리고, 5b에 도시된 바와 같이, 상기와 같이 중간층에 있는 배선의 경우에는 스트립라인(lms)으로 계산된 이론치에 따라 역시 TDR측정기를 이용하여 내층 배선의 임피던스를 측정한다.
상기한 바와 같이 본 고안을 램버스 모듈 인쇄회로기판 내지 고속용 반도체장치의 인쇄회로기판에 적용할 경우 모듈 기판의 임피던스를 측정할 때 모듈 기판마다 테스트 쿠폰이 설치되어 있기 때문에 정확한 임피던스 제어가 가능하게 되어 고속구현에 상당한 효과가 있다.

Claims (1)

  1. 다수 개의 모듈 기판이 장착된 모듈 어레이가 다수 개로 구성된 워킹패널에 있어서,
    상기 모듈 어레이 내의 모듈 기판에 각각의 임피던스를 측정하기 위한 임피던스 테스트 쿠폰을 각 모듈내 신호가 루팅되어 있는 각 층마다 마이크로 스트립 배선 형태로 삽입하는 것을 특징으로 하는 인쇄회로기판의 임피던스 테스트 쿠폰.
KR2019980028145U 1998-12-30 1998-12-30 인쇄회로기판의임피던스테스트쿠폰 Expired - Fee Related KR200319244Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980028145U KR200319244Y1 (ko) 1998-12-30 1998-12-30 인쇄회로기판의임피던스테스트쿠폰

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980028145U KR200319244Y1 (ko) 1998-12-30 1998-12-30 인쇄회로기판의임피던스테스트쿠폰

Publications (2)

Publication Number Publication Date
KR20000014813U KR20000014813U (ko) 2000-07-25
KR200319244Y1 true KR200319244Y1 (ko) 2003-09-19

Family

ID=49410442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980028145U Expired - Fee Related KR200319244Y1 (ko) 1998-12-30 1998-12-30 인쇄회로기판의임피던스테스트쿠폰

Country Status (1)

Country Link
KR (1) KR200319244Y1 (ko)

Also Published As

Publication number Publication date
KR20000014813U (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
KR100201185B1 (ko) 후막박막 적층기판 및 그것을 사용한 전자회로장치
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
US7973391B2 (en) Tapered dielectric and conductor structures and applications thereof
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
US7227352B2 (en) Contact probe, measuring pad used for the contact probe, and method of manufacturing the contact probe
KR100348409B1 (ko) 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법
JP2001217508A (ja) プリント基板
US5336855A (en) Multilayer printed circuit board, in particular, for high-frequency operation
KR0161610B1 (ko) 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법
KR102090578B1 (ko) 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법
KR200319244Y1 (ko) 인쇄회로기판의임피던스테스트쿠폰
US6844725B2 (en) Electric and magnetic field detection device and electric and magnetic field measurement apparatus
KR20000045926A (ko) 다층 인쇄회로기판의 임피던스 테스트 쿠폰
US20030076094A1 (en) Magnetic field detection device and magnetic field measurement apparatus
JP3127896B2 (ja) 高速信号回路
JP3641710B2 (ja) 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造
JPH01116452A (ja) 高周波プローブカード
JP7242613B2 (ja) 基板間接続構造および基板間接続方法
JP2005310885A (ja) プリント配線板
JPS62173733A (ja) 高速信号測定装置
JP4810756B2 (ja) プリント配線板
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
JPH071844Y2 (ja) 集積回路パツケ−ジ
KR100337524B1 (ko) 미세회로 기판의 단선측정을 위한 비접촉 센서
JP2009140993A (ja) プリント基板

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19981230

A201 Request for examination
UA0201 Request for examination

Patent event date: 20000321

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19981230

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20020130

E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20020927

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20030529

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20030627

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20030630

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 9

UR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 20130509

Termination category: Default of registration fee