KR0161610B1 - 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법 - Google Patents

반도체특성 측정용 지그와 그 제조방법 및 그 사용방법 Download PDF

Info

Publication number
KR0161610B1
KR0161610B1 KR1019950004531A KR19950004531A KR0161610B1 KR 0161610 B1 KR0161610 B1 KR 0161610B1 KR 1019950004531 A KR1019950004531 A KR 1019950004531A KR 19950004531 A KR19950004531 A KR 19950004531A KR 0161610 B1 KR0161610 B1 KR 0161610B1
Authority
KR
South Korea
Prior art keywords
circuit board
terminal group
jig
intermediate plate
group
Prior art date
Application number
KR1019950004531A
Other languages
English (en)
Inventor
야스히꼬 요꼬야
노보루 야마자끼
미쓰오 나까무라
슈우이찌 하스다
에이사꾸 나마이
슈우조 야마다
Original Assignee
단노 다께시
히다찌가세이고오교 가부시끼가이샤
슈우조 야마다
야마다덴옹 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단노 다께시, 히다찌가세이고오교 가부시끼가이샤, 슈우조 야마다, 야마다덴옹 가부시끼가이샤 filed Critical 단노 다께시
Application granted granted Critical
Publication of KR0161610B1 publication Critical patent/KR0161610B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

[목적] 경제적이면서도 교환의 작업효율에도 우수한 반도체장치용 측정지그와 그 제조방법 및 사용방법을 제공하는 것이다.
[구성] 회로기판(1)과 중간판(2)과 회로기판(3)으로 이루어지며, 회로기판(1)은, 측정기 혹은 전원 등으로의 접속단자군(11)과 회로기판(3)으로의 접속단자군(13)과 각각의 단자군(11)과 (13)과의 전기적 접속을 행하는 배선도체군(12)으로 이루어지며, 회로기판(3)은, 회로기판(1)의 단자군(13)에 대응하는 개소에 회로기판(1)으로의 접속단자군(31)과, 적어도 회로기판(3)에 장착되는 반도체장치 혹은 반도체장치의 접속을 행하는 소케트로의 접속단자군(33)과 각각의 단자군(31)과 (33)과의 전기적 접속을 행하는 배선도체군(32)으로 이루어지며, 중간판(2)은 상기 단자군(13)및 단자군(31)에 대응하는 개소에, 그 내벽을 금속화한 복수의 구멍(21)을 갖는 절연판과, 그 복수의 구멍(21)내부에 그 내벽과 절연화되고, 또 탄성을 갖는 핀(22)을 갖는 지그와, 회로기판(1)과, 회로기판(3)을 작성하고, 상기 단자군(13)및 단자군(31)에 대응하는 개소에 구멍(21)을 뚫고, 그 내벽을 금속화한 중간판(2)을 작성하고, 회로기판(1)의 단자군(13)에, 복수의 핀(22)을 고정하고, 중간판(2)을 복수의 탄성을 갖는 핀(22)이 그 구멍(21)과 접촉하지 않도록 회로기판(1)에 고정함으로써 행하는 제조법과, 이 지그를 이용하여, 회로기판(1)과 중간판(2)을 각각 1 개씩 준비하고, 회로기판(3)을 측정하는 반도체장치의 종류에 따라서 작성하고, 측정회로 혹은 전원회로 등을 회로기판(1)에 접속한 채, 회로기판(3)을 교환함으로써, 2 이상의 종류의 반도체장치를 측정하는 방법.

Description

반도체특성 측정용 지그와 그 제조방법 및 그 사용방법
제1a도는 본 발명의 일 실시예를 설명하기 위한 개략 분해사시도이며, 제1b도는 개략 단면도.
제2a도는 본 발명의 일 실시예를 일부의 구성을 나타내는 측면도이며, 제2b도는 다른 실시예의 측면부를 나타내는 도면.
제3a도는 제2a도의 일부를 확대하여 나타내는 단면도이며, 제3b도는 제2도의 일부를 확대하여 나타내는 단면도.
제4a도는 본 발명의 일 실시예의 회로기판(1)을 나타내는 평면도이며, 제4b도는 제4a도의 일부분(4b)를 확대하여 나타내는 평면도.
제5a도는 본 발명의 일 실시예의 회로기판(3)을 나타내는 평면도이며, 제5b도는 제5a도의 일부분(5b)을 확대하여 나타내는 평면도.
제6도는 본 발명의 중간판(2)의 일부 링 보드를 나타내는 평면도.
제7도는 본 발명의 일 실시예의 중간판(2)의 일부 스페이서 링을 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명
1,3 : 회로기판 2 : 중간판
11,13,31,33 : 단자군 12,32 : 도체군
21,201 : 구멍 22,202 : 핀
본 발명은, 반도체 칩의 동작특성을 측정하는 장치에 이용하는 지그와 그 제조방법 및 그 사용방법에 관한 것이다.
단말기나 퍼스널 컴퓨터 등을 이용한 전자기기는, 새로운 사양을 결정하면, 다음에 상세한 설계를 행하여, 컴퓨터를 이용한 논리설계를 행하고, 회로로서 실현화하기 위하여 필요한 대규모집적회로(LSI)의 설계를 행한다.
현재로서는, 이와 같은 LSI 는, 각 게이트를 개개의 집적회로를 조합한 시판의 LSI를 이용하지 않고, 프로그래머블 게이트 어레이와 같은 사용하는 용도에 맞춘 전용의 커스텀 반도체 칩을 제조하는 일이 많다.
이와 같은 반도체 칩이나, 대량으로 사용되는 메모리 반도체 칩의 시험에는, 그 동작특성을 측정하기 위한 LSI 테스터를 이용하는 것이 통상이다.
이와 같은 시험기로서, 반도체 칩의 각 단자에, 전원을 공급함과 동시에, 일정의 타이밍으로 신호를 발생하고, 혹은 반도체 칩으로부터의 신호를 읽어내며, 설계와 같은 동작인지의 여부를 시험하는 것이 개발되고, 예를 들면, 일본국의 공업조사회가 헤이세이(平成)5 년 11 월 20 에 발행한 잡지 1994 년판 전자재료 별책 [초 LSI 제조·시험장치] 165 페이지 ~ 197 페이지에 기재된 바와 같이, 여러 가지의 시험기가 알려져 있으며, 이와 같은 반도체특성 측정장치로서, 신호의 발생이나 신호의 읽어내기에 컴퓨터를 이용하여 측정을 행하는 방법이 일반적으로 되어 있다.
이와 같은 시험기에는, 반도체 칩을 탑재하고, 시험기로 접속하기 위한 변속보드(이하, DUT 라 한다)를 이용하는 일이 많다. 이와 같은 변환보드는, 일본국 특개소 63-36166 호 공보에도 개시되어 있는 바와 같이, 반도체 칩용 소케트와, 전원, 그라운드선, 신호선, 필요한 경우에는, 저항, 릴레이 등의 전자부품을 탑재하고 있으며, 반도체용 소케트를 중심으로 배치하고, 신호선은 그 소케트로부터 방사상으로 배치되어 있으며, 변환보드의 주부분이 원형의 형상을 이루고 있다.
또, 일본국 특개소 63-78076 호 공보에도 개시되어 있는 바와 같이, 배선판의 시험기로서, 탄성을 갖는 접속단자로, 배선판의 접속부와 접속시켜서, 전기적인 시험을 행하는 것이 알려져 있다.
그러나, 이 DUT 는, 반도체장치의 종류에 따라서 작성하지 않으면 안되며, 또, 시험속도도, 100MHz 이상으로 고속으로 되어 왔으며, 그 때문에 배선 패턴의 특성 임피던스나 누화에도 심한 조건이 요구되고 있기 때문에, 배선판으로서도 상당히 고가인 것으로 되어 있다.
또, 종류가 다른 반도체장치를 시험할 때에는, DUT 인채로 교환하지 않으면 안되며, 그 접속에도 시간이 걸리고 있다.
본 발명은, 경제적이면서 교환의 작업효율에도 뛰어난 반도체장치용 측정지그와 그 제조방법 및 그 사용방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 반도체장치용 측정지그는, 회로기판(1)과 중간판(2)과 회로기판(3)으로 이루어지며, 회로기판(1)은, 측정기 혹은 전원 등으로의 접속단자군(11)과 회로기판(3)으로의 접속단자군(13)과, 각각의 단자군(11)과 (13)의 전기적 접속을 행하는 배선 도체군(12)으로 이루어지며, 기판회로(3)는, 회로기판(1)의 단자군(13)에 대응하는 개소에 회로기판(1)으로의 접속단자군(31)과, 적어도 회로기판(3)에 장착되는 반도체장치 혹은 반도체장치와의 접속을 행하는 소케트로의 접속단자군(33)과, 각각의 단자군(31)과 (33)과의 전기적 접속을 행하는 배선 도체군(32)으로 이루어지며, 중간판(2)은, 상기 단자군(13) 및 단자군(31)에 대응하는 개소에, 그 내벽을 금속화한 복수의 구멍(21)을 갖는 절연판과, 그 복수의 구멍(21) 내부에 그 내벽과 절연화 되고, 또 탄성을 갖는 핀(22)을 갖는 것을 특징으로 한다.
이 경우, 중간판(2)에 형성한 구멍(21)내부의 내벽과 핀(22)과의 사이에, 절연재를 설치하면, 핀(22)과 내벽의 금속층으로 구성하는 동(同)축선로구조의 특성 임피던스를 일정의 범위에 수납하는 것이 바람직하다.
본 발명의 중간판(2)에는, 복수의 절연기판(201)에 구멍(21)을 형성하고, 그 내벽을 금속화한 것을 사용할 수 있으며, 절연기판(201)의 구멍의 직경/구멍의 길이의 비(이하, 애스펙트비라 한다)를 크게할 수 있으며, 도금의 부착성을 좋게할 수 있기 때문에 바람직하다.
또, 이 중간판(2)에, 복수의 절연기판(201)에 구멍(21)을 형성하고, 그 내벽을 금속화한 것과, 금속판(202)으로 이루어진 것을 사용하며, 회로기판(1)과, 중간판(2)의 금속판(202)을 나사로 고정하는 것이 측정을 안정하게 할 수 있어 바람직하다.
또한, 중간판(2)대신에, 금속판(92)을 이용할 수 있으며, 단자군(13)및 단자군(31)에 대응하는 개소에, 복수의 구멍(201)을 갖음과 동시에, 그 복수의 구멍(201)내부에 그 내벽과 절연화된 핀(22)을 갖는 것을 사용할 수도 있다.
핀(22)혹은 핀(202)은, 미리 회로기판(1)에 납땜부착 등으로 고정해 둘 수도 있다. 이 금속판(92)을 중간판으로서 사용하는 것은, 시험지 그의 중량을 크게하기 때문에, 별로 바람직하지 않다. 그러나 시험하는 LSI 의 단자수가 적은 경우에, 이 금속판(92)의 핀(22)을 관통하는 관통공(21)의 수가 적어지기 때문에, 관통공(21)을 지지하는 개소 이외의 부분의 금속을 절제하여 중량을 저감할 수 있으며, 그외, 금속판을 가공하는 것만으로 제작할 수 있으며, 경비를 절약할 수 있다.
회로기판(1)에 있어서는, 단자군(11)과 단자군(13)과의 사이의 배선도체중, 적어도 신호배선도체(12)의 전부가, 동등한 길이로 되도록 형성되어 있는 것이 바람직하며, 신호 사이에서의 지연을 동등하게 할 수 있기 때문에, 측정의 신뢰성이 높다.
회로기판(3)에 있어서도, 동일하게, 단자군(31)과 단자군(33)과의 배선도체(32)가 적어도 신호배선도체의 전부가 동등한 길이로 되도록 형성되어 있는 것이 바람직하다.
구멍(21)의 내벽에 형성된 금속층 혹은 중간판(20)은, 누화나 노이즈의 제어를 위하여, 혹은 핀에 의한 경로의 임피던스를 일정하게 하기 위하여, 회로의 전원 혹은 그라운드에 접속되어 있는 것이 바람직하다.
이와 같은 반도체 측정용 지그의 제조는, 측정기 혹은 전원 등으로의 접속단자(11)와, 회로기판(3)으로의 접속단자군(13)과, 각각의 단자군(11)과 (13)과의 전기적 접속을 행하는 배선 도체군(12)을 형성한다. 회로기판(1)을 작성하고, 회로기판(1)의 단자군(13)에 대응하는 개소에 회로기판(1)으로의 접속단자군(31)과, 적어도 회로기판(3)에 장착되는 반도체장치 혹은 반도체장치와의 접속을 행하는 소케트로의 접속단자군(33)고, 각각의 단자군(31)과 (33)과의 전기적 좁속을 행하는 배선 도체군(32)을 형성한 회로기판(3)을 작성하고, 상기 단자군(13) 및 단자군(31)에 대응하는 개소에 구멍(21)을 뚫고, 그 내벽을 금속화한 중간판(2)을 작성하고, 회로기판(1)의 단자군(13)에, 복수의 핀(22)을 고정하고, 중간판(2)을 복수의 탄성을 갖는 핀(22)이 그 구멍(21)과 접속하지 않도록, 회로기판(1)에 고정함으로써 행할 수 있다.
여기에서 이용하는 회로기판(1) 및/또는 회로기판(3)에는, 일본국 특허 제 3,674,914 호에 나타내고 있는 바와 같이, 절연기판 혹은 내층회로를 갖는 기판의 표면을 절연화한 것의 표면에, 접착체층을 형성하고, 그 표면에, 희망하는 형상으로, 접착제층을 갖는 절연피복전선을, 초음파로 그 접착제를 활성화하면서 고착시켜 제조된 것을 이용할 수 있다.
또, 중간판(2)을, 복수의 핀(22)이, 그 구멍(21)과 접속하지 않도록 하는 수단으로서, 핀(22)의 주위에 구멍(21)과 대략 같든가 그 이하의 직경을 갖는 절연성 프라스틱제의 스페이서를 형성하는 것이 바람직하며, 또, 회로기판(1)에 중간판(2)을 고정한 후, 핀(22)과 구멍(21)의 내벽과의 사이에, 절연성 프라스틱(40)을 충전함으로써도 행할 수 있다. 이 절연성 프라스틱으로서는, 테트라플로오르에틸렌을 이용하는 것이, 고역에서의 주파수 특성이 안정하며 바람직하다.
이와 같은 반도체 측정용 지그를 이용하여, 회로기판(1)과, 중간판(2)을 각각 1 개씩 준비하고, 회로기판(3)을 측정하는 반도체장치의 종류에 따라서 작성하고, 측정회로 혹은 전원회로 등을 회로기판(1)에 접속한 채, 회로기판(3)을 교환함으로써, 2 이상의 종류의 반도체장치를 측정할 수 있다.
[실시예 1]
제1도 a에 나타내는 바와 같이, 실시예 DUT 는, 회로기판(1)으로서의 퍼포먼스 보드를, 중간판(2)으로서 링 보드를, 회로기판(3)으로서 소케트 보드로 이루어진다.
회로기판(1)(퍼보먼스 보드)은, 제4도에 나타내는 바와 같이, 절연기판 혹은 내층회로를 갖는 기판의 표면을 절연화한 것의 표면에, 접착제층을 형성하고, 그 표면에, 희망하는 형상으로 접착제층을 갖는, 절연피복전선을 초음파로 그 접착제를 활성화 하면서 고착하여 제조된 멀티와이어 배선으로 하고, 측정기 혹은 전원 등으로의 접속단자군(11)과, 회로기판(3)으로의 접속단자군(13)과, 각각의 단자군(11)과 (13)과의 전기적 접속을 행하는 배선도체군(12)으로 이루어지며, 단자군(11)과 단자군(13)과의 사이의 배선도체중, 적어도 신호배선도체의 전부가 동일한 길이로 되도록 형성되어 있다.
회로기판(3)(소케트 보드)도, 제5a도와 제5b도에 나타내는 바와 같이, 회로기판(1)과 동일하게, 멀티와이어 배선판을 이용하고, 회로기판(1)의 단자군(13)에 대응하는 개소에 회로기판(1)으로의 접속단자군(31)과, 적어도 회로기판(3)에 장착되는 반도체장치 혹은 반도체와의 접속을 행하는 소케트로의 접속단자군(33)과, 각각의 단자군(31)과 (33)과의 전기적 접속을 행하는 배선도체군(32)으로 이루어지며, 단자군(31)과 단자군(33)과의 사이의 배선도체가, 적어도 신호 배선도체의 전부가 동등한 길이가 되도록 형성되어 있다.
중간판(2)은, 제2도에 나타내는 바와 같이, 4 매의 링 보드(201)와 1 매의 스페이서 링(202)으로 이루어지며, 링 보드(201)는, 제6도에 나타내는 바와 같이, 각각 절연기판을 주요소로 하고, 탄성을 갖는 핀의 개소에, 그 핀(22)보다도 큰 직경으로 구멍(21)이 뚫려 있으며, 그 구멍 내벽과, 표면 전면에 구리도금 및 납도금을 형성하고 있으며, 스페이서 링(202)은, 제7도에 나타내는 바와 같이, 회로기판(3)에 탑재되는 소케트나 전자부품의 개소를 드릴가공, 슬라이스 깍아내기 가공(milling) 혹은 파내기(boring)에 의해 뚫어내고, 또한, 상기 링 보드와 동일하게, 핀의 개소에 구멍(21)을 뚫어 놓고 있다. 이 스페이서 링은 알루미늄 합금제이며, 또한 회로기판(1)과 중간판(2) 혹은 회로기판(3)과 중간판(2)을 고정하기 위한 암나사를 형성하고 있다.
이와 같이하여 작성한, 회로기판(1)의 소정의 개소에, 제1b도에 나타내는 바와 같이, 탄성을 갖는 핀(22)을 납땜부착하여 고정하고, 제3a도에 나타내는 바와 같이, 그 핀의 주위를 둘러싸도록, 테트라플로오로에틸렌제의 부싱을 배치하고, 그 위에 4 매의 링 보드를 1 매씩 겹치고, 최후에 스페이서 링을 겹쳐서, 회로기판(1)의 속측으로부터 나사(204)를 삽입하고, 스페이서 링에 형성한 암나사에 맞추어서 고정한다.
이때에, 탄성을 갖는 핀은, 제2도에 나타내는 바와 같이, 스페이서 링의 구멍으로부터 약간 돌출해 있으며, 손가락으로 누르면, 스페이서 링과 같은 높이까지 들어간다.
회로기판(3)은 시험하는 반도체장치에 맞추어서 수종류 작성하고, 스페이서 링상에 설치한 가이드 핀을 통해서 쌓고, 그리고, 역시 스페이서 링에 형성한 암나사에 맞춰지도록 회로기판(3)의 구멍을 통하여 나사(203)로 고정한다.
이때에, 회로기판(1)의 단자군(13)과 회로기판(3)의 접속단자군(31)이 탄성을 갖는 핀에 의하여 전기적으로 접속된다.
회로기판(1)에 형성된 단자에, 시험기의 단자를 접속하고, 시험을 행하였다. 그 결과, 중간판(2)과 핀으로, 동 축선로를 형성하고 있기 때문에, 특성 임피던스는, 설정치에 대하여 ±10% 이하로 분산이 적으며, 또, 누화도 0.5% 이하 이었다.
[실시예 2]
실시예 1 과 동일하게 작성하지만, 회로기판 1(퍼보먼스보드)와 회로기판(3)(소케트 보드)은, 내층회로와 절연전선과의 사이의 절연층의 두께를 제어하여, 그 특성 임피던스가 50Ω±5Ω 의 범위로 작성하였다.
중간판(2)은, 테트라플로오르에틸렌제의 부상에, 핀의 직경, 링 보드의 직경을 고려하여 특성 임피던스가 50Ω±5Ω 로 이루어지는 두께를 설정하고, 상기, 링 보드와 스페이서 링은, 회로기판(1) 및 회로기판(3)의 그라운드층과 전기적으로 접속하였다.
회로기판(1)에 형성된 단자에, 시험기의 단자를 접속하고, 시험을 행하였다. 그 결과, 중간판(2)과 핀으로, 동 축선로를 형성하고 있기 때문에, 특성 임피던스는, 설정치인 50Ω 에 대하여 ±3Ω 로 분산이 적으며, 또 누화도 0.5% 이하 이었다.
[실시예 3]
본 실시예의 DUT 는, 회로기판(1)으로서의 퍼보먼스보드를, 중간판(2)으로서 링 보드를, 회로기판(3)으로서 소케트보드로 이루어진다.
회로기판(1)(퍼보먼스 보드)는, 신호층, 전원층, 그라운드층을 갖는 복수매의 내층회로와 예비함침재를 교대로 적층하고, 가열가압하여 적층 일체화하고, 구멍을 뚫고, 구리도금, 불필요한 동의 에칭 제거에 의해, 배선도체를 형성한 다층 프린트 배선판으로 하고, 측정기 혹은 전원 등으로의 접속단자군(11)과, 회로기판(3)으로의 접속단자군(13)과, 각각의 단자군(11)과 (13)과의 전기적 접속을 행하는 배선 도체군(12)으로 이루어지며, 단자군(11) 단자군(13)과의 사이의 배선도체중, 적어도 신호 배선도체의 전부가 동등한 길이로 되도록 형성되어 있다.
회로기판(3)(소케트 보드)도, 회로기판(1)과 동일하게, 다층 프린트 배선판을 이용하고, 회로기판(1)의 단자군(13)에 대응하는 개소에 회로기판(1)으로의 접속단자군(31)과, 적어도 회로기판(3)에 장착되는 반도체장치 혹은 반도체장치와의 접속을 행하는 소케트로의 접속단자군(33)과, 각각의 단자군(31)과 (33)과의 전기적 접속을 행하는 배선 도체군(32)으로 이루어지며, 단자군(31)과 단자군(33)과의 사이의 배선도체가 적어도 신호 배선도체의 전부가 동등한 길이가 되도록 형성되어 있다.
중간판(2)은, 알루미늄 합금제의 링 보드 1 매와 스페이서 링 1 매로 이루어지며, 링 보드는, 탄성을 갖는 핀의 개소에 그 핀보다도 큰 직경으로 구멍이 뚫려 있고, 스페이서 링은, 회로기판(3)에 탑재되는 소케트나 전자부품의 개소를 뚫어내고, 또한, 상기 링 보드와 동일하게 핀의 개소에 구멍을 뚫고 있다.
이렇게 작성한 회로기판(1)의 소정의 개소에, 탄성을 갖는 핀을 납땜 부착하여 고정하고, 그 핀의 주위를 둘러싸도록 테트라플로오르에틸렌제의 부싱을 배치하고, 그 위에 4 매의 링 보드를 1 매씩 쌓고, 최후에 스페이서 링을 쌓아서, 회로기판(1)의 속측으로부터, 나사를 삽입하고, 스페이서 링에 형성한 암나사에 맞추어서 고정한다.
이때에, 탄성을 갖는 핀은, 스페이서 링의 구멍으로부터, 약간 돌출하여 있으며, 손가락으로 누르면, 스페이서 링과 같은 높이까지 들어간다.
회로기판(3)은, 시험하는 반도체장치에 맞추어서 수종류 작성하고, 스페이서 링상에 형성한 가이드 핀을 통해서 쌓고, 그리고 역시 스페이서 링에 형성한 암나사에 맞춰지도록 회로기판의 구멍을 통하여 나사로 고정한다.
이때에, 회로기판(1)의 단자군(13)과 이 회로기판(3)의 접속단자군(31)이 탄성을 갖는 핀에 의해서 전기적으로 접속된다.
회로기판(1)에 형성된 단자에, 시험기의 단자를 접속하고, 시험을 행하였다. 그 결과, 중간판(2)과 핀으로 동 축선로를 형성하고 있기 때문에, 특성 임피던스는, 설정치에 대하여 ±10% 이하로 분산이 적으며, 또, 누화도 0.5% 이하이었다.
이상에 설명한 바와 같이, 본 발명에 의하여, 반도체장치의 종류가 달라도, 회로기판(3)을 교환하는 것만의 작업으로 모든 시험을 행할 수 있으며, 또, 중간판과 핀으로, 동 축선로를 구성할 수 있기 때문에, 누화도 없으며, 또, 각 신호선에 있어서의 지연시간의 분산도 없으며, 또, 그와 같은 지그를 효율 좋게 작성할 수 있는 것이다.

Claims (16)

  1. 제 1 회로기판(1)과 중간판(2)과 제 2 회로기판(3)으로 이루어지며, 상기 제 1 회로기판(1)은, 측정기 혹은 전원 등으로의 제 1 접속단자군(11)과 제 2 회로기판(3)으로의 제 2 접속단자군(13)과, 상기 제 1 및 제 2 단자군들(11,13)의 전기적 접속을 행하는 배선도체군(12)으로 이루어지며, 상기 제 2 회로기판(3)은, 회로기판(1)의 단자군(13)의 개소에 대응하는 개소에 있는, 제 1 회로기판(1)으로의 제 3 접속단자군(31)과, 적어도 제 2 회로기판(3)에 장착되는 반도체 칩 혹은 반도체 칩과의 접속을 행하는 소케트로의 제 4 접속단자군(33)과, 상기 제 3 및 제 4 단자군들(31,33)간의 전기적 접속을 행하는 배선도체군(32)으로 이루어지며, 중간판(2)은, 상기 제 2 단자군(13) 및 제 3 단자군(31)에 대응하는 개소에, 그 내벽을 금속화한 복수의 구멍(21)을 갖는 절연판과, 상기 복수의 구멍(21) 내부에 그 내벽과 절연화되고, 또 탄성을 갖는 핀(22)을 갖는 것을 특징으로 하는 반도체특성 측정용 지그.
  2. 제1항에 있어서, 상기 중간판(2)에 형성한 구멍(21)내부의 내벽과 핀(22)과의 사이에 절연재를 갖는 것을 특징으로 하는 반도체특성 측정용 지그.
  3. 제1항 또는 제2항에 있어서, 상기 중간판(2)은, 복수의 절연기판(201)에 구멍(21)을 형성하고, 그 내벽을 금속화한 것을 특징으로 하는 반도체특성 측정용 지그.
  4. 제1항 또는 제2항에 있어서, 상기 중간판(2)은, 복수의 절연기판(201)에 구멍(21)을 형성하고, 그 내벽을 금속화한 것과 금속판(203)으로 이루어지며, 제 1 회로기판(1)과, 중간판(2)의 금속판(202)을 나사로 고정하는 것을 특징으로 하는 반도체특성 측정용 지그.
  5. 제1항에 있어서, 상기 중간판(2)대신에, 금속판(92)을 사용하고 제 2 단자군(13)및 제 3 단자군(31)에 대응하는 개소에, 복수의 구멍(21)을 갖음과 동시에, 그 복수의 구멍(201)내부에 그 내벽과 절연화된 핀(22)을 갖는 것을 특징으로 하는 반도체특성 측정용 지그.
  6. 제1항 또는 제2항에 있어서, 상기 핀(22)이 상기 제 1 회로기판(1)에 미리 고정된 것을 특징으로 하는 반도체특성 측정용 지그.
  7. 제1항 또는 제2항에 있어서, 상기 제 1 회로기판(1)에서, 상기 제 1 단자군(11)과 상기 제 2 단자군(13)과의 사이에 있는 배선도체중 적어도 각각의 신호배선도체 전부가 동등한 길이로 이루어지도록 형성되어 있는 것을 특징으로 하는 반도체특성 측정용 지그.
  8. 제1항 또는 제2항에 있어서, 상기 제 2 회로기판(3)에서, 상기 제 3 단자군(31)과 제 4 단자군(33)과의 사이에 있는 배선도체중 적어도 각각의 신호배선도체 전부가 동등한 길이로 이루어지도록 형성되어 있는 것을 특징으로 하는 반도체특성 측정용 지그.
  9. 제1항 또는 제2항에 있어서, 상기 구멍(21)의 내벽에 형성된 금속층 혹은 금속판(92)이, 회로의 전원 혹은 그라운드에 접속되어 있는 것을 특징으로 하는 반도체특성 측정용 지그.
  10. 제1항 또는 제2항에 있어서, 상기 제 1 회로기판(1)및 제 2 회로기판(3)상의 배선도체의 특성 임피던스와, 상기 중간판(2)의 핀의 특성 임피던스를 정합시킨 것을 특징으로 하는 반도체특성 측정용 지그.
  11. 측정기 혹은 전원 등으로의 제 1 접속단자군(11)과, 회로기판(3)으로의 제 2 접속단자군(13)과, 상기 제 1 및 제 2 단자군들(11,13)간의 전기적 접속을 행하는 배선도체군(12)을 형성한 제 1 회로기판(1)을 작성하고, 상기 제 1 회로기판(1)의 제 2 단자군(13)의 개소에 대응하는 개소에 있는, 상기 제 1 회로기판(1)으로의 제 3 접속단자군(31)과, 적어도 제 2 회로기판(3)에 장착되는 반도체장치 혹은 반도체장치와의 접속을 행하는 소케트로의 제 4 접속단자군(33)과, 상기 제 3 및 제 4 단자군(31,33)간의 전기적 접속을 행하는 배선도체군(32)을 형성한 제 2 회로기판(3)을 작성하고, 상기 제 2 단자군(13)및 제 3 단자군(31)에 대응하는 개소에 구멍(21)을 뚫고, 그 내벽을 금속화한 중간판(2)을 작성하고, 상기 제 1 회로기판(1)의 제 2 단자군(13)에, 복수의 탄성을 갖는 핀(22)을 고정하고, 상기 중간판(2)을, 복수의 핀(22)이 그 구멍(21)과 접속하지 않도록 제 1 회로기판(1)에 고정하는 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
  12. 제11항에 있어서, 상기 제 1 회로기판(1), 제 2 회로기판(3)중 어느 하나 혹은 그 양자는, 절연기관 혹은 내층회로를 갖는 기판의 표면을 절연화한 것의 표면에, 접착제층을 형성하고, 그 표면에, 소망의 형상에 접착제층을 갖는 절연피복전선을, 초음파로 그 접착제를 활성화하면서 고착하여 제조된 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
  13. 제11항 또는 제12항에 있어서, 상기 복수의 핀(22)이, 중간판(2)의 구멍(21)과 접촉하지 않도록하는 수단으로서, 제 1 상기 핀(22)의 주위에 구멍(21)과 거의 동일하거나 혹은 그 이하의 직경을 갖는 절연성 프라스틱제의 스페이서를 형성하는 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
  14. 제11항 또는 제12항에 있어서, 상기 복수의 핀(22)이, 상기 중간판(2)의 구멍(21)과 접촉하지 않도록하는 수단으로서, 제 1 회로기판(1)에 중간판(2)을 고정한 후, 핀(22)과 구멍(21)의 내벽과의 사이에, 절연성 프라스틱을 충전하는 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
  15. 제13항에 있어서, 상기 절연성 플라스틱이 테트라플로오르에틸렌인 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
  16. 제14항에 있어서, 상기 절연성 플라스틱이 테트라플로오르에틸렌인 것을 특징으로 하는 반도체특성 측정용 지그의 제조방법.
KR1019950004531A 1994-03-07 1995-03-06 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법 KR0161610B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6035708A JPH07244116A (ja) 1994-03-07 1994-03-07 半導体特性測定用治具とその製造法並びにその使用方法
JP94-35708 1994-03-07

Publications (1)

Publication Number Publication Date
KR0161610B1 true KR0161610B1 (ko) 1999-02-01

Family

ID=12449372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004531A KR0161610B1 (ko) 1994-03-07 1995-03-06 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법

Country Status (6)

Country Link
US (1) US5559443A (ko)
EP (1) EP0671630A1 (ko)
JP (1) JPH07244116A (ko)
KR (1) KR0161610B1 (ko)
CN (1) CN1045334C (ko)
MY (1) MY112140A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031518A2 (en) * 2000-10-12 2002-04-18 Advanced Micro Devices, Inc. Conversion board for dual handlers and single site device interface boards
JP4832207B2 (ja) * 2006-08-09 2011-12-07 富士通セミコンダクター株式会社 プローバ装置用搬送トレイ
KR101341566B1 (ko) * 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
WO2010050132A1 (ja) * 2008-10-28 2010-05-06 株式会社アドバンテスト 試験装置および回路モジュール
CN101963647B (zh) * 2009-07-24 2012-12-12 中芯国际集成电路制造(上海)有限公司 芯片测试板及芯片测试系统
CN101710659B (zh) * 2009-12-11 2011-07-27 安拓锐高新测试技术（苏州）有限公司 一种电抗可控芯片测试插座
TWI591352B (zh) * 2013-06-07 2017-07-11 金士頓數位股份有限公司 測試裝置
JP6520179B2 (ja) * 2015-02-13 2019-05-29 日本電産リード株式会社 中継コネクタ、及び基板検査装置
CN107219486A (zh) * 2017-05-24 2017-09-29 中国电子科技集团公司第四十研究所 一种用于声表面波滤波器测试的校准件及其校准方法
CN110726917B (zh) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 混合同轴结构的半导体测试插座及其制备方法
CN110726918B (zh) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 阻抗匹配结构的半导体芯片测试同轴插座及其制备方法
EP3911132A1 (en) * 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340179C1 (de) * 1983-11-07 1985-05-09 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Anordnung an einem Leiterplattenpruefgeraet zur Anpassung der Abstaende von Kontakten
US4835465A (en) * 1984-05-17 1989-05-30 Geo International Testing apparatus for plated through-holes on printed circuit boards, and probe therefor
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション テスト・プロ−ブ装置
CA1304865C (en) * 1985-12-20 1992-07-07 Kollmorgen Technologies Corporation Heat activatable adhesive for wire scribed circuits
FR2621131B1 (fr) * 1987-09-25 1990-03-09 Thomson Csf Dispositif de connexion par carte pour systeme de test et carte mere pour un tel dispositif
US4870356A (en) * 1987-09-30 1989-09-26 Digital Equipment Corporation Multi-component test fixture
JPH01209379A (ja) * 1988-02-17 1989-08-23 Hitachi Ltd 電子部品検査用プローブカード
DE3806793A1 (de) * 1988-02-29 1989-09-07 Siemens Ag Adaptereinrichtung fuer eine vorrichtung zum pruefen von leiterplatten
JPH01284778A (ja) * 1988-05-11 1989-11-16 Mitsubishi Electric Corp 半導体装置用テストヘツド
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket
US5101149A (en) * 1989-07-18 1992-03-31 National Semiconductor Corporation Modifiable IC board
EP0462706A1 (en) * 1990-06-11 1991-12-27 ITT INDUSTRIES, INC. (a Delaware corporation) Contact assembly
DE69122570T2 (de) * 1990-07-25 1997-02-13 Hitachi Chemical Co Ltd Leiterplatte mit Verbindung von Koaxialleitern untereinander
JPH04118985A (ja) * 1990-09-10 1992-04-20 Hitachi Chem Co Ltd 印刷配線板製造装置
JPH05232141A (ja) * 1992-02-25 1993-09-07 Hitachi Chem Co Ltd プリント配線板の導通検査用治具

Also Published As

Publication number Publication date
CN1112683A (zh) 1995-11-29
US5559443A (en) 1996-09-24
CN1045334C (zh) 1999-09-29
MY112140A (en) 2001-04-30
EP0671630A1 (en) 1995-09-13
JPH07244116A (ja) 1995-09-19

Similar Documents

Publication Publication Date Title
JP4242199B2 (ja) Ｉｃソケット
US3963986A (en) Programmable interface contactor structure
US7977583B2 (en) Shielded cable interface module and method of fabrication
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
US20060006892A1 (en) Flexible test head internal interface
US6686732B2 (en) Low-cost tester interface module
US7180321B2 (en) Tester interface module
US20150233973A1 (en) Method of Manufacturing a Test Socket Body of an Impedance-Matched Test Socket
EP0629867A1 (en) Probe structure
JP7018015B2 (ja) 回路基板構造体と装置インターフェースボード
KR0161610B1 (ko) 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법
CN101946183B (zh) 配线基板及探针卡
WO2004040325A1 (ja) 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
JP2004523908A (ja) プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
US6024587A (en) High speed circuit interconnection apparatus
JPS5822872B2 (ja) 高周波用コネクタ
KR20080034849A (ko) 테스터용 커넥터-투-패드 인쇄 회로기판 트랜슬레이터 및그 조립 방법
KR101149748B1 (ko) 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법
KR102269398B1 (ko) 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
US4242720A (en) Integrated circuit mounting board having internal termination resistors
US4825155A (en) X-band logic test jig
CN110213881B (zh) 一种印刷电路板和测试夹具
US20080099232A1 (en) Three-dimensional printed circuit board for use with electronic circuitry
KR101630481B1 (ko) 임베디드 직렬 격리 저항기를 구비한 테스트 신호 전송 채널을 이용하는 자동화 테스트 장비
US6717425B2 (en) High-density PCB test jack

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020627

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee