KR102090578B1 - 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 - Google Patents

전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 Download PDF

Info

Publication number
KR102090578B1
KR102090578B1 KR1020130050767A KR20130050767A KR102090578B1 KR 102090578 B1 KR102090578 B1 KR 102090578B1 KR 1020130050767 A KR1020130050767 A KR 1020130050767A KR 20130050767 A KR20130050767 A KR 20130050767A KR 102090578 B1 KR102090578 B1 KR 102090578B1
Authority
KR
South Korea
Prior art keywords
measurement pad
test area
contact
resistance
measuring
Prior art date
Application number
KR1020130050767A
Other languages
English (en)
Other versions
KR20140131762A (ko
Inventor
조원구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130050767A priority Critical patent/KR102090578B1/ko
Priority to US14/013,893 priority patent/US9299280B2/en
Priority to CN201310444706.2A priority patent/CN104144557B/zh
Priority to TW102135684A priority patent/TWI585426B/zh
Publication of KR20140131762A publication Critical patent/KR20140131762A/ko
Application granted granted Critical
Publication of KR102090578B1 publication Critical patent/KR102090578B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

본 발명은 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법에 관한 것이다. 본 발명의 한 실시예에 따른 전자 장치의 기판은 구동 회로부와의 접속 부분인 접속부에서의 저항을 측정하기 위한 제1 테스트 영역 및 제2 테스트 영역을 포함하고, 상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은 복수의 측정 패드부, 상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하는 접촉 보조 부재를 포함하고, 상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 각각을 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고, 상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉한다.

Description

전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법{SUBSTRATE OF ELECTRONIC DEVICE, ELECTRONIC DEVICE INCLUDING THE SAME AND MEASURING METHOD OF RESISTANCE AT CONTACT PORTION}
본 발명은 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법에 관한 것으로서, 더 구체적으로 구동 회로부와의 접속을 위한 접속부를 포함하는 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법에 관한 것이다.
표시 장치와 같은 전자 장치는 다수의 신호선, 전극, 박막 트랜지스터 등이 형성되어 있는 기판 및 신호선에 구동 신호를 공급하는 구동 회로를 포함한다. 구동 회로는 집적 회로(integrated circuit, IC) 칩으로 이루어질 수 있다. 구동 회로는 다양한 패키징 방법으로 전자 장치의 기판 또는 인쇄 회로 기판에 실장될 수 있다. 예를 들어 구동 회로는 적어도 하나의 집적 회로 칩의 형태로 전자 장치의 기판 위에 직접 장착되거나(chip on glass, COG), 폴리이미드(polyimide) 등의 절연 필름 상에 복수의 도전성 리드선이 형성된 가요성 인쇄 회로막(flexible printed circuit film, FPC) 등의 필름 위에 장착되거나(chip on film, COF) 집적되어 TCP(tape carrier package)의 형태로 전자 장치의 기판에 부착될 수 있다.
COG 방식의 구동 회로 칩 또는 TCP 방식의 필름과 전자 장치의 기판을 서로 연결하는 공정 중 기판의 신호선의 패드부와 COG 방식의 구동 회로 칩 또는 TCP의 출력 단자를 서로 전기적으로 연결하는 공정을 OLB 공정, 즉 외부 리드 본딩(outer lead bonding)이라 한다. COG 방식의 구동 회로 칩 또는 TCP 방식의 필름의 출력 단자와 기판의 신호선의 패드부는 일반적으로 이방성 도전막(ACF, anisotropic conductive film)을 개재하여 서로 접속될 수 있다.
이러한 COG 방식의 구동 회로 칩 또는 TCP 방식의 필름의 출력 단자와 기판의 신호선의 패드부의 접속부에서의 저항은 기판의 다층 박막 사이의 접촉 저항과 COG 방식의 구동 회로 칩 또는 TCP 방식의 필름의 출력 단자와 기판의 신호선의 패드부 사이의 접속 저항을 포함한다. 접속부에서 접촉 저항은 상하로 접촉하는 박막의 재질 및 계면 특성 등에 의해 좌우되고, 접속 저항은 이방성 도전막, 공정 조건 등에 의해 좌우될 수 있다.
이러한 접속부에서의 저항은 전자 장치의 정상적인 구동을 위해 매우 중요하며 제조 공정에서 구동 불량을 발생시키는 요인 중 하나이다. 접속부의 저항이 높으면 전자 장치의 기판에 전달되는 구동 신호에 왜곡이 생겨 전자 장치가 정상적으로 동작하지 않거나 소비 전류에 이상이 생길 수 있고 제조 비용, 제조 시간 및 수율이 떨어질 수 있다.
본 발명이 해결하고자 하는 과제는 별도의 분석을 하지 않고도 전자 장치의 기판과 구동 회로 칩 또는 TCP 방식의 필름의 접속부에서 종류 별 저항을 정확히 측정할 수 있는 패드부, 이를 포함하는 기판, 그리고 이를 이용한 저항 측정 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 전자 장치의 기판은 구동 회로부와의 접속 부분인 접속부에서의 저항을 측정하기 위한 제1 테스트 영역 및 제2 테스트 영역을 포함하고, 상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은 복수의 측정 패드부, 상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하는 접촉 보조 부재를 포함하고, 상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 각각을 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고, 상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉한다.
상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다를 수 있다.
상기 두 개의 제2 접촉 구멍은 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부의 서로 마주하는 양쪽 끝 부분 위에 위치할 수 있다.
상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고, 상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고, 상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치할 수 있다.
상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고, 상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고, 상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치할 수 있다.
상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고, 상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치할 수 있다.
상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일할 수 있다.
본 발명의 한 실시예에 따른 전자 장치는 접속부에서의 저항을 측정하기 위한 제1 테스트 영역 및 제2 테스트 영역을 포함하는 기판, 그리고 복수의 도전성 범프 및 상기 도전성 범프와 연결되어 있는 도전성 패턴을 포함하고, 상기 접속부와 접속하는 구동 회로부를 포함하고, 상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은 복수의 측정 패드부, 상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하는 접촉 보조 부재를 포함하고, 상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 적어도 한 측정 패드부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고, 상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉한다.
상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다를 수 있다.
상기 두 개의 제2 접촉 구멍은 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부의 서로 마주하는 양쪽 끝 부분 위에 위치할 수 있다.
상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고, 상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고, 상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치할 수 있다.
상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고, 상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고, 상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치할 수 있다.
상기 제1 테스트 영역의 상기 제1 내지 제3 측정 패드부와 각각 전기적으로 연결되는 상기 구동 회로부의 상기 도전성 범프는 상기 도전성 패턴을 통해 서로 연결되고, 상기 제2 테스트 영역의 상기 제5 내지 제7 측정 패드부와 각각 전기적으로 연결되는 상기 구동 회로부의 상기 도전성 범프는 상기 도전성 패턴을 통해 서로 연결될 수 있다.
상기 도전성 범프와 상기 접촉 보조 부재 사이에 위치하며 도전볼을 포함하는 이방성 도전막을 더 포함할 수 있다.
상기 제1 테스트 영역에서 상기 도전볼은 상기 제1 접촉 구멍 안에서 상기 접촉 보조 부재와 접촉하고, 상기 제2 테스트 영역에서 상기 도전볼은 상기 두 개의 제2 접촉 구멍 사이의 상기 접촉 보조 부재와 접촉할 수 있다.
상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고, 상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치할 수 있다.
상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일할 수 있다.
본 발명의 한 실시예에 따른 접속부의 저항 측정 방법은 제1 테스트 영역 및 제2 테스트 영역을 포함하는 기판을 마련하는 단계, 상기 기판의 접속부에 구동 회로부를 접속하는 단계, 상기 제1 테스트 영역에 전류를 공급하고 전압을 측정하여 제1 저항을 측정하는 단계, 그리고 상기 제2 테스트 영역에 전류를 공급하고 전압을 측정하여 상기 제1 저항과 다른 종류의 제2 저항을 측정하는 단계를 포함한다.
상기 제1 저항은 상기 접속부의 다층 박막 사이의 저항인 접촉 저항 및 상기 구동 회로부의 접속 저항의 합을 포함하고, 상기 제2 저항은 상기 구동 회로부의 접속 저항을 포함하며 상기 접촉 저항은 포함하지 않을 수 있다.
상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은 복수의 측정 패드부, 상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하는 접촉 보조 부재를 포함하고, 상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 적어도 한 측정 패드부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고, 상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉할 수 있다.
상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다를 수 있다.
상기 구동 회로부는 복수의 도전성 범프 및 상기 도전성 범프와 연결되어 있는 도전성 패턴을 포함하고, 상기 기판의 접속부에 구동 회로부를 접속하는 단계는 도전볼을 포함하는 이방성 도전막을 상기 도전성 범프와 상기 접촉 보조 부재 사이에 위치시키는 단계를 포함할 수 있다.
상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고, 상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고, 상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치하고, 상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고, 상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고, 상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치할 수 있다.
상기 제1 저항을 측정하는 단계는 상기 제1 측정 패드부 및 상기 제4 측정 패드부 사이에 전류 공급기를 연결하는 단계, 그리고 상기 제2 측정 패드부 및 상기 제3 측정 패드부 사이에 전압계를 연결하는 단계를 포함하고, 상기 제1 저항은 상기 제2 측정 패드부와 상기 도전성 패턴 사이의 저항에 대응할 수 있다.
상기 제2 저항을 측정하는 단계는 상기 제5 측정 패드부 및 상기 제8 측정 패드부 사이에 전류 공급기를 연결하는 단계, 그리고 상기 제6 측정 패드부 및 상기 제7 측정 패드부 사이에 전압계를 연결하는 단계를 포함하고, 상기 제2 저항은 상기 제6 측정 패드부와 접촉하는 상기 접촉 보조 부재와 상기 도전성 패턴 사이의 저항에 대응할 수 있다.
상기 제1 테스트 영역에서 상기 도전볼은 상기 제1 접촉 구멍 안에서 상기 접촉 보조 부재와 접촉하고, 상기 제2 테스트 영역에서 상기 도전볼은 상기 두 개의 제2 접촉 구멍 사이의 상기 접촉 보조 부재와 접촉할 수 있다.
상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고, 상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치할 수 있다.
상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일할 수 있다.
본 발명의 실시예에 따르면 표시 장치 등의 전자 장치의 기판과 구동 회로 칩 또는 TCP 방식의 필름의 접속부에서 저항 종류 별 저항을 정확히 측정할 수 있다. 따라서 SEM, TEM, FIB 등의 고정밀 분석을 하지 않고도 전자 장치의 구동 불량의 원인이 접속부에서의 저항인지, 어떤 종류의 저항에 의한 불량인지 정확히 측정할 수 있어 제조 비용 및 제조 시간을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 전자 장치의 기판과 구동 회로부의 분해 사시도이고,
도 2 및 도 3은 각각 본 발명의 한 실시예에 따른 패드부의 평면도이고,
도 4는 도 2에 도시한 기판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3에 도시한 기판을 V-V 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 한 실시예에 따른 기판의 접속부에서 저항을 측정하는 방법을 도시한 도면이고,
도 7, 도 8, 도 9 및 도 10은 각각 본 발명의 한 실시예에 따른 패드부의 평면도이고,
도 11 및 도 12는 각각 본 발명의 한 실시예에 따른 기판의 접속부에서 저항을 측정하는 방법을 도시한 평면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 도 1을 참조하여 본 발명의 한 실시예에 따른 패드부를 포함하는 전자 장치의 기판에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 전자 장치의 기판과 구동 회로부의 분해 사시도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 전자 장치의 기판(100)은 구동 신호를 전달하는 복수의 구동 신호선(도시하지 않음)과 이에 연결되어 있는 적어도 하나의 박막 트랜지스터(도시하지 않음)를 포함한다. 예를 들어 기판(100)은 표시 장치의 여러 전극, 신호선 및 박막 트랜지스터 등이 형성되어 있는 박막 트랜지스터 표시판일 수 있다. 구동 신호선은 구동 회로부(500) 등의 외부 장치와 접속되어 구동 신호를 인가받기 위한 끝부분인 패드부(도시하지 않음)를 포함한다. 패드부와 구동 회로부(500) 등의 외부 장치와의 접속 부분을 접속부라 하며, 접속부는 주로 기판(100)의 가장자리 부근에 위치할 수 있다.
본 발명의 한 실시예에 따른 기판(100)은 접속부에서의 저항을 측정하기 위한 제1 테스트 영역(TE1) 및 제2 테스트 영역(TE2)을 포함한다. 제1 테스트 영역(TE1) 및 제2 테스트 영역(TE2) 각각은 복수의 패드부를 포함한다. 더 구체적으로 제1 테스트 영역(TE1)은 측정 패드부(Pb1)를 포함하고, 제2 테스트 영역(TE2)은 측정 패드부(Pb2)를 포함한다. 제1 테스트 영역(TE1) 및 제2 테스트 영역(TE2)이 포함하는 측정 패드부(Pb1, Pb2)는 구동 신호선과 연결된 패드부일 수도 있고, 구동 신호선과 연결되어 있지 않은 패드부일 수도 있다.
구동 신호선 및 측정 패드부(Pb1, Pb2) 위에는 절연 물질로 이루어진 보호막(passivation layer)(도시하지 않음)이 위치한다. 보호막은 제1 테스트 영역(TE1)의 측정 패드부(Pb1)를 드러내는 제1 접촉 구멍(181) 및 제2 테스트 영역(TE2)의 측정 패드부(Pb2)를 드러내며 제1 접촉 구멍(181)과 다른 모양을 가지는 두 개 이상의 분리된 제2 접촉 구멍(182a, 182b)을 포함한다. 여기서 모양이란 해당 구성 요소의 측정 패드부(Pb1, Pb2)에 대한 크기, 위치 등을 의미할 수 있으며 이후로도 동일하다.
제1 테스트 영역(TE1)의 측정 패드부(Pb1) 및 제2 테스트 영역(TE2)의 측정 패드부(Pb2) 위에는 제1 접촉 구멍(181) 및 제2 접촉 구멍(182a, 182b)을 통해 측정 패드부(Pb1, Pb2)와 각각 연결되어 있는 접촉 보조 부재(도시하지 않음)가 더 위치할 수 있다. 접촉 보조 부재는 측정 패드부(Pb1, Pb2)와 구동 회로부(500) 등의 외부 장치와의 접착성을 보완하고 이들을 보호할 수 있다.
제1 테스트 영역(TE1)의 측정 패드부(Pb1) 및 제2 테스트 영역(TE2)의 측정 패드부(Pb2)는 구동 회로부(500)와 접속되어 전기적으로 연결된다. 구동 회로부(500)는 집적 회로(integrated circuit, IC) 칩의 형태로 된 구동 회로 칩(chip on glass, COG)일 수도 있고, 폴리이미드(polyimide) 등의 절연 필름 상에 복수의 도전성 리드선이 형성된 가요성 인쇄 회로막(flexible printed circuit film, FPC) 또는 인쇄 회로 기판(printed circuit board) 위에 구동 회로가 집적되거나 구동 회로 칩이 장착된(chip on film, COF) TCP(tape carrier package)일 수도 있다. 전자 장치의 기판(100) 위에 구동 회로부(500)가 접속되어 전자 장치를 구동할 수 있다.
구동 회로부(500)와 측정 패드부(Pb1, Pb2) 사이에는 이방성 도전막(anisotropic conductive film, ACF)(도시하지 않음)이 더 위치할 수 있다. 이방성 도전막은 접착성 수지 등의 경화성 접착제 및 그 안에 분산된 도전볼을 포함한다. 이방성 도전막은 접착 필름 형태로서 박막 트랜지스터 표시판의 표면에 대략 평행한 방향으로는 절연성을 가지고 박막 트랜지스터 표시판의 표면에 대략 수직인 방향으로는 도전성을 가진다.
구동 회로부(500)는 이방성 도전막을 통해 측정 패드부(Pb1, Pb2)와 접속할 수 있는 적어도 하나의 도전성 범프(conductive bump)(도시하지 않음)를 포함할 수 있다. 도전성 범프는 구동 회로부(500)의 출력 단자 또는 입력 단자로서 기능할 수 있다. 이웃한 소정 개수의 도전성 범프는 구동 회로부(500) 내부에서 전기적으로 연결되어 있을 수 있다.
그러면 앞에서 설명한 도 1과 함께 도 2 내지 도 5를 참조하여, 본 발명의 한 실시예에 따른 패드부를 포함하는 전자 장치의 기판에 대하여 구체적으로 설명한다.
도 2 및 도 3은 각각 본 발명의 한 실시예에 따른 패드부의 평면도이고, 도 4는 도 2에 도시한 기판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 3에 도시한 기판을 V-V 선을 따라 잘라 도시한 단면도이다.
먼저 도 2 및 도 4를 참조하여 제1 테스트 영역(TE1)에 대해 설명한다.
본 발명의 한 실시예에 따른 전자 장치의 제1 테스트 영역(TE1)은 절연 기판(110) 위에 위치하며 접속부에서의 저항을 측정하기 위해 4 단자로서 기능하는 4개의 측정 패드부(Pa1, Pb1, Pc1, Pd1)를 포함한다. 4개의 측정 패드부(Pa1, Pb1, Pc1, Pd1)는 제1 측정 패드부(Pa1), 제2 측정 패드부(Pb1), 제3 측정 패드부(Pc1), 그리고 제4 측정 패드부(Pd1)를 포함한다. 4개의 측정 패드부(Pa1, Pb1, Pc1, Pd1)는 서로 동일한 모양 또는 크기를 가질 수도 있고 적어도 두 개의 측정 패드부(Pa1, Pb1, Pc1, Pd1)가 서로 다른 모양 또는 크기를 가질 수도 있다.
제2 측정 패드부(Pb1)와 제4 측정 패드부(Pd1)는 연결 배선(176)을 통해 서로 연결되어 있다.
측정 패드부(Pa1, Pb1, Pc1, Pd1) 위에는 절연 물질로 이루어진 보호막(180)이 위치한다. 보호막(180)은 제1 테스트 영역(TE1)의 측정 패드부(Pa1, Pb1, Pc1, Pd1)를 각각 드러내는 복수의 제1 접촉 구멍(181)을 포함한다.
보호막(180) 위에는 복수의 접촉 보조 부재(81)가 위치한다. 접촉 보조 부재(81)는 제1 접촉 구멍(181)을 통해 제1 테스트 영역(TE1)의 측정 패드부(Pa1, Pb1, Pc1, Pd1)와 각각 접촉한다. 제1 테스트 영역(TE1)의 각 접촉 보조 부재(81)의 가로 방향 길이(L)와 세로 방향 길이(H1), 그리고 이웃한 접촉 보조 부재(81) 사이의 거리(D1)는 일정할 수도 있고 일정하지 않을 수도 있다.
서로 접촉하고 있는 측정 패드부(Pa1, Pb1, Pc1, Pd1), 보호막(180), 그리고 접촉 보조 부재(81) 사이에는 접촉 저항이 존재한다.
측정 패드부(Pa1, Pb1, Pc1, Pd1)와 연결된 접촉 보조 부재(81)는 구동 회로부(500)와 접속한다. 구동 회로부(500)는 회로 기판(510), 회로 기판(510) 위에 위치하는 도전성 패턴(550), 그리고 도전성 패턴(550)과 연결되어 있는 도전성 범프(520)를 포함할 수 있다.
도전성 패턴(550)은 이웃한 복수의 도전성 범프(520)를 전기적으로 연결할 수 있다. 도 2에서 점선으로 표시된 부분은 도전성 패턴(550)에 의해 서로 연결되는 도전성 범프(520)와 접속될 측정 패드부(Pa1, Pb1, Pc1)를 표시한다.
도전성 범프(520)는 이방성 도전막의 도전볼(600) 등을 통해 접촉 보조 부재(81)와 전기적으로 접속할 수 있다.
이 경우 도전볼(600)과 도전성 범프(520) 사이의 접촉 저항, 도전볼(600)과 접촉 보조 부재(81) 사이의 접촉 저항, 그리고 도전볼(600)의 저항은 함께 접속부에서의 접속 저항으로 나타난다.
만약 도 4에 도시한 바와 같이 도전성 패턴(550)인 A 포인트와 측정 패드부(Pa1, Pb1, Pc1, Pd1)인 B 포인트 사이의 저항을 측정한다면 접속부에서의 접속 저항과 함께 절연 기판(110) 위의 다층 박막 사이의 접촉 저항을 함께 포함한 저항이 측정될 것이다.
다음 도 3 및 도 5를 참조하여 제2 테스트 영역(TE2)에 대해 설명한다.
본 발명의 한 실시예에 따른 전자 장치의 제2 테스트 영역(TE2)은 절연 기판(110) 위에 위치하며 접속부에서의 저항을 측정하기 위해 4 단자로서 기능하는 4개의 측정 패드부(Pa2, Pb2, Pc2, Pd2)를 포함한다. 4개의 측정 패드부(Pa2, Pb2, Pc2, Pd2)는 제1 측정 패드부(Pa2), 제2 측정 패드부(Pb2), 제3 측정 패드부(Pc2), 그리고 제4 측정 패드부(Pd2)를 포함한다.
제2 측정 패드부(Pb2)는 제1 테스트 영역(TE1)의 제2 측정 패드부(Pb1) 또는 제2 테스트 영역(TE2)의 나머지 측정 패드부(Pa2, Pc2, Pd2)와 다른 모양을 가질 수 있다. 도 3은 제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)의 세로 방향 길이가 제1 테스트 영역(TE1)의 제2 측정 패드부(Pb1) 또는 제2 테스트 영역(TE2)의 나머지 측정 패드부(Pa2, Pc2, Pd2)의 세로 방향 길이보다 긴 예를 도시한다. 그러나 이에 한정되는 것은 아니고 제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)는 제1 테스트 영역(TE1)의 제2 측정 패드부(Pb1) 또는 제2 테스트 영역(TE2)의 나머지 측정 패드부(Pa2, Pc2, Pd2)와 동일한 모양을 가질 수도 있다.
도 3 및 도 5를 참조하면, 제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)의 중간 부분(PP)은 제거될 수 있으며, 이 경우 제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)는 상부 및 하부의 두 부분으로 분리될 수 있다.
제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)와 제4 측정 패드부(Pd2)는 연결 배선(176)을 통해 서로 연결되어 있다.
측정 패드부(Pa2, Pb2, Pc2, Pd2) 위에는 보호막(180)이 위치한다. 보호막(180)은 제2 테스트 영역(TE2)의 제1 측정 패드부(Pa2), 제3 측정 패드부(Pc2), 그리고 제4 측정 패드부(Pd2)를 각각 드러내는 복수의 제1 접촉 구멍(181)을 포함하고, 제2 측정 패드부(Pb2)를 드러내는 복수의 서로 분리된 제2 접촉 구멍(182a, 182b)을 포함한다.
제2 접촉 구멍(182a, 182b)의 모양, 즉 위치 또는 크기는 제1 접촉 구멍(181)과 다르다. 하나의 제2 접촉 구멍(182a)은 제2 측정 패드부(Pb2)의 두 끝 부분 중 연결 배선(176)과 연결된 끝 부분 가까이 위치하고, 다른 하나의 제2 접촉 구멍(182b)은 제2 측정 패드부(Pb2)의 그 반대쪽 끝 부분에 가까이 위치할 수 있다. 특히 제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)의 중간 부분(PP)이 제거되어 제2 측정 패드부(Pb2)가 두 부분으로 분리되는 경우 두 제2 접촉 구멍(182a, 182b)은 제2 측정 패드부(Pb2)의 상부 및 하부의 위 쪽에 각각 위치한다.
제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)가 나머지 측정 패드부(Pa2, Pc2, Pd2)와 다른 크기를 가지는 경우, 복수의 제2 접촉 구멍(182a, 182b)은 가로 방향으로 제1 접촉 구멍(181)과 마주하지 않는 영역에 위치할 수 있다. 즉, 도 3에 도시한 바와 같이 제1 접촉 구멍(181)의 위쪽 및 아래쪽 변을 가로 방향으로 연장할 경우 그 두 연장선 사이에 제2 접촉 구멍(182a, 182b)이 위치하지 않을 수 있다.
보호막(180) 위에는 복수의 접촉 보조 부재(81)가 위치한다. 접촉 보조 부재(81)는 제1 접촉 구멍(181) 및 제2 접촉 구멍(182a, 182b)을 통해 제2 테스트 영역(TE2)의 측정 패드부(Pa2, Pb2, Pc2, Pd2)와 각각 접촉한다. 특히 제2 측정 패드부(Pb2)와 접촉하는 접촉 보조 부재(81)는 복수의 제2 접촉 구멍(182a, 182b)와 동시에 접촉한다.
제2 테스트 영역(TE2)의 제2 측정 패드부(Pb2)와 접촉하는 접촉 보조 부재(81)의 세로 방향 길이(H2)는 나머지 측정 패드부(Pa2, Pc2, Pd2)와 접촉하는 접촉 보조 부재(81) 또는 제1 테스트 영역(TE1)의 측정 패드부(Pa1, Pb1, Pc1, Pd1)와 접촉하는 접촉 보조 부재(81)의 세로 방향 길이(H1)보다 길 수 있으나 이에 한정되는 것은 아니다.
측정 패드부(Pa2, Pb2, Pc2, Pd2)와 연결된 접촉 보조 부재(81)는 구동 회로부(500)와 접속한다. 구동 회로부(500)는 회로 기판(510), 회로 기판(510) 위에 위치하는 도전성 패턴(550), 그리고 도전성 패턴(550) 위에 위치하는 도전성 범프(520)를 포함할 수 있다.
도전성 패턴(550)은 이웃한 복수의 도전성 범프(520)를 전기적으로 연결할 수 있다. 도 3에서 점선으로 표시된 부분은 도전성 패턴(550)에 의해 서로 연결되는 도전성 범프(520)와 접속될 측정 패드부(Pa2, Pb2, Pc2)를 표시한다.
도전성 범프(520)는 이방성 도전막의 도전볼(600) 등을 통해 접촉 보조 부재(81)와 전기적으로 접속할 수 있다. 이때 도전성 범프(520)는 도 5에 도시한 바와 같이 도전볼(600)을 통해 두 제2 접촉 구멍(182a, 182b) 사이에 위치하는 접촉 보조 부재(81)와 주로 접촉한다. 즉, 도전성 범프(620)는 제2 접촉 구멍(182a, 182b)에서 접촉 보조 부재(81)와 접촉하지 않을 수 있다.
도전볼(600)과 도전성 범프(520) 사이의 접촉 저항, 도전볼(600)과 접촉 보조 부재(81) 사이의 접촉 저항, 그리고 도전볼(600)의 저항은 함께 접속부에서의 접속 저항으로 나타난다.
만약 도 5에 도시한 바와 같이 도전성 패턴(550)인 A 포인트와 접촉 보조 부재(81)인 B 포인트 사이의 저항을 측정한다면 접속부에서의 접속 저항만이 측정될 수 있다.
이와 같이 접속부에서의 접속 저항만을 측정하고자 할 경우, 도전성 범프(620)가 제2 접촉 구멍(182a, 182b)에서 접촉 보조 부재(81)와 접촉하지 않으며 접속되어 있을 때는 제2 테스트 영역(TE2)의 측정 패드부(Pb2)의 중간 부분(PP)은 생략되지 않을 수 있다. 그러나 만약 도전성 범프(620)가 제2 접촉 구멍(182a, 182b)에서 접촉 보조 부재(81)와 접촉하는 경우라면 제2 테스트 영역(TE2)의 측정 패드부(Pb2)의 중간 부분(PP)은 생략될 필요가 있다.
그러면 앞에서 설명한 도면들과 함께 도 6을 참조하여, 본 발명의 한 실시예에 따른 패드부를 포함하는 전자 장치의 기판의 접속부에서 저항을 측정하는 방법에 대해 설명한다.
도 6은 본 발명의 한 실시예에 따른 기판의 접속부에서 저항을 측정하는 방법을 도시한 도면이다.
제1 테스트 영역(TE1) 및 제2 테스트 영역(TE2)에서의 접속부의 저항을 측정하는 방법은 유사하므로 함께 설명하도록 한다.
먼저 전류 공급기(I)의 제1 탐침을 제1 측정 패드부(Pa1, Pa2)의 단자에 연결하여 전류(i)를 유입하고 제4 측정 패드부(Pd1, Pd2)의 단자에 전류 공급기(I)의 제2 탐침을 연결하여 접지시킨다. 그러면 전류(i)는 제1 측정 패드부(Pa1, Pa2), 구동 회로부(500)의 도전성 범프(520), 도전성 패턴(550)의 A 포인트, A 포인트와 연결된 도전성 범프(520), B 포인트, 제2 측정 패드부(Pb1, Pb2), 연결 배선(176), 그리고 제4 측정 패드부(Pd1, Pd2)의 순서로 흐를 수 있다.
이와 함께 전압계(V)의 제3 탐침을 제2 측정 패드부(Pb1, Pb2)의 단자에 연결하고 제4 탐침을 제3 측정 패드부(Pc1, Pc2)의 단자에 연결하여 전압을 측정한다. 전압계(V)예 의해 측정된 전압은 전류(i)가 흐르는 경로인 A 포인트와 B 포인트 사이의 전압차에 대응한다. 따라서 측정된 전압차를 전류(i)로 나누면 A 포인트와 B 포인트 사이의 저항을 측정할 수 있다.
도 6과 함께 앞에서 설명한 도 2 및 도 4를 참조하여 제1 테스트 영역(TE1)에서 측정된 A 포인트와 B 포인트 사이의 저항에 대해 먼저 살펴본다. 전류 공급기(I)가 전류(i)를 흘리면 도 4에 도시한 화살표와 같이 제2 측정 패드부(Pb1)의 단자 중 연결 배선(176)과 연결된 단자 쪽으로 전류(i) 경로가 생성된다. 전압계(V)의 제3 탐침이 연결되어 있는 단자는 그 반대쪽 단자이므로 B 포인트는 접속부에서의 제2 측정 패드부(Pb1)에 형성된다. 그러므로 전압계(V)에서 측정된 전압은 전류(i)의 경로 중 A 포인트와 제2 측정 패드부(Pb1)인 B 포인트 사이의 전압이다. 따라서 제1 테스트 영역(TE1)에서 측정된 저항은 제2 측정 패드부(Pb1)의 접속부에서의 접속 저항과 함께 다층 박막 사이의 접촉 저항까지 함께 포함된 값이다.
이와 비교하여 도 6과 함께 앞에서 설명한 도 2 및 도 4를 참조하여 제2 테스트 영역(TE2)에서 측정된 A 포인트와 B 포인트 사이의 저항에 대해 살펴본다. 전류 공급기(I)가 전류(i)를 흘리면 도 5에 도시한 화살표와 같이 제2 측정 패드부(Pb2)의 단자 중 연결 배선(176)과 연결된 단자 쪽으로 전류(i) 경로가 생성된다. 전압계(V)의 제3 탐침이 연결되어 있는 단자는 그 반대쪽 단자이므로 B 포인트는 접속부에서의 접촉 보조 부재(81)에 형성된다. 그러므로 전압계(V)에서 측정된 전압은 전류(i)의 경로 중 A 포인트와 제2 측정 패드부(Pb1)의 접속부에서의 접촉 보조 부재(81)인 B 포인트 사이의 전압이다. 따라서 제2 테스트 영역(TE2)에서 측정된 저항은 접속부에서의 접속 저항만을 포함한 값이며 다층 박막 사이의 접촉 저항은 포함하지 않는다.
결과적으로 제2 테스트 영역(TE2)에서 측정된 저항은 접속 저항이며, 제1 테스트 영역(TE1)에서 측정된 저항은 접속 저항과 접촉 저항의 합이다. 따라서 본 발명의 한 실시예에 따른 저항 측정 방법에 따르면 표시 장치 등의 전자 장치의 기판과 구동 회로 칩 또는 TCP 방식의 필름의 접속부에서 SEM, TEM, FIB 등의 고정밀 분석을 하지 않고도 접속 저항과 접촉 저항을 구분하여 정확하게 측정할 수 있다. 그러므로 전자 장치의 구동 불량의 원인이 접속부에서의 저항인지, 어떤 종류의 저항에 의한 불량인지 등을 정확히 판단할 수 있으므로 전자 장치의 제조 비용 및 제조 시간 등을 줄일 수 있다.
그러면 앞에서 설명한 도면들과 함께 도 7 내지 도 10을 참조하여 본 발명의 한 실시예에 따른 패드부를 포함하는 전자 장치의 기판의 다양한 예에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략하며 차이점을 중심으로 설명한다.
도 7, 도 8, 도 9 및 도 10은 각각 본 발명의 한 실시예에 따른 패드부의 평면도이다.
먼저 도 7을 참조하면, 본 발명의 한 실시예에 따른 전자 장치의 제1 테스트 영역(TE1)은 앞에서 설명한 도 2에 도시한 실시예와 대부분 동일하나, 제4 측정 패드부(Pd1)의 모양이 다를 수 있다. 구체적으로 제4 측정 패드부(Pd1)는 구동 회로부(500)의 도전성 범프(520)와 접속할 필요가 없으므로 나머지 측정 패드부(Pa1, Pb1, Pc1)보다 좁은 면적을 가질 수 있다. 도 7은 제4 측정 패드부(Pd1)가 배선 형태로 형성된 예를 도시한다.
다음 도 8을 참조하면, 본 발명의 한 실시예에 따른 전자 장치의 제2 테스트 영역(TE2)은 앞에서 설명한 도 3에 도시한 실시예와 대부분 동일하나, 제4 측정 패드부(Pd2)의 모양이 다를 수 있다. 구체적으로 제4 측정 패드부(Pd2)는 구동 회로부(500)의 도전성 범프(520)와 접속할 필요가 없으므로 나머지 측정 패드부(Pa2, Pb2, Pc2)보다 좁은 면적을 가질 수 있다. 도 3은 제4 측정 패드부(Pd2)가 배선 형태로 형성된 예를 도시한다.
다음 도 9를 참조하면, 본 발명의 한 실시예에 따른 전자 장치의 기판은 앞에서 설명한 여러 실시예와 대부분 동일하나, 제1 테스트 영역(TE1)과 제2 테스트 영역(TE2)의 배치가 다를 수 있다.
구체적으로 제1 테스트 영역(TE1)과 제2 테스트 영역(TE2)의 영역이 서로 분리되어 있지 않고 적어도 하나의 측정 패드부를 공통으로 포함할 수 있다. 더 구체적으로 제1 테스트 영역(TE1)의 제1 측정 패드부(Pa1)와 제2 테스트 영역(TE2)의 제1 측정 패드부(Pa2)를 별도로 형성하지 않고 공통의 제1 측정 패드부(Pa)로 형성할 수 있다. 즉, 제1 테스트 영역(TE1)은 제1 측정 패드부(Pa), 제2 측정 패드부(Pb1), 제3 측정 패드부(Pc1), 그리고 제4 측정 패드부(Pd1)를 포함하고, 제2 테스트 영역(TE2)은 제1 측정 패드부(Pa), 제2 측정 패드부(Pb2), 제3 측정 패드부(Pc2), 그리고 제4 측정 패드부(Pd2)를 포함할 수 있다. 제1 테스트 영역(TE1)과 제2 테스트 영역(TE2)에서 각각의 접속부의 저항 측정 시에는 전류 공급기(I)의 제1 탐침은 공통적으로 제1 측정 패드부(Pa)의 단자에 연결한다.
다음 도 10을 참조하면, 본 발명의 한 실시예에 따른 전자 장치의 기판은 앞에서 설명한 도 9에 도시한 실시예와 대부분 동일하나, 제4 측정 패드부(Pd1, Pd2)의 모양이 다를 수 있다. 구체적으로 제4 측정 패드부(Pd1, Pd2)는 구동 회로부(500)의 도전성 범프(520)와 접속할 필요가 없으므로 나머지 측정 패드부(Pa1, Pa2, Pb1, Pb2, Pc1, Pc2)보다 좁은 면적을 가질 수 있다. 도 10은 앞에서 설명한 도 7과 같이 제4 측정 패드부(Pd1, Pd2)가 d연결 배선(176)에 연장된 형태의 배선 형태로 형성된 예를 도시한다.
그러면 앞에서 설명한 도면들과 함께 도 11 및 도 12를 참조하여 본 발명의 한 실시예에 따른 패드부를 포함하는 전자 장치의 기판의 접속부에서 저항을 측정하는 방법에 대해 설명한다.
도 11 및 도 12는 각각 본 발명의 한 실시예에 따른 기판의 접속부에서 저항을 측정하는 방법을 도시한 평면도이다.
본 실시예에 따른 기판의 제1 테스트 영역(TE1)과 제2 테스트 영역(TE2)의 배치는 앞에서 설명한 도 9 내지 도 10에 도시한 여러 실시예와 동일하다. 도 11 및 도 12는 그 중 도 10에 도시한 실시예를 예시적으로 도시한다.
기판에 구동 회로부(500)를 접속시키면 도 11 및 도 12에 도시한 바와 같이 구동 회로부(500)의 도전성 패턴(550)의 영역과 마주하는 측정 패드부(Pa, Pb1, Pb2, Pc1, Pc2)와 연결되는 도전성 범프(520)는 서로 전기적으로 연결된다.
먼저 도 11을 참조하면, 먼저 제1 테스트 영역(TE1)의 접속부의 저항을 측정하기 위해 전류 공급기(I)를 제1 측정 패드부(Pa)의 단자 및 제4 측정 패드부(Pd1)의 단자 사이에 연결하고, 전압계(V)를 제2 측정 패드부(Pb1)의 단자와 제3 측정 패드부(Pc1)의 단자 사이에 연결하여 전압을 측정함으로써 제2 측정 패드부(Pb1)의 접속부에서의 접속 저항 및 접촉 저항을 측정한다.
다음 도 12를 참조하면, 제1 테스트 영역(TE1)에서의 저항 측정 후 동일한 방법으로 제2 테스트 영역(TE2)의 접속부의 저항을 측정하기 위해 전류 공급기(I)를 제1 측정 패드부(Pa)의 단자 및 제4 측정 패드부(Pd2)의 단자 사이에 연결하고, 전압계(V)를 제2 측정 패드부(Pb2)의 단자와 제3 측정 패드부(Pc2)의 단자 사이에 연결하여 전압을 측정함으로써 제2 측정 패드부(Pb2)의 접속부에서의 접속 저항을 측정한다.
제1 테스트 영역(TE1)에서의 저항 측정과 제2 테스트 영역(TE2)에서의 저항 측정 순서는 바뀔 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
81: 접촉 보조 부재 100: 전자 장치의 기판
110: 절연 기판 176: 연결 배선
180: 보호막 181: 제1 접촉 구멍
182a, 182b: 제2 접촉 구멍 500: 구동 회로부
510: 회로 기판 520: 도전성 범프
550: 도전성 패턴 600: 도전볼
Pa, Pa1, Pa2, Pb1, Pb2, Pc1, Pc2, Pd1, Pd2: 측정 패드부
TE1, TE2: 테스트 영역

Claims (28)

  1. 구동 회로부와의 접속 부분인 접속부에서의 저항을 측정하기 위한 제1 테스트 영역 및 제2 테스트 영역을 포함하고,
    상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은
    복수의 측정 패드부,
    상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하는 접촉 보조 부재
    를 포함하고,
    상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 각각을 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고,
    상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하는
    전자 장치의 기판.
  2. 제1항에서,
    상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다른 전자 장치의 기판.
  3. 제2항에서,
    상기 두 개의 제2 접촉 구멍은 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부의 서로 마주하는 양쪽 끝 부분 위에 위치하는 전자 장치의 기판.
  4. 제3항에서,
    상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고,
    상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고,
    상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치하는
    전자 장치의 기판.
  5. 제4항에서,
    상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고,
    상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고,
    상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치하는
    전자 장치의 기판.
  6. 제5항에서,
    상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고,
    상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치하는
    전자 장치의 기판.
  7. 제6항에서,
    상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일한 전자 장치의 기판.
  8. 접속부에서의 저항을 측정하기 위한 제1 테스트 영역 및 제2 테스트 영역을 포함하는 기판, 그리고
    복수의 도전성 범프 및 상기 도전성 범프와 연결되어 있는 도전성 패턴을 포함하고, 상기 접속부와 접속하는 구동 회로부
    를 포함하고,
    상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은
    복수의 측정 패드부,
    상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하는 접촉 보조 부재
    를 포함하고,
    상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 적어도 한 측정 패드부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고,
    상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하는
    전자 장치.
  9. 제8항에서,
    상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다른 전자 장치.
  10. 제9항에서,
    상기 두 개의 제2 접촉 구멍은 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부의 서로 마주하는 양쪽 끝 부분 위에 위치하는 전자 장치.
  11. 제10항에서,
    상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고,
    상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고,
    상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치하는
    전자 장치.
  12. 제11항에서,
    상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고,
    상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고,
    상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치하는
    전자 장치.
  13. 제12항에서,
    상기 제1 테스트 영역의 상기 제1 내지 제3 측정 패드부와 각각 전기적으로 연결되는 상기 구동 회로부의 상기 도전성 범프는 상기 도전성 패턴을 통해 서로 연결되고,
    상기 제2 테스트 영역의 상기 제5 내지 제7 측정 패드부와 각각 전기적으로 연결되는 상기 구동 회로부의 상기 도전성 범프는 상기 도전성 패턴을 통해 서로 연결되는
    전자 장치.
  14. 제13항에서,
    상기 도전성 범프와 상기 접촉 보조 부재 사이에 위치하며 도전볼을 포함하는 이방성 도전막을 더 포함하는 전자 장치.
  15. 제14항에서,
    상기 제1 테스트 영역에서 상기 도전볼은 상기 제1 접촉 구멍 안에서 상기 접촉 보조 부재와 접촉하고,
    상기 제2 테스트 영역에서 상기 도전볼은 상기 두 개의 제2 접촉 구멍 사이의 상기 접촉 보조 부재와 접촉하는
    전자 장치.
  16. 제12항에서,
    상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고,
    상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치하는
    전자 장치.
  17. 제12항에서,
    상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일한 전자 장치.
  18. 제1 테스트 영역 및 제2 테스트 영역을 포함하는 기판을 마련하는 단계,
    상기 기판의 접속부에 구동 회로부를 접속하는 단계,
    상기 제1 테스트 영역에 전류를 공급하고 전압을 측정하여 제1 저항을 측정하는 단계, 그리고
    상기 제2 테스트 영역에 전류를 공급하고 전압을 측정하여 상기 제1 저항과 다른 종류의 제2 저항을 측정하는 단계
    를 포함하고,
    상기 제1 테스트 영역 및 상기 제2 테스트 영역 각각은
    복수의 측정 패드부,
    상기 복수의 측정 패드부 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하는 접촉 보조 부재
    를 포함하고,
    상기 제1 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 적어도 한 측정 패드부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 테스트 영역의 상기 접촉 보조 부재는 상기 제1 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하고,
    상기 제2 테스트 영역의 상기 보호막은 상기 복수의 측정 패드부 중 한 측정 패드부를 드러내는 두 개의 제2 접촉 구멍을 포함하고, 상기 제2 테스트 영역의 상기 접촉 보조 부재는 상기 두 개의 제2 접촉 구멍을 통해 상기 드러난 측정 패드부와 접촉하는
    는 접속부의 저항 측정 방법.
  19. 제18항에서,
    상기 제1 저항은 상기 접속부의 다층 박막 사이의 저항인 접촉 저항 및 상기 구동 회로부의 접속 저항의 합을 포함하고,
    상기 제2 저항은 상기 구동 회로부의 접속 저항을 포함하며 상기 접촉 저항은 포함하지 않는
    접속부의 저항 측정 방법.
  20. 삭제
  21. 제18항에서,
    상기 제1 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제1 접촉 구멍의 위치는 상기 제2 접촉 구멍이 드러내는 상기 측정 패드부에 대한 상기 제2 접촉 구멍의 위치와 다른 접속부의 저항 측정 방법.
  22. 제21항에서,
    상기 구동 회로부는 복수의 도전성 범프 및 상기 도전성 범프와 연결되어 있는 도전성 패턴을 포함하고,
    상기 기판의 접속부에 구동 회로부를 접속하는 단계는 도전볼을 포함하는 이방성 도전막을 상기 도전성 범프와 상기 접촉 보조 부재 사이에 위치시키는 단계를 포함하는
    접속부의 저항 측정 방법.
  23. 제22항에서,
    상기 제1 테스트 영역은 서로 분리되어 있는 제1 측정 패드부, 제2 측정 패드부, 제3 측정 패드부, 그리고 제4 측정 패드부를 포함하고,
    상기 제2 측정 패드부의 한 단자는 상기 제4 측정 패드부의 한 단자와 제1 연결 배선을 통해 연결되어 있고,
    상기 제1 테스트 영역의 상기 제2 측정 패드부 위에 상기 제1 접촉 구멍이 위치하고,
    상기 제2 테스트 영역은 서로 분리되어 있는 제5 측정 패드부, 제6 측정 패드부, 제7 측정 패드부, 그리고 제8 측정 패드부를 포함하고,
    상기 제6 측정 패드부의 한 단자는 상기 제8 측정 패드부의 한 단자와 제2 연결 배선을 통해 연결되어 있고,
    상기 제2 테스트 영역의 상기 제6 측정 패드부 위에 상기 두 개의 제2 접촉 구멍이 위치하는
    접속부의 저항 측정 방법.
  24. 제23항에서,
    상기 제1 저항을 측정하는 단계는
    상기 제1 측정 패드부 및 상기 제4 측정 패드부 사이에 전류 공급기를 연결하는 단계, 그리고
    상기 제2 측정 패드부 및 상기 제3 측정 패드부 사이에 전압계를 연결하는 단계
    를 포함하고,
    상기 제1 저항은 상기 제2 측정 패드부와 상기 도전성 패턴 사이의 저항에 대응하는
    접속부의 저항 측정 방법.
  25. 제24항에서,
    상기 제2 저항을 측정하는 단계는
    상기 제5 측정 패드부 및 상기 제8 측정 패드부 사이에 전류 공급기를 연결하는 단계, 그리고
    상기 제6 측정 패드부 및 상기 제7 측정 패드부 사이에 전압계를 연결하는 단계
    를 포함하고,
    상기 제2 저항은 상기 제6 측정 패드부와 접촉하는 상기 접촉 보조 부재와 상기 도전성 패턴 사이의 저항에 대응하는
    접속부의 저항 측정 방법.
  26. 제23항에서,
    상기 제1 테스트 영역에서 상기 도전볼은 상기 제1 접촉 구멍 안에서 상기 접촉 보조 부재와 접촉하고,
    상기 제2 테스트 영역에서 상기 도전볼은 상기 두 개의 제2 접촉 구멍 사이의 상기 접촉 보조 부재와 접촉하는
    접속부의 저항 측정 방법.
  27. 제23항에서,
    상기 제6 측정 패드부는 중간 부분이 제거되어 두 부분으로 분리되어 있고,
    상기 두 개의 제2 접촉 구멍은 상기 제6 측정 패드부의 분리된 상기 두 부분 위에 각각 위치하는
    접속부의 저항 측정 방법.
  28. 제23항에서,
    상기 제1 테스트 영역의 상기 제1 측정 패드부와 상기 제2 테스트 영역의 상기 제6 측정 패드부는 동일한 접속부의 저항 측정 방법.
KR1020130050767A 2013-05-06 2013-05-06 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 KR102090578B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130050767A KR102090578B1 (ko) 2013-05-06 2013-05-06 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법
US14/013,893 US9299280B2 (en) 2013-05-06 2013-08-29 Substrate of electronic device, electronic device including the same, and measuring method of resistance at connection portion
CN201310444706.2A CN104144557B (zh) 2013-05-06 2013-09-26 电子设备的基板及包括该基板的电子设备
TW102135684A TWI585426B (zh) 2013-05-06 2013-10-02 電子裝置之基板及包含其之電子裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050767A KR102090578B1 (ko) 2013-05-06 2013-05-06 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법

Publications (2)

Publication Number Publication Date
KR20140131762A KR20140131762A (ko) 2014-11-14
KR102090578B1 true KR102090578B1 (ko) 2020-03-19

Family

ID=51841131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050767A KR102090578B1 (ko) 2013-05-06 2013-05-06 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법

Country Status (4)

Country Link
US (1) US9299280B2 (ko)
KR (1) KR102090578B1 (ko)
CN (1) CN104144557B (ko)
TW (1) TWI585426B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679252B1 (ko) 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
CN105575300B (zh) * 2015-12-16 2018-11-09 武汉华星光电技术有限公司 阵列基板的esd检测方法
JP6885612B2 (ja) * 2016-12-01 2021-06-16 日本電産リード株式会社 抵抗測定装置及び抵抗測定方法
CN112230067B (zh) * 2020-10-21 2022-08-16 普迪飞半导体技术(上海)有限公司 电阻测试结构及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525373A (ja) * 2007-04-27 2010-07-22 アボット ダイアベティス ケア インコーポレイテッド 導電性パターンを用いるテストストリップ識別
JP2010251392A (ja) 2009-04-13 2010-11-04 Epson Imaging Devices Corp 実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2572183B1 (fr) * 1984-10-22 1987-01-09 Aerospatiale Procede et appareil pour la verification par mesure d'impedance de la continuite electrique d'un dispositif de matiere electriquement conductrice
US4714874A (en) * 1985-11-12 1987-12-22 Miles Inc. Test strip identification and instrument calibration
US5272445A (en) * 1992-07-01 1993-12-21 Digital Equipment Corp. Resistance tester utilizing regulator circuits
JP3174195B2 (ja) 1993-04-06 2001-06-11 コーア株式会社 チップ形電子部品の抵抗値測定方法
JP2718380B2 (ja) * 1994-10-19 1998-02-25 日本電気株式会社 半導体装置の電気特性検査パターン及び検査方法
DE19736113A1 (de) * 1997-08-21 1999-03-18 Pac Tech Gmbh Verfahren und Vorrichtung zur Ermittlung einer Kenngröße für ein Metallisierungsbad
JP2001156417A (ja) * 1999-11-30 2001-06-08 Optrex Corp 回路基板間の接続状態検査用パターン
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
US20020190733A1 (en) * 2001-06-11 2002-12-19 Dainichiro Kinoshita Circuit for detecting a minute change in resistance
JP2003090856A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 配線基板の実装検査方法
FR2850459B1 (fr) * 2003-01-29 2005-06-24 Pass Technologies Dispositif de surveillance de l'integrite du contact d'un joint
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
EP1480271A1 (en) * 2003-05-23 2004-11-24 STMicroelectronics S.r.l. Method of analysis of the quality of contacts and vias in multi-level metallisation fabrication processes of semiconductor devices, and corresponding test chip architecture
US6940301B2 (en) * 2003-12-12 2005-09-06 Au Optronics Corporation Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
WO2006035856A1 (ja) * 2004-09-30 2006-04-06 Jsr Corporation 回路装置検査用電極装置およびその製造方法並びに回路装置の検査装置
JP2007052146A (ja) * 2005-08-17 2007-03-01 Sanyo Epson Imaging Devices Corp 液晶表示装置
US20070080697A1 (en) * 2005-09-27 2007-04-12 Sony Corporation Semiconductor device tester pin contact resistance measurement
DE102006025031A1 (de) * 2006-05-26 2007-11-29 Micronas Gmbh Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
EP2220680A1 (en) * 2007-12-06 2010-08-25 Nxp B.V. Semiconductor device and wafer with a test structure and method for assessing adhesion of under-bump metallization
KR20110060249A (ko) 2009-11-30 2011-06-08 주식회사 효성 이방성 도전 필름의 접속저항 측정 장치 및 방법
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US8471567B2 (en) * 2011-02-25 2013-06-25 Raytheon Company Circuit for detection of failed solder-joints on array packages
KR20130093231A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 저항 측정 회로, 저항 측정 방법 그리고 임피던스 조절회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525373A (ja) * 2007-04-27 2010-07-22 アボット ダイアベティス ケア インコーポレイテッド 導電性パターンを用いるテストストリップ識別
JP2010251392A (ja) 2009-04-13 2010-11-04 Epson Imaging Devices Corp 実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
TW201443455A (zh) 2014-11-16
CN104144557B (zh) 2018-09-18
US9299280B2 (en) 2016-03-29
US20140327459A1 (en) 2014-11-06
CN104144557A (zh) 2014-11-12
KR20140131762A (ko) 2014-11-14
TWI585426B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
KR100737590B1 (ko) 테이프 캐리어 패키지용 탭 테이프
KR20190129153A (ko) 표시 장치
KR102090578B1 (ko) 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법
US9673142B2 (en) Semiconductor device
US6882034B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US8013334B2 (en) Bonding structure of circuit substrate for instant circuit inspecting
JP5535707B2 (ja) 表示装置及び表示装置の接続状況検査方法
KR20180001672A (ko) 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
JP2013182128A (ja) 表示装置
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
CN110277363B (zh) 半导体封装结构
CN102270619A (zh) 用于电子封装组件的焊盘配置
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
KR20170076189A (ko) 표시장치
JP5797805B2 (ja) 表示装置
KR101063187B1 (ko) 필름타입 프로브유닛
KR101912843B1 (ko) 인쇄 회로 기판
KR20190012926A (ko) 구동 ic 및 이를 구비하는 표시 장치
KR100640110B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008135623A (ja) 配線基板及びその製造方法
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드
KR101255936B1 (ko) 회로기판 및 회로기판 검사 방법
TW202114487A (zh) 具有支撐墊的印刷電路板結構及印刷電路板結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant