JP2007311624A - 半導体集積回路パッケージおよびその製造方法 - Google Patents
半導体集積回路パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2007311624A JP2007311624A JP2006140230A JP2006140230A JP2007311624A JP 2007311624 A JP2007311624 A JP 2007311624A JP 2006140230 A JP2006140230 A JP 2006140230A JP 2006140230 A JP2006140230 A JP 2006140230A JP 2007311624 A JP2007311624 A JP 2007311624A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- substrate
- circuit package
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】基板への実装後もパッケージ自体で半導体集積回路の各端子の特性を簡易にチェックできる半導体集積回路パッケージおよびその製造方法を提供する。
【解決手段】フレキシブル基板201は、基板部分201Aの下面に形成された導体パターンに半田ボール1011、1012、……を電気的に接続し、残りの部分を湾曲させて、ICチップ104およびステフナ111を挟む形で基板部分201Bをこれらの上側に接着している。基板部分201Bの上面には、チェック用のプロービング用パッド2031、2032、……が半田ボール1011、1012、……の対応するものと個別に導通する形で配置されている。
【選択図】図1
【解決手段】フレキシブル基板201は、基板部分201Aの下面に形成された導体パターンに半田ボール1011、1012、……を電気的に接続し、残りの部分を湾曲させて、ICチップ104およびステフナ111を挟む形で基板部分201Bをこれらの上側に接着している。基板部分201Bの上面には、チェック用のプロービング用パッド2031、2032、……が半田ボール1011、1012、……の対応するものと個別に導通する形で配置されている。
【選択図】図1
Description
本発明は、たとえば半導体等の素子や電極基板を導電接合した半導体集積回路パッケージおよびその製造方法に係り、特に基板に実装後の装置で動作の確認を容易にした半導体集積回路パッケージおよびその製造方法に関する。
半導体集積回路(LSI)と所定の電子機器の基板電極との接合には、従来より導電性微粒子を用いた導電接合が行われている。導電接合には、有機高分子材料等の接着剤が使用されている。ところが、このような接着剤を用いて接合された電子部品は、高温になると有機高分子材料等の材料が熱膨張して電気的接続が不良となったり、電気抵抗値が増大するという問題がある。
そこで、有機高分子材料等の接着剤を使用しない導電接合方法として、ボールグリップアレイ(BGA)が注目されている。ボールグリップアレイによる導電接合方法によって電極基板および半導体チップ等の素子、または、電極基板同士の接合を良好に行うことができる。
図12は、従来の半導体集積回路パッケージの一例についてその模式的な断面構造を表わしたものである。この従来の半導体集積回路パッケージ100は、半田ボール1011、1012、……を図示しない接続パッドにそれぞれ接続したリジッド基板102を備えている。リジッド基板102は、半田ボール1011、1012、……の配置された面と反対側の面(図で上面)に半田バンプ(突起電極)103を介してICチップ(半導体集積回路素子)104のそれぞれの電極(図示せず)が電気的に接続されている。リジッド基板102とICチップ104の隙間には、アンダーフィル樹脂105が充填されている。
ICチップ104の上面側には所定の厚さの接着剤108を介して平板109が配置されている。ICチップ104の両側には、リジッド基板102と平板109の間に接着剤108で上下を接着した金属製の補強枠としてのステフナ111が配置されている。
図13は、図12に示した半導体集積回路パッケージをプリント基板に実装した状態を表わしたものである。プリント基板115に実装された半導体集積回路パッケージ100におけるICチップ104のそれぞれの端子(電極)がプリント基板導体パターン(図示せず)に半田ボール1011、1012、……によって電気的に接続することになる。
ところで、半導体集積回路パッケージ100はプリント基板115に実装するとき、半田ボール1011、1012、……が一旦、溶融して平坦化する。これにより、リジッド基板102とプリント基板115の隙間が狭まる。このため、たとえばICチップ104の端子の電圧を測定するために半田ボール1011、1012、……のいずれかに図示しないプローブを接触させようとしても、隙間が狭いためにこれを行うことができない。特に、半田ボール1011、1012、……がこの図13で紙面と垂直方向に複数段にわたって配置されている構造では、図示した手前の半田ボール1011、1012、1013、1014よりも奥側に配置された半田ボールにプローブを接触させることが事実上不可能である。したがって、半導体集積回路パッケージ100をプリント基板115に実装した後に、電気系統の作動をチェックすることが不可能であった。
このような不具合を解消するために、半導体集積回路パッケージ100を両面基板に実装した場合には、スルーホールで基板の裏面側にチェック用ランドを引き出すといった工夫が行われている。プリント基板を装置に組み込んだ状態では、その裏面側にプローブを接触させることは難しい。また、プリント基板を装置から外してしまうと、実際の装置の動作を確かめることが困難となる。
ところで、基板の周囲に点検箇所を移動させることで各端子の状態をチェックする技術が従来から提案されている。このうちの第1の提案では、チェック用ランドを基板の片面上に設けると共に、この基板の一部を切り起こし、この切り起こした部位でチェック用ランドと配線パターンを180度反転させている(特許文献1参照)。この第1の提案により、ランドの部位が舌片状に切り起こされるので、外部に露出したランドの部位にプローブを接触させることができる。
また、フラットディスプレイパネル表示用電極については、導体パターンの一端が連通する検査プローブ当接用端子を形成することが第2の提案として提案されている(特許文献2参照)。この第2の提案では、絶縁フィルムの表面側に180度折り返し曲げることで、各端子が上向きに露出した状態となる点で、先の第1の提案と似通っている。
しかしながら、図13に示したような半導体集積回路パッケージ100の場合には、ICチップ104がその大きさと比較して外部の回路と接続するための端子の数が多く、端子同士の間隔が非常に狭いのが通常である。そこで、これらの端子に対応する半田バンプ103をリジッド基板102の一方の面に配置すると共に、他方の面にこれらと1つずつ対応しつつ互いの間隔を広げた半田ボール1011、1012、……を複数段にわたって配置することで、外部のプリント基板の導体パターンとの接続を可能にしている。
ところが、第1および第2の提案を半導体集積回路パッケージ100に適用しようとすると、半田ボール1011、1012、……の1つずつと個別に接続された導体パターンの間隔を非常に狭くせざるを得ない。したがって、これらの導体パターンの配置された基板を折り曲げてパッケージの上方に伸ばしたとしても、個々の導体パターンの間隔の狭さから、プローブを選択的に接触させることは事実上不可能になる。
一方、半導体集積回路に適用される技術として、それぞれの半田バンプを接続するリード部が周縁部の外側に位置するよう基板を折曲して折曲部を形成する第3の提案も行われている(特許文献3参照)。この第3の提案では、折曲部に形成されたリード部と実装基板の電極部との間で、半田バンプが実装基板に電気的に接続されているかどうかの実装検査を行うことができる。
特開平5−13907号公報(第0014段落、図1)
特開平5−333360号公報(第0014段落、図1)
特開平8−148608号公報(第0032〜第0034段落、図1、図11)
ところで、第3の提案では、半導体チップの1辺に整列した半田バンプをそれぞれ平行に配列した電極部に1つずつ接続して、その実装基板を折り曲げるようにしている。したがって、電極部の間隔は非常に狭くなり、専用の測定装置を用いて慎重に測定を行わなければ隣接する電極をショートするという不具合が発生することになった。
そこで本発明の目的は、基板への実装後もパッケージ自体で半導体集積回路の各端子の特性を簡易にチェックすることのできる半導体集積回路パッケージおよびその製造方法を提供することにある。
本発明では、(イ)半導体集積回路素子のそれぞれの電極と個別に接続された半田バンプと、(ロ)これらの半田バンプのそれぞれと電気的に接続する個別の導体パターンを形成した基板と、(ハ)この基板の前記した個別の導体パターンに1つずつ電気的に接続された半田ボールと、(ニ)基板の前記した半田ボールの配置された面と高さの異なる面にプローブを個別に当てる間隔を置いて配置され、前記した個別の導体パターンの少なくとも一部に1つずつ電気的に接続されたプローブ接触用のプロービング用パッドとを半導体集積回路パッケージに具備させる。
すなわち本発明では、導体パターンが半田バンプと半田ボールを接続するだけでなく、新たにプローブ接触用のプロービング用パッドと接続されるようにしている。プロービング用パッドは、基板の半田ボールの配置された面と高さの異なる面にプローブを個別に当てることのできる間隔を置いて配置される。したがって、このようなプローブ専用のパッドを設けることにより半導体集積回路の各端子の特性を簡易にチェックすることができるようになる。
ここで、基板の全体がフレキシブルな基板材料で構成されていてもよいし、半田ボールを配置した箇所が少なくともリジッドな基板材料で構成されていてもよい。また、プロービング用パッドの配置された基板部分は、半田ボールの配置された基板部分と対向するように基板はU字状に曲げられていてもよい。これにより、パッケージの真上からプロービング用パッドによる半導体集積回路の各端子の特性のチェックが可能になる。更に、このように基板を曲げた状態で、半田ボールとプロービング用パッドが、位置的に対応付けられて配置されるようにすれば、半導体集積回路の各端子との対応を半田ボールの配置に対応させて簡単に把握することができる。
また、本発明では、(イ)フレキシブルな基板におけるプローブ接触用のプロービング用パッドと接続した導体パターンのそれぞれに対応させて半導体集積回路素子の電極を半田バンプおよびアンダーフィル樹脂でフリップチップ実装する半導体集積回路素子実装ステップと、(ロ)この半導体集積回路素子実装ステップで実装した半導体集積回路素子の半田バンプが配置された側と反対側の面に接着剤を塗布する接着剤塗布ステップと、(ハ)フレキシブルな基板の半田バンプが配置された箇所以外を湾曲させて、プロービング用パッドが配置された側を、接着剤塗布ステップで塗布した接着剤で半導体集積回路素子に接着する接着ステップと、(ニ)フレキシブルな基板の半田バンプが配置された面と反対側の面に導体パターンのそれぞれに対応させて半田ボールを形成する半田ボール形成ステップとを半導体集積回路パッケージの製造方法に具備させる。
すなわち本発明では、半導体集積回路素子実装ステップで、プローブ接触用のプロービング用パッドと接続した導体パターンのそれぞれに対応させて半導体集積回路素子の電極を半田バンプおよびアンダーフィル樹脂でフリップチップ実装することにしたので、小型かつ薄型の実装が可能になる。また、プロービング用パッドの配置された部分を接着ステップで半導体集積回路素子に接着することにより、パッケージの上部を覆う特別の材料が不要になる。
パッケージの補強を行うためには、補強枠としてのステフナをフレキシブルな基板に接着するステフナ接着ステップを追加すればよい。もちろん、ステフナを接着せず半導体集積回路素子を接着剤等の材料で覆うようにしてもよい。
以上説明したように本発明によれば、半田ボールの配置される面と高さの異なる面にプロービング用パッドが配置されるように基板の部分的な配置を工夫したので、たとえばこの面を半導体集積回路素子の上に位置させることにより、プローブを当てる際の操作性が向上する。また、パケットの上部を基板と兼用するので、製造工程も単純化するという利点がある。
以下実施例につき本発明を詳細に説明する。
図1は、本発明の一実施例における半導体集積回路パッケージの模式的な断面構造を表わしたものである。この図1で図12と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
本実施例の半導体集積回路パッケージ200は、U字状に湾曲したフレキシブル基板201を使用している。フレキシブル基板201は、たとえばポリイミド系樹脂と銅箔を用いたフレキシブルな基板であり、下側の基板部分201Aの下面には、図示しない導体パターンに半田ボール1011、1012、……を電気的に接続している。この基板部分201Aの上面には、半田バンプ103を介してICチップ104の対向面が接合されている。基板部分201Aと半田バンプ103の隙間には、アンダーフィル樹脂105が充填されている。
ICチップ104の上面側には所定の厚さの接着剤108を介して、フレキシブル基板201の上側の基板部分201Bの対向面が配置されている。ICチップ104の両側には、基板部分201Aと基板部分201Bの間に接着剤108で上下を接着した金属製の補強枠としてのステフナ111が配置されている。また、基板部分201Bの上側における半田ボール1011、1012、……とそれぞれ対向する位置には、プロービング用パッド2031、2032、……がフレキシブル基板201の図示しない導体パターンに電気的に接続する形で配置されている。
図2は、このような半導体集積回路パッケージを裏側から見たものであり、図3は表側から見たものである。図2に示すようにフレキシブル基板201の基板部分201Aには、この例では4×4のマトリックス状に半田ボール1011、1012、……が配置されている。図3に示した基板部分201Bには、同様にマトリックス状にプロービング用パッド2031、2032、……が図2に示した半田ボール1011、1012、……に1対1に対応する形で配置されている。
フレキシブル基板201には、図示しないが次の組み合わせで半田ボール1011、1012、……とプロービング用パッド2031、2032、……が導体パターンによって1対1に接続されている。
半田ボール1011とプロービング用パッド2031
半田ボール1012とプロービング用パッド2032
半田ボール1013とプロービング用パッド2033
半田ボール1014とプロービング用パッド2034
(以下同様)
半田ボール1011とプロービング用パッド2031
半田ボール1012とプロービング用パッド2032
半田ボール1013とプロービング用パッド2033
半田ボール1014とプロービング用パッド2034
(以下同様)
したがって、作業者は、たとえば半田ボール1011に図示しないプローブを接触させて電圧の測定を行ったり、その他の試験を行う代わりに、プロービング用パッド2031にプローブを接触させて同様の試験を行うことができる。しかも、図2および図3に示したように半田ボール1011、1012、……とプロービング用パッド2031、2032、……がそれぞれ対応して配置されているので、プロービング用パッド2031、2032、……のどれにプローブを接触させるべきかを簡単に判別することができる。また、半田ボール1011、1012、……とプロービング用パッド2031、2032、……を1対1で接続する導体パターンは、フレキシブル基板201上で形成する。したがって、チェック用ランドを舌片状に切り起こす従来のやり方に比べて、半田ボール1011、1012、……の各種の配置形状に対応することができる。
図4および図5は、本実施例の半導体集積回路パッケージの組み立ての順序を表わしたものである。まず、図4(a)に示すように所定の導体パターンを形成したフレキシブル基板201を用意する。ICチップ104は、フレキシブル基板201の予め定めた位置に、半田バンプ103およびアンダーフィル樹脂105でフリップチップ実装される。フレキシブル基板201におけるICチップ104の実装された面と反対側の面には、プロービング用パッド2031、2032、……が配置されている。
次に図4(b)に示すようにICチップ104の実装箇所を包囲するように接着剤108で金属製の補強枠としてのステフナ111が接着される。このとき、ステフナ111の上面の高さはICチップ104のそれとほぼ同じに設定する。次に、ICチップ104およびステフナ111のフレキシブル基板201と接着された側と反対の面に接着剤108を塗布する。
この後、図5(c)に示すようにフレキシブル基板201を中央部分で180度曲げて、プロービング用パッド2031、2032、……が設けられた基板部分201BをICチップ104およびステフナ111の接着剤108が新たに塗布された部分に接着する。
最後に、図5(d)に示すようにフレキシブル基板201のプロービング用パッド2031、2032、……にそれぞれ対応する基板部分201Aの導体パターンに対して半田ボール1011、1012、……を形成する。このようにしてボールグリップアレイの半導体集積回路パッケージ200が完成する。
図6は、完成した半導体集積回路パッケージを基板に実装した後に測定を行っている様子を表わしたものである。半導体集積回路パッケージ200の半田ボール1011、1012、……は溶融し、プリント基板115との間隔は実装により狭まっている。したがって、すでに説明したように、この隙間にプローブを差し込んで、特にICチップ104の直下に位置する半田ボール101と接触させて、その電圧等の測定を非破壊で行うことは不可能である。本実施例では半導体集積回路パッケージ200に新たにプロービング用パッド2031、2032、……を配置した構造となっている。したがって、プロービング用パッド2031、2032、……に図で上側からプローブ2111、2112、……を接触させることができ、半田ボール1011、1012、……に対応する箇所の電圧等の測定が可能になる。
図7は、本実施例のフレキシブル基板の要部を表わしたものである。ここでは、フレキシブル基板201の基板部分201Aの半田ボール1011、1012、……と基板部分201Bのプロービング用パッド2031、2032、……を接続する導体パターン2211、2212、……のみを表わしている。この他に図1に示した半田バンプ103のそれぞれと半田ボール1011、1012、……を個別に接続するための導体パターンが存在するが、ここでは図示を省略している。なお、図7に示したパターンは一例であって、半田ボール101とプロービング用パッド203が1対1で接続されていればどんなパターンであっても良い。
図8は、完成した半導体集積回路パッケージの改造の可能性を示したものである。従来の半導体集積回路パッケージでは基板に実装した後にICチップの各端子の測定が困難なので、配線を部分的に変更することはこれ以上に困難である。ところが、本実施例の半導体集積回路パッケージ200の場合には、半田ボール1011、1012、……に対応するプロービング用パッド2031、2032、……がパッケージの上面に露出している。したがって、たとえばプロービング用パッド2034に改造用の導線241の一端を接続し、図示しない他端を所定の回路部分に接続することができる。これにより、半導体集積回路パッケージ200をプリント基板115に実装後も回路の部分的な変更を容易に実施することができる。
<発明の第1の変形例>
図9は、本発明の第1の変形例の半導体集積回路パッケージの模式的な断面構造を表わしたものである。図9で図1と同一部分には同一の符号を付しており、これらの説明を適宜省略する。第1の変形例の半導体集積回路パッケージ200Aでは、ICチップ104の周囲に接着剤としての性質を併せ持つ熱硬化性樹脂231を充填しており、フレキシブル基板201はこれに接着する形でU字状に湾曲されている。
すなわち、第1の変形例の半導体集積回路パッケージ200Aは、図1に示したような収容部を補強する金属製のステフナ111が配置されていない。半導体集積回路パッケージ200Aは、構造の単純化によってコストダウンを図ることができる。
<発明の第2の変形例>
図10は、本発明の第2の変形例の半導体集積回路パッケージの模式的な断面構造を表わしたものである。図10で図1と同一部分には同一の符号を付しており、これらの説明を適宜省略する。この第2の変形例の半導体集積回路パッケージ200Bでは、リジッド基板102の一端部に実施例の図1に示した基板部分201Aを欠如したフレキシブル基板261の一端部を接続している。そして、リジッド基板102とフレキシブル基板261の基板部分201BとでICチップ104と金属製のステフナ111を挟持するように配置している。
このように第2の変形例では、ICチップ104が平坦度を得やすいリジッド基板102上に搭載されており、信頼性の高い半導体集積回路パッケージ200Bを構成することができる。
<発明の第3の変形例>
図11は、本発明の第3の変形例の半導体集積回路パッケージの模式的な断面構造を表わしたものである。図11で図1と同一部分には同一の符号を付しており、これらの説明を適宜省略する。この第3の変形例の半導体集積回路パッケージ200Cでは、フレキシブル基板201の上側の基板部分201Bに一列にプロービング用パッド2031、2032、……が8個ずつ配置されている。
すなわち、この変形例では半田ボール1011、1012、……の導体パターン(図示せず)にプロービング用パッド2031、2032、……が1対1に対応しているものの、配置までは対応していない。このような配置上の対応関係を採らなくても、基板部分201Bに施す印刷やラベル等の目印によって、それぞれのプロービング用パッド2031、2032、……を識別可能にしておけばよい。
同様に、以上説明した実施例および変形例ではフレキシブル基板201、261の上側の基板部分201Bにのみプロービング用パッド2031、2032、……を配置したが、これに限るものではない。たとえば、プローブが比較的接触しやすいフレキシブル基板201、261の湾曲部分のみに、あるいはこの部分に跨ってプロービング用パッド2031、2032、……を配置することも可能である。
更に実施例および変形例では半田ボール1011、1012、……の数とプロービング用パッド2031、2032、……の数を一致させたが、その必要はない。すなわち、プロービング用パッド2031、2032、……は、プローブを接触させる可能性の高いものに限定してもよい。これにより、フレキシブル基板201、261における導体パターンの設計がより簡略化する。
101 半田ボール
102 リジッド基板
103 半田バンプ
104 ICチップ
105 アンダーフィル樹脂
108 接着剤
111 ステフナ
115 プリント基板
200、200A、200B、200C 半導体集積回路パッケージ
201、261 フレキシブル基板
201A、201B 基板部分
203 プロービング用パッド
211 プローブ
231 熱硬化性樹脂
241 改造用の導線
102 リジッド基板
103 半田バンプ
104 ICチップ
105 アンダーフィル樹脂
108 接着剤
111 ステフナ
115 プリント基板
200、200A、200B、200C 半導体集積回路パッケージ
201、261 フレキシブル基板
201A、201B 基板部分
203 プロービング用パッド
211 プローブ
231 熱硬化性樹脂
241 改造用の導線
Claims (7)
- 半導体集積回路素子のそれぞれの電極と個別に接続された半田バンプと、
これらの半田バンプと電気的に接続する個別の導体パターンを形成した基板と、
この基板の前記個別の導体パターンに1つずつ電気的に接続された半田ボールと、
前記基板の前記半田ボールの配置された面と高さの異なる面にプローブを個別に当てる間隔を置いて配置され、前記個別の導体パターンの少なくとも一部に1つずつ電気的に接続されたプローブ接触用のプロービング用パッド
とを具備することを特徴とする半導体集積回路パッケージ。 - 前記基板の全体がフレキシブルな基板材料で構成されていることを特徴とする請求項1記載の半導体集積回路パッケージ。
- 前記基板の前記半田ボールを配置した箇所が少なくともリジッドな基板材料で構成されており、その他の箇所はフレキシブルな基板材料で構成されていることを特徴とする請求項1記載の半導体集積回路パッケージ。
- 前記プロービング用パッドの配置された基板部分は、前記半田ボールの配置された基板部分と対向するように前記基板はU字状に曲げられていることを特徴とする請求項1記載の半導体集積回路パッケージ。
- 前記半田ボールとプロービング用パッドは、位置的に対応付けられて配置されていることを特徴とする請求項4記載の半導体集積回路パッケージ。
- フレキシブルな基板におけるプローブ接触用のプロービング用パッドと接続した導体パターンのそれぞれに対応させて半導体集積回路素子の電極を半田バンプおよびアンダーフィル樹脂でフリップチップ実装する半導体集積回路素子実装ステップと、
この半導体集積回路素子実装ステップで実装した前記半導体集積回路素子の前記半田バンプが配置された側と反対側の面に接着剤を塗布する接着剤塗布ステップと、
前記フレキシブルな基板の前記半田バンプが配置された箇所以外を湾曲させて、プロービング用パッドが配置された側を、接着剤塗布ステップで塗布した接着剤で前記半導体集積回路素子に接着する接着ステップと、
前記フレキシブルな基板の前記半田バンプが配置された面と反対側の面に前記導体パターンのそれぞれに対応させて半田ボールを形成する半田ボール形成ステップ
とを具備することを特徴とする半導体集積回路パッケージの製造方法。 - 前記半導体集積回路素子実装ステップで実装した半導体集積回路素子を補強するための補強枠としてのステフナを前記フレキシブルな基板に接着するステフナ接着ステップを有し、前記接着剤塗布ステップではステフナ接着ステップで前記フレキシブルな基板に接着したステフナにも接着剤を塗布することを特徴とする請求項6記載の半導体集積回路パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140230A JP2007311624A (ja) | 2006-05-19 | 2006-05-19 | 半導体集積回路パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140230A JP2007311624A (ja) | 2006-05-19 | 2006-05-19 | 半導体集積回路パッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311624A true JP2007311624A (ja) | 2007-11-29 |
Family
ID=38844191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006140230A Pending JP2007311624A (ja) | 2006-05-19 | 2006-05-19 | 半導体集積回路パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311624A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069306A1 (ja) | 2007-11-30 | 2009-06-04 | Panasonic Corporation | 無線通信方法、無線送信装置、及び、無線受信装置 |
WO2011043493A1 (ja) * | 2009-10-08 | 2011-04-14 | 日本電気株式会社 | 半導体装置 |
-
2006
- 2006-05-19 JP JP2006140230A patent/JP2007311624A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069306A1 (ja) | 2007-11-30 | 2009-06-04 | Panasonic Corporation | 無線通信方法、無線送信装置、及び、無線受信装置 |
WO2011043493A1 (ja) * | 2009-10-08 | 2011-04-14 | 日本電気株式会社 | 半導体装置 |
JPWO2011043493A1 (ja) * | 2009-10-08 | 2013-03-04 | 日本電気株式会社 | 半導体装置 |
JP5757573B2 (ja) * | 2009-10-08 | 2015-07-29 | 日本電気株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4036863B2 (ja) | 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ | |
JP4862017B2 (ja) | 中継基板、その製造方法、プローブカード | |
KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
KR100737590B1 (ko) | 테이프 캐리어 패키지용 탭 테이프 | |
JP6246507B2 (ja) | プローブカード及びその製造方法 | |
JPH09281144A (ja) | プローブカードとその製造方法 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
JP2007042769A (ja) | 半導体装置 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
KR20110108729A (ko) | 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 | |
JP2007218890A (ja) | プローブ組立体 | |
TWI585426B (zh) | 電子裝置之基板及包含其之電子裝置 | |
WO2001036987A1 (fr) | Sonde, son procede de fabrication, et procede de verification d'un substrat a l'aide de la sonde | |
KR20110041690A (ko) | 프로브 유닛 및 이를 제조하는 방법 | |
US11895776B2 (en) | Flexible printed wiring board, joined body, pressure sensor and mass flow controller | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
JP2007311624A (ja) | 半導体集積回路パッケージおよびその製造方法 | |
JP4968424B2 (ja) | 半導体装置 | |
JPH10206464A (ja) | プローブ装置 | |
JP2007052146A (ja) | 液晶表示装置 | |
US8344521B2 (en) | Semiconductor device, semiconductor package and wiring structure | |
JP4179234B2 (ja) | 半導体装置 | |
JP4960854B2 (ja) | 電子部品検査装置用配線基板 | |
JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
JP4492976B2 (ja) | 半導体装置 |