KR100348409B1

KR100348409B1 - 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법

Info

Publication number: KR100348409B1
Application number: KR1020000085164A
Authority: KR
Inventors: 김용현; 이세구; 이정량
Original assignee: 삼성전자 주식회사
Priority date: 2000-12-29
Filing date: 2000-12-29
Publication date: 2002-08-10
Also published as: JP4095299B2; US20020106822A1; US6670816B2; TW515898B; KR20020055909A; JP2002286772A

Abstract

램버스 디램이 탑재된 RIMM 모듈의 유전율을 측정하는 데에 사용되는 테스트 쿠폰 및 이를 이용한 기판 유전율 측정 방법에 관한 것으로서, 테스트 쿠폰은 긴 트레이스와 짧은 트레이스가 형성된 복수의 테스트 패턴층을 포함하며, 테스트 패턴층은 외부로 노출되는 면을 갖는 제1 테스트 패턴층과 내부에 형성되는 제2 테스트 패턴층을 포함하고, 제1 테스트 패턴층은 테스트 프루브와 접촉되며 긴 트레이스와 짧은 트레이스에 각각 연결되어 있는 제1 프루브 패드쌍, 접지 패드 및 제2 테스트 패턴층에 형성된 긴 트레이스와 짧은 트레이스와 연결되는 제2 프루브 패드쌍을 포함하며, 제2 테스트 패턴층은 제2 프루브 패드쌍 및 긴 트레이스와 짧은 트레이스와 전기적으로 연결되어 있는 비아 접촉부를 포함하며, 제1 테스트 패턴층의 제2 프루브 패드쌍과 제2 테스트 패턴층의 비아 접촉부는 비아 구멍에 의해 연결되어 있다.

Description

복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리 모듈 기판의 유전율 측정 방법{Test coupon having multiple pattern layers and method for measuring dielectric constant of a memory module board}

본 발명은 메모리 모듈의 유전율 측정 기술에 관한 것으로서, 좀 더 구체적으로는 램버스 디램이 탑재된 RIMM 모듈의 유전율을 측정하는 데에 사용되는 테스트 쿠폰 및 이를 이용한 기판 유전율 측정 방법에 관한 것이다.

램버스 디램(Rambus DRAM; RDRAM)은 보통 4~16개의 RDRAM 단품을 탑재하여 모듈화한 림(RIMM; Rambus Interface Memory Module) 형태로 사용된다. RDRAM 시스템은 임피던스 제어 전송 선로를 사용함으로써 높은 대역폭을 제공한다. RDRAM 시스템의 전기적 특성과 논리 특성을 제어하기 위해서는, RIMM 모듈, 마더보드(mother board) 등과 같은 각각의 소자의 특성 예컨대, 임피던스, 전달 지연(propagation delay), 전달 지연 스큐(skew) 등과 같은 고주파 특성이 일정한 사양을 만족하여야 한다. 특히, 램버스 채널은 최대 초당 8억회의 데이터 전달 속도로 동작하기 때문에 고주파 특성, 예컨대 반사와 누화(crosstalk)와 같은 고주파 신호의 특성이 매우 중요하다.

시스템이 논리에 맞게 동작하려면 전기 신호의 전달 시간이 최대 사양과 최소 사양을 만족해야 하기 때문에, 전달 지연은 매우 중요한 특성이다. RIMM 모듈의 전달 지연은 주로 RIMM PCB의 전파 속도(wave velocity)와 표면 실장형 RDRAM 소자의 용량성 부하에 의해 결정된다. 일반적인 RIMM 모듈에서 PCB에 의한 지연은 전체 전달 지연의 60~90%를 차지한다.

PCB 전달 지연은 유전성 적층 재료[프리프래그(prepreg), 코아(core) 등]에 많은 영향을 받는다. 램버스 RIMM 모듈은 표준 FR-4 재질로 제조되지만 일정한 사양을 만족하는 전기적 임피던스와 전달 지연을 구현하기 위해서는 재료의 선택에 주의를 기울여야 하고 적층 구조의 최적화가 필요하다. PCB에 RDRAM이 실장되면 용량성 부하가 PCB에 추가되어 배선 또는 트레이스(trace)의 신호 전달 시간이 늘어난다. 따라서, RIMM의 집적도가 높아지면 RDRAM 소자에 의한 전달 지연이 증가한다. 또한, 입력 커패시턴스가 높은 RDRAM을 사용하면 RIMM 모듈의 임피던스는 낮아지지만 전달 지연은 더 커진다. 즉, 생산 수율을 극대화하기 위해서는, RDRAM과 PCB를 조합했을 때 임피던스 사양과 전달 지연 사양을 모두 만족하도록 RDRAM과 PCB를 최적화하는 것이 필요하다.

전달 지연을 측정하기 위해 신호의 전달 속도를 측정한다. 펄스가 어떤 구조를 통과하는 데에 걸린 시간 차이를 측정함으로써 해당 구조에 의한 전달 지연 즉, 속도를 구할 수 있다. RIMM에서 신호의 전송 시간에 관련된 사양으로는 전달 지연과 각각의 RSL(Rambus Signal Level)간의 지연 스큐(delay skew)를 나타내는 ΔTpd가 있다.

도 1과 도 2는 종래 기술에 따른 ΔTpd 측정 방법을 나타낸다. 이 종래 기술은 TDR(Time Domain Reflectometry)을 TDT(Time Domain Transmission) 모드에서 사용함으로써 속도를 측정하는 것이다.

RIMM PCB(도시 아니함) 내에 있는 검사 쿠폰(2)의 한쪽 끝에 50Ω 프루브(probe)로 펄스(4)를 넣고 착수점과 반사점 양쪽에 저 커패시턴스의 고 임피던스 프루브(6, 8)를 도 1에 도시한 바와 같이 찍어서 신호를 얻으면 TDT가 완료된다. TDT는 포착된 신호가 쿠폰 아래쪽으로 한번만 전달되기 때문에 상승 시간 응답(rist-time response)이 도 2에 도시한 바와 같이 나타나므로, TDR에 비해 그 특성이 개선된다는 장점이 있다. 도 2에서 x축은 시간을 나타내고 y축은 전압을 나타낸다. 착수점에서 얻은 신호(10)와 반사점에서 얻은 신호(12)의 차이 ΔT를 구하면 신호의 전달 속도를 알 수 있고, 유전율을 측정할 수 있다.

도 3은 또 다른 종래 기술에 따른 전달 지연 측정 방법을 나타낸다. 여기서는 이중 포트의 연속 임피던스 쿠폰를 사용하며, 벡터 네트워크 분석기(VNA; Vector Networ Analyzer)를 사용하여 전달 지연을 2개의 포트 사이의 400㎒ 사인파의 위상 지연으로 측정한다. 이 방법은 전기적 길이가 고정되어 있고 배선(trace)의 연속적인 임피던스 때문에 반사가 최소라는 점에서 절대 시간에서 정확한 측정이 가능하다. 여기에 사용되는 테스트 쿠폰은 RIMM 모듈 판넬의 사이드 판넬(side panel)에 위치한다.

그러나, 도 1 내지 도 3에 도시한 바와 같은 종래 기술에 따르면, TDR 측정 장비는 메인 타임 스케일에 한계가 있기 때문에 착수점과 반사점을 정확하게 읽을 수 없어서 측정 정확성이 떨어진다. 즉, 도 2에 도시한 바와 같이 측정 장비의 화면에 착수점과 반사점을 한눈에 볼 수 있도록 디스플레이하면, 착수점과 반사점의 위치를 정확하게 포착하는 것이 어렵다. 착수점과 반사점의 위치는, 전달 지연 시간을 측정하는 기준점이 된다. 따라서, 정확하지 않은 착수점과 반사점의 위치로 측정한 Tpd 측정값을 참값으로 할 수가 없다. 결국, 종래 기술로는 정확한 유전율을 측정하는 것이 곤란하고, 따라서 PCB 상의 특성을 제대로 알 수 없으므로, PCB 기판 자체의 특성 불량을 제대로 제어할 수 없다는 단점이 있다.

또한, ΔTpd는 그 사양이 클록에 비해 ±10㎰로 매우 엄격하기 때문에, 이것을 정확하게 예측하고 관리하는 것이 상당히 어렵다. 왜냐하면, RIMM의 ΔTpd에 영향을 미치는 요소가 모듈 PCB와 램버스 디램 각각의 특성 및 이들을 조합할 때 생기는 상호 작용 및 실제 제조 공정 상의 오차 등 다양하기 때문이다.

또한, ΔTpd를 균일하게 만들기 위해서서는 우선 각 RSL 트레이스의 길이를 같게 유지함으로써 전달 지연을 최대한 근접하게 만들 수 있으나, 이것만으로는 충분하지 않다. 왜냐하면, 트레이스의 전체 길이는 같다고 하더라도 이들을 배치하는 데에 사용되는 각종 트레이스 불연속 구조들이 각 RSL마다 동일하지 않으며, 여기에 실장되는 RDRAM 단품들도 각 핀 별로 조금씩 다른 특성을 나타내기 때문이다. 또한, 실제의 제조 공정상의 문제로 PCB 트레이스(trace)의 임피던스나 전송 속도 등이 제품에 따라 또는 하나의 제품 내에서도 각각의 트레이스 별로 조금씩 달라지게 되고, 이로 인해 일정한 한계 내에서 그 특성이 변하게 된다. 이러한 요인들은 모두 채널 지연을 변화시키게 되며 그 변화량이 비교적 작기 때문에 전체적인 전파 지연의 측면에서는 그다지 문제가 되지 않더라도 ΔTpd 입장에서는 큰 문제를 야기할 수 있다.

또한, 이러한 RIMM 각각의 특성을 제어하기 위해서는 개별 부품과 PCB의 특성을 보증하여야 하는데, 현재 RIMM PCB 설계상 각각의 신호는 비아 효과(via effect)와 벤딩 효과(bending effect)로 인해 정확한 측정이 어려운 상태이다.

따라서, 본 발명의 목적은 양산 메모리 모듈 PCB의 특성을 정확하게 측정하고 이를 바탕으로 PCB의 특성을 제어할 수 있도록 하는 테스트 쿠폰과 이를 이용한 PCB의 유전율 측정 방법을 제공하는 것이다.

본 발명의 다른 목적은 현행 측정 설비를 그대로 이용하면서도 메모리 모듈 PCB의 유전율을 효과적으로 측정하는 것이다.

본 발명의 또 다른 목적은 RIMM 메모리 모듈의 특성을 보장하는 것이다.

도 1과 도 2는 종래 기술에 따른 ΔTpd 측정을 나타낸다

도 3은 종래 기술에 따른 이중 포트 연속 임피던스 쿠폰 및 벡터 네트워크 분석기를 이용한 전달 지연 측정을 나타낸다.

도 4a 내지 도 4d는 본 발명에 따른 전달 속도 테스트 쿠폰을 나타내는 평면도이다.

도 5는 본 발명에 따른 테스트 쿠폰 및 TDR을 이용하여 측정한 신호의 파형도이다.

도 6은 본 발명에 따른 테스트 쿠폰을 이용하여 ΔTpd 측정 과정을 설명하기 위한 파형도이다.

<도면의 주요 부호에 대한 설명>

20: 테스트 쿠폰

20a, 20b, 20c, 20d: 제1, 제2, 제3, 제4 테스트 패턴층

21, 22: 트레이스

27: 접지 패드

30/31, 32/33, 34/35, 36/37: 프루브 패드쌍

40~47: 비아 구멍

본 발명에 따른 테스트 쿠폰은 메모리 모듈(memory module) 기판의 신호 전달 속도를 측정하기 위한 테스트 쿠폰(test coupon)으로서, 상기 테스트 쿠폰은 각각 긴 트레이스와 짧은 트레이스가 형성된 복수의 테스트 패턴층을 포함하며, 상기 테스트 패턴층은 외부로 노출되는 면을 갖는 제1 테스트 패턴층과 내부에 형성되는 제2 테스트 패턴층을 포함하고, 상기 제1 테스트 패턴층은 테스트 프루브와 접촉되며 상기 긴 트레이스와 짧은 트레이스에 각각 연결되어 있는 제1 프루브 패드쌍, 접지 패드 및 상기 제2 테스트 패턴층에 형성된 긴 트레이스와 짧은 트레이스와 연결되는 제2 프루브 패드쌍을 포함하며, 상기 제2 테스트 패턴층은 상기 제2 프루브 패드쌍 및 긴 트레이스와 짤은 트레이스와 전기적으로 연결되어 있는 비아 접촉부를 포함하며, 상기 제1 테스트 패턴층의 제2 프루브 패드쌍과 제2 테스트 패턴층의비아 접촉부는 비아 구멍에 의해 연결되어 있다.

상기 제1 테스트 패턴층과 제2 테스트 패턴층 사이에는 유전층과 접지층이 적층되며, 긴 트레이스와 짧은 트레이스는 그 길이차가 100 mm 이상인 것이 바람직하고 짧은 트레이스의 길이는 최소한 50 mm이다.

본 발명에 따른 기판의 유전율을 측정하는 방법은, (A) 테스트 프루브와 접촉되며 상기 긴 트레이스와 짧은 트레이스에 각각 연결되어 있는 제1 프루브 패드쌍, 접지 패드 및 상기 제2 테스트 패턴층에 형성된 긴 트레이스와 짧은 트레이스와 연결되는 제2 프루브 패드쌍을 포함하며 외부로 노출되는 면을 갖는 제1 테스트 패턴층과, 상기 제2 프루브 패드쌍 및 긴 트레이스와 짤은 트레이스와 전기적으로 연결되어 있는 비아 접촉부를 갖는 제2 테스트 패턴층을 갖는 테스트 쿠폰을 준비하는 단계, (B) 상기 테스트 쿠폰의 트레이스에 프루브 팁을 접속하는 단계, (C) 상기 프루브 팁과 연결된 측정 장비의 수직 스케일과 시간 스케일을 조정하는 단계, (D) 상기 프루브 팁을 통해 입력 신호를 인가하여 신호 파형을 읽는 단계, (E) 제1 커서(cursor)를 이동하여 상기 트레이스의 임피던스값을 확인하고 Tpd 값을 측정하는 단계, (F) 제2 커서를 이동하여 상기 제1 커서의 임피던스값보다 소정의 값만큼 더 높은 지점에 상기 제2 커서를 놓고 Tpd 값을 측정하는 단계, (G) 상기 긴 트레이스와 짧은 트레이스의 Tpd 측정값을 기준으로 상기 테스트 쿠폰을 구성하는 복수의 패턴층별로 Tpd 편차값을 산출하는 단계, (H) 상기 Tpd 편차값을 기준으로 상기 패턴층의 유전율을 산출하는 단계를 포함한다. 상기 유전율 산출 단계에서 유전율은 "유전율 = [(Tpd × 29.8)/길이]"로 산출되며, 여기서 길이는 긴 트레이스와 짧은 트레이스의 Tpd 편차를 나타낸다.

램버스 채널은 예컨대, 400 ㎒의 고속 클록을 가진 상승 에지(rising edge) 또는 하강 에지(falling edge)에서 데이터를 전달하는 아주 빠른 칩간 인터페이스(chip-to-chip interface)에 기초한다. 데이터 라인, 클록 라인 및 제어 라인들은 엄격한 타이밍 조건을 만족하는 예컨대, 800 mV의 논리 레벨을 가진다. 이것은 어느 정도 아날로그적인 특성이 나타내며, 이것에 의해 램버스 신호 레벨(RSL; Rambus Signaling Level) 환경이 만들어진다. 보통, 램버스 채널은 30개의 임피던스-제어 정합 전송 선로들로 구성되는 것이 보통인데, 여기에는 2개의 9-비트 폭의 데이터 버스, 3-비트 폭의 행 버스(row bus), 5-비트 폭의 열 버스(column bus) 및 클록 버스가 포함된다. 본 발명자는 이러한 RSL 채널을 간단한 모델로 변환하여 해석함으로써, 트레이스 임피던스, 유전율 및 RDRAM의 RLC 변화가 ΔTpd에 미치는 영향에 대해 고찰하였고, 트레이스의 구부러짐(bend)이나 비아(via)가 전달 지연과 어떤 관계를 가지는지 해석하였다.

그 결과, 트레이스의 구부러짐 보다는 비아가 ΔTpd에 더 큰 영향을 미치는 것으로 나타나, RIMM PCB를 설계할 때 그 효과를 반드시 고려해야 하며, 트레이스의 임피던스, 유전율 및 RDRAM의 RLC 변화와 같은 파라미터(parameter)들이 RIMM의 사양을 만족하는 범위 내에서 변하는 경우에도, ΔTpd의 측면에서는 사양을 벗어나는 경우가 발생할 수 있다는 사실을 확인하였으며, 이에 따라 설계 및 공정상에서 이들 파라미터들을 좀 더 엄격하게 관리할 필요가 있다.

이를 위해서 RIMM PCB 자체의 전기적 특성, 특히 유전율 값을 정확하게 측정하는 것이 필요하다. 특히, 별도의 측정 장비 투자 없이 현재 사용하고 있는 측정 장비를 활용하여 실제 양산 PCB의 유전율 값을 알아내는 것이 중요하다.

실시예

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해 설명한다.

도 4a 내지 도 4d는 본 발명에 따른 전달 속도 테스트 쿠폰의 평면도이다. 보통 PCB를 제조할 때 여러개의 단품 모듈 기판[또는 피스(piece)라고도 함]이 한조로 구성되어 있는 작업 판넬(work panel)을 준비한다. 예를 들어서, 하나의 작업 판넬에는 총 30개의 단품 모듈 기판이 포함된다. 메모리 모듈 제조 업체에서는 이 작업 판넬을 낱개로 절단 분리하여 단품 모듈 기판을 준비한다. 한편, 본 발명에 따른 테스트 쿠폰은 하나의 작업 판넬에 예컨대, 4개 형성된다. 작업 판넬에서의 테스트 쿠폰의 위치는 고정된 것은 아니지만, 중앙에 1개, 주변부에 2개 이상 제조하는 것이 보통이다.

본 발명에 따른 테스트 쿠폰(20)은 복수의 테스트 패턴층(20a, 20b, 20c, 20d)이 절연층, 접지층을 사이에 두고 적층된 구조이다. 각각의 테스트 패턴층은 PCB의 신호 패턴층과 동일한 금속, 예컨대 알루미늄으로 형성되며, 절연층은 PCB 제조에 사용되는 유전층과 동일하다. 각각의 테스트 패턴층은 PCB 제조 공정에서 신호 패턴층을 형성할 때 함께 만들어지며, 테스트 쿠폰(20)은 PCB 제조 공정 단계를 통해 동시에 제조된다. 따라서, 테스트 쿠폰(20)을 사용하여 측정한 값은 실제의 양산 PCB의 특성을 그대로 반영한다.

도 4a의 테스트 패턴층(20a)은 예컨대, 층 1에 위치하고, 도 4b의 테스트 패턴층(20b)은 예컨대, 층 3에 위치하며, 도 4c의 테스트 패턴층(20c)은 예컨대, 층 5에 위치하고, 도 4d의 테스트 패턴층(20d)은 예컨대, 층 7에 위치한다. 나머지 층 2, 4, 6은 예컨대, 접지판이다. 여기서, 층의 번호는 단품 모듈 기판(또는 작업 판넬)을 구성하는 층의 번호를 적층 순서대로 나열한 것과 동일하다. 따라서, 예컨대 층 1에 위치하는 테스트 패턴층(20a)은 단품 모듈 기판이 최상부에 위치하는 신호 패턴층에 대응되며 테스트 프루브(probe)와 직접 접촉할 수 있다.

각각의 테스트 패턴층(20a, 20b, 20c, 20d)은 긴 트레이스(21a, 21b, 21c, 21d)와 짧은 트레이스(22a, 22b, 22c, 22d)를 포함하는데, 각각의 긴 트레이스(21)와 짧은 트레이스(22)는 길이차가 100 ㎜ 이상인 것이 바람직하며 짧은 트레이스(22)는 그 길이가 50 ㎜ 이상이 것이 바람직하다. 예를 들어서, 긴 트레이스(21)는 그 길이가 280.55 ㎜이고 짧은 트레이스(22)의 길이는 76.73 ㎜이다. 이러한 수치 한정은 경험적으로 산출된 값으로서 현재 사용되고 있는 측정 장비, 예컨대, 테크트로닉스(Tektonix) 사에서 제공하는 측정 장비의 한계로 인해 설정되는 값이다. 트레이스의 길이가 50 mm 이하인 경우, Tpd나 임피던스의 실제값과 측정값의 오차가 너무 크기 때문에, 측정값을 참값으로 할 수 없다. 마찬가지로, 테스트 쿠폰 트레이스의 길이 차이가 100 mm 이하인 경우에도 Tpd와 임피던스 측정값을 참값으로 할 수 없다.

제1 테스트 패턴층(20a)은 제1 프루브 패드쌍(30, 31), 제2 프루브 패드쌍(32, 33), 제3 프루브 패드쌍(34, 35), 제4 프루브 패드쌍(36, 37) 및 접지 패드(27)를 포함한다. 제2, 제3, 제4 테스트 패턴층(20b, 20c, 20d)은내층(internal layer)으로서, 각각의 긴 트레이스(21b, 21c, 21d)와 짧은 트레이스(22b, 22c, 22d)는 비아 접촉부(32a, 33a) (34a, 35a) (36a, 37a)를 포함한다. 제1 프루브 패드쌍(30, 31)은 각각 제1 테스트 패턴층(20a)의 긴 트레이스(21a)와 짧은 트레이스(22a)와 연결되어 있다. 제1 테스트 패턴층(20a)의 제2 프로브 패드쌍(32, 33)은 제2 비아(42, 43)를 통해 제2 테스트 패턴층(20b)의 비아 접촉부(32a, 33a)와 연결되어 있다. 제1 테스트 패턴층(20a)의 제3 프로브 패드쌍(34, 35)은 제3 비아(44, 45)를 통해 제3 테스트 패턴층(20c)의 비아 접촉부(34a, 35a)와 연결되어 있다. 제1 테스트 패턴층(20a)의 제4 프로브 패드쌍(36, 37)은 제4 비아(46, 47)를 통해 제4 테스트 패턴층(20d)의 비아 접촉부(36a, 37a)와 연결되어 있다. 비아 구멍(40~47)들은 테스트 쿠폰(20)의 제1 테스트 패턴층(20a)에서 제4 테스트 패턴층(20d)까지 관통하도록 형성되어 있는데, 이것은 한번의 비아 구멍 형성 공정으로 모든 비아들을 형성하기 때문이다.

제1 층

검사 쿠폰(20)에 펄스를 넣고 프루브 패드에서 TDR하여 신호를 얻으면 예컨대, 도 5에 나타낸 바와 같은 파형이 얻어진다. 예컨대, 제2 패턴층(20b)의 유전율을 측정하기 위해, 제2 프루브 패드쌍(32, 33)과 접지 패드(27)에 프루브를 찍으면 도 5의 신호 파형이 나타난다. 도 5에서 x축은 시간을 나타내고 y축은 임피던스를 나타낸다. 파형(42)는 짧은 트레이스(22)의 신호를 나타내고 파형(43)는 긴 트레이스(21)의 신호를 나타낸다. 두개의 트레이스(21, 22) 사이의 전달 시간차 ΔT를 측정하면 PCB를 구성하는 각 패턴층의 유전율을 구할 수 있다. 전달 속도를 V라 하고, 트레이스의 길이를 ℓ이라 했을 때 전달 시간차 ΔT는 다음 수학식 1과 같다.

ΔT = 2ℓ/V

따라서, 전달 속도 V는

V = 2 ℓ/ ΔT

한편, 신호의 전달 속도와 유전율의 관계는 다음 수학식 3과 같이 표현된다.

(여기서, C는 광속, ε_r은 유전율)

수학식 2와 수학식 3에 의해

이를 일반화하면,

여기서, 길이는 긴 트레이스와 짧은 트레이스의 Tpd 편차를 말한다.

다음으로, 긴 트레이스와 짧은 트레이스를 TDR로 프루빙하여 Tdp를 측정하는 일례를 도 6을 참조로 설명한다. 이 예에서는 디지털 샘플링 오실로스코프로서 테크트로닉스(Tektonix) 사의 TEK 11801 장비를 사용하고, TDR 샘플 헤드로서 TEKSD-24를 사용한 것이다. 신호 케이블은 50 Ω 케이블이고 프루브 팁은 206-0398-00 규격의 프루브를 사용하였다.

긴 트레이스 측정

측정하고자 하는 RIMM 테스트 쿠폰을 준비한다.

도 4의 테스트 쿠폰의 긴 트레이스에 프루브 팁을 접속한다. 이것은 시간 스케일 위치 세팅과 Tdp 측정점을 설정하기 위한 것이다. 이때, 장비의 메인 시간 스케일은 500ps/div로 되어 있다.

수직 스케일을 200 mρ/div로 설정한다.

메인 시간 스케일을 100 ps씩 순차적으로 이동한 다음 긴 트레이스의 오픈 파형이 보이도록 시간 스케일을 조정해가면서 최종 50 ps/div에 세팅한다. 이때, 시간 스케일 50 ps/div로 긴 트레이스 오픈 파형이 28Ω 라인과 동시에 나타나야 한다.

시간 스케일 위치 세팅이 완료되어 스크린에 나타나면 Tdp 측정을 시작한다.

테스트 쿠폰 긴 트레이스에 프루브 팁을 접촉시켜 측정을 시작한다.

프루브 팁 접촉 후 파형 평균을 오프(off)에서 온(on)으로 변경한다. 이때, 평균 32 카운터가 0에서 32까지 변화하며, 32가 완료되면 파형 중지 버튼을 누른다. 이러한 측정은 수동 프루빙으로서 기술적인 프루빙이 필요하며 파형 중지 전에 파형 변화 상태를 반드시 점검하여야 한다.

스크린 부위의 커서(cursor)를 눌러, 커서 타입을 한쌍의 점(paired dots)으로 변경한다.

커서의 이동 크기를 1 ps로 변경하여 측정 정확도를 최대화한다.

커서-1를 이동하여 긴 트레이스 28Ω 라인에 세팅한 후 임피던스값을 확인하고 Tpd 값을 측정한다 (도 6의 점 C).

커서-2를 이동하여 커서-1의 임피던스값(C) 보다 5Ω 높은 지점에 커서-2를 세팅한 후 Tpd값을 측정한다 (도 6의 점 D). 즉, 점 C가 28Ω인 경우 33Ω에 커서-2를 세팅하여 Tpd 값을 측정한다. 이것은 긴 트레이스와 짧은 트레이스에 대한 측정점을 일치시키기 위한 것이다. 즉, 임피던스값을 기준점으로 일정한 임피던스값을 더한 지점에 측정점을 설정한다. 이 실시예에서는 5Ω을 일률적으로 더한 값을 측정점을 잡았지만, 이 임피던스 값은 반드시 5Ω으로 한정되는 것은 아니다.

짧은 트레이스 측정

상기 긴 트레이스 측정 방법 및 순서와 동일하다.

유전율 측정

긴 트레이스/짧은 트레이스의 Tpd 값 측정이 완료되면, 각 층별로 긴 트레이스/짧은 트레이스의 Tpd 편차값을 산출한다.

측정 결과 층 3에 대한 Tpd 편차는 1.366 ns이고, 이것을 위 수학식 5에 따라 계산하면 층 3의 유전율은 4.602이다. 층 5에 대한 Tpd 편차는 1.381 ns이고, 이것을 위 수학식 5에 따라 계산하면 층 5의 유전율은 4.151이다. 층 7에 대한 Tpd 편차는 1.377 ns이고, 이것을 위 수학식 5에 따라 계산하면 층 7의 유전율은 4.114이다. 따라서, 평균 유전율은 4.109이고 층간 유전율 편차는 0.089이다.

PCB 및 RDRAM 특성 변동에 따른 전달 지연의 변화

RIMM의 각 RSL 채널은 언로더(unlad)부와 로더(load)부로 나눌 수 있는데, 언로더부는 28Ω의 특성 임피던스를 가지는 전송 선로로 구성되어 있으며 로버부는 이 보다 높은 임피던스를 가지는 전송 선로로서 여기에 RDRAM이 실장되면 그 커패시턴스 성분의 부하 작용에 의해 등가 채널 임피던스가 28Ω이 되도록 설계된다. PCB 제조에서는, 언로드부와 로드부의 임피던스를 특정값 예컨대, 28Ω및 41Ω이 되도록 설계한다. 그러나, 공정 조건에 따라 실제 제조된 PCB의 임피던스는 설계치와 다른 값을 가질 수 있다. 예를 들어서, PCB 트레이스 에칭 과정에서 트레이스의 폭이 달라지거나, 층별로 유전체나 도체의 두께가 원래의 설계치에서 벗어날 수도 있고, PCB 재질에 있어서도 그 구성 성분의 함량비에 따라 유전율에 차이를 보인다. 이런 요인들은 채널 임피던스를 변화시킬 뿐만 아니라 각 채널별 지연에도 차이를 일으킨다. 트레이스 임피던스의 변화에 따른 Tpd 변화량을 조사한 결과, RIMM의 Tpd는 언로더부 보다는 로더부의 임피던스 변화에 더 큰 영향을 반는다.

한편, PCB 기판의 유전율 변화가 Tpd에 미치는 영향은 크게 2가지로 나누어 볼 수 있다. 유전율의 변화는 먼저 트레이스상에서의 전파 속도를 변화시킴으로써 직접적으로 Tpd에 영향을 주며, 다른 한편으로는 트레이스의 임피던스 변화에 의해 Tpd 변화에 영향을 미친다. 그런데, 이 2가지 효과가 Tpd 변화에 일으키는 작용은 서로 반대되는 방향으로 나타난다. 예를 들어서, 유전율이 감소하면 전파 속도의 증가로 Tpd가 줄어들게 되지만 이와 동시에 임피던스를 증가시키게 되고 따라서 Tpd는 증가한다. 그러나, 전체적으로는 전송 속도의 변화에 의한 Tpd의 변화가 더 크게 나타난다. 기판의 유전율의 변화가 임피던스는 변화시키지 않고 단순히 전송속도만을 변화시킨다고 가정할 경우 Tpd의 변화는 -13.6ps ~ 12ps 수준이 되지만, 이에 동반하는 임피던스 변화가 그 효과를 어느 정도 상쇄시킴으로써 전체적인 Tpd의 변화는 이 보다 약간 작게 나타난다.

이상 설명한 바와 같이, 본 발명에 따르면, 현행 TDR 측정 설비를 그대로 이용하면서도 메모리 모듈 특히, RIMM 모듈 PCB의 유전율을 효과적으로 측정하는 것이 가능하다.

Claims

메모리 모듈(memory module) 기판의 유전율을 측정하는 테스트 쿠폰(test coupon)으로서,

상기 테스트 쿠폰은 각각 긴 트레이스와 짧은 트레이스가 형성된 복수의 테스트 패턴층을 포함하며, 상기 테스트 패턴층은 외부로 노출되는 면을 갖는 제1 테스트 패턴층과 내부에 형성되는 제2 테스트 패턴층을 포함하고,

상기 제1 테스트 패턴층은 테스트 프루브와 접촉되며 상기 긴 트레이스와 짧은 트레이스에 각각 연결되어 있는 제1 프루브 패드쌍, 접지 전원과 연결되는 접지 패드 및 상기 제2 테스트 패턴층에 형성된 긴 트레이스 및 짧은 트레이스와 연결되는 제2 프루브 패드쌍을 포함하며, 상기 제2 테스트 패턴층은 상기 제2 프루브 패드쌍 및 긴 트레이스와 짧은 트레이스와 전기적으로 연결되어 있는 비아 접촉부를 포함하며,

상기 제1 테스트 패턴층의 제2 프루브 패드쌍과 제2 테스트 패턴층의 비아 접촉부는 비아 구멍에 의해 연결되어 있는 것을 특징으로 하는 테스트 쿠폰.
제1항에서, 상기 짧은 트레이스는 그 길이가 50 mm 이상인 것을 특징으로 하는 테스트 쿠폰.
제1항 또는 제2항에서, 상기 짧은 트레이스와 긴 트레이스는 그 길이차가100 mm 이상인 것을 특징으로 하는 테스트 쿠폰.
제1항에서, 상기 제1 테스트 패턴층과 제2 테스트 패턴층 사이에는 접지층과 유전층이 포함되는 것을 특징으로 하는 테스트 쿠폰.
제1항에서, 상기 테스트 쿠폰은 복수의 램버스 디램을 모듈화한 림(RIMM) 모듈 기판을 제조하는 과정에서, 상기 모듈 기판과 동시에 제조되는 것을 특징으로 하는 테스트 쿠폰.
제1항에서, 상기 복수의 테스트 패턴층은 알루미늄 금속 패턴으로 형성된 것을 특징으로 하는 테스트 쿠폰.
기판의 유전율을 측정하는 방법으로서,

테스트 프루브와 접촉되며 상기 긴 트레이스와 짧은 트레이스에 각각 연결되어 있는 제1 프루브 패드쌍, 접지 패드 및 상기 제2 테스트 패턴층에 형성된 긴 트레이스와 짧은 트레이스와 연결되는 제2 프루브 패드쌍을 포함하며 외부로 노출되는 면을 갖는 제1 테스트 패턴층과, 상기 제2 프루브 패드쌍 및 긴 트레이스와 짤은 트레이스와 전기적으로 연결되어 있는 비아 접촉부를 갖는 제2 테스트 패턴층을 갖는 테스트 쿠폰을 준비하는 단계,

상기 테스트 쿠폰의 트레이스에 프루브 팁을 접속하는 단계,

상기 프루브 팁과 연결된 측정 장비의 수직 스케일과 시간 스케일을 조정하는 단계,

상기 프루브 팁을 통해 입력 신호를 인가하여 신호 파형을 읽는 단계,

제1 커서(cursor)를 이동하여 상기 트레이스의 임피던스값을 확인하고 신호의 전달 지연 시간(Tpd) 값을 측정하는 단계,

제2 커서를 이동하여 상기 제1 커서의 임피던스값보다 소정의 값만큼 더 높은 지점에 상기 제2 커서를 놓고 Tpd 값을 측정하는 단계,

상기 긴 트레이스와 짧은 트레이스의 Tpd 측정값을 기준으로 상기 테스트 쿠폰을 구성하는 복수의 패턴층별로 Tpd 편차값을 산출하는 단계,

상기 Tpd 편차값을 기준으로 상기 패턴층의 유전율을 산출하는 단계

를 포함하는 기판 유전율 측정 방법.
제7항에서, 상기 유전율 산출 단계에서 유전율은 "유전율 = [(Tpd × 29.8)/길이]"로 산출되며, 여기서 길이는 긴 트레이스와 짧은 트레이스의 Tpd 편차인 것을 특징으로 하는 기판 유전율 측정 방법.
제7항 또는 제8항에서, 상기 긴 트레이스와 짧은 트레이스는 그 길이차가 100 mm 이상인 것을 특징으로 하는 기판 유전율 측정 방법.
제7항 또는 제8항에서, 상기 짧은 트레이스는 길이가 50 mm 이상인 것을 특징으로 하는 기판 유전율 측정 방법.
제7항 또는 제8항에서, 상기 Tpd 측정은 긴 트레이스와 짧은 트레이스를 TDR(Time Domain Reflectometry)로 프루빙함으로써 이루어지는 것을 특징으로 하는 기판 유전율 측정 방법.
제7항에서, 상기 기판은 복수의 램버스 디램을 모듈화한 림(RIMM) 모듈 기판인 것을 특징으로 하는 기판 유전율 측정 방법.
제12항에서, 상기 테스트 쿠폰은 상기 RIMM 모듈 기판을 제조하는 과정에서 상기 기판과 동시에 제조되는 것을 특징으로 하는 기판 유전율 측정 방법.