TW515898B - Test coupon having multiple pattern layers and method for measuring dielectric constant of a memory module board using such a test coupon - Google Patents
Test coupon having multiple pattern layers and method for measuring dielectric constant of a memory module board using such a test coupon Download PDFInfo
- Publication number
- TW515898B TW515898B TW090115975A TW90115975A TW515898B TW 515898 B TW515898 B TW 515898B TW 090115975 A TW090115975 A TW 090115975A TW 90115975 A TW90115975 A TW 90115975A TW 515898 B TW515898 B TW 515898B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern layer
- test pattern
- test
- tpd
- long
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2617—Measuring dielectric properties, e.g. constants
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
Description
515898 A7 B7 五、發明説明( 發明背景 1 .發明之技術範疇 本發明係有關記憶模組介電常數之測量技術’特別係有 關用於RIMM模組之介電常數測量的測試條以及使用該測 試條之測試方法。 2.相關技爇説明 通常蘭巴斯(Rambus)DRAM(後文稱作「RDRAM」)係以 具有4至16個個別RDRAM裝置的RIMM(蘭巴斯介面記憶模 組)形式使用。蘭巴斯記憶模組經由使用具有經過控制阻 抗傳輸線而提供高頻寬。爲了控制系統的電性及邏輯特 徵,各個組件例如RIMM模組、主機板等被規定各項參數 例如阻抗、傳播延遲、傳播延遲差異等。特別由於蘭巴斯 通道係於高達每秒8億傳輸的較高資料速率操作因而高頻 性質例如反射以及串音等相當重要。 由於電信號的傳播時間須符合系統邏輯功能的最大規格 及最小規格,故傳播延遲是一項重要參數。RIMM模組的 傳播延遲主要係由RIMM PCB(印刷電路板)的波速度以及 表面黏貼RDRAM裝置之電容負載決定。於典型RIMM模 組,裸板PCB延遲占總延遲的60-90%。 印刷電路板傳播延遲與介電積層物質(預浸料坯、核心等) 有強力關聯。蘭巴斯RIMM模組係以標準FR-4材料製備, 但須小心選擇材料以及做最理想化的堆疊俾達成特定電阻 抗及傳播延遲。RDRAMs增加裸板PCB的電容負載,增加 軌線信號的總傳播時間。若於PCB之RDRAM組件安裝密度 -4- 本紙张尺度適用中國國家標準(CNS) A4規格(21〇x297公釐) 515898 A7 B7 五、發明説明(2 ) 增高,則來自RDRAM裝置的延遲也變高。進一步,RIMM 模組於使用具有較高輸入電容的RDRAMs建立時將具有較 高傳播延遲及較低阻抗。相反地,RIMM模組當使用具有 較低輸入電容的RDRAMs建立時將具有較低傳播延遲及較 高阻抗。因此爲了獲得最大高容積產率,RDRAMs及PCBs 須最理想化因而當組裝成爲模組時將滿足阻抗及傳播延遲 的規定。 一種傳播延遲測量方法係測量傳播速度。爲了獲得速度 換言之傳播延遲,結構延遲係經由測量脈衝傳播通過結構 所耗的時間差異而決定。有關RIMM模組傳輸時間的規格 包括傳播延遲以及ΔΤροΙ,其表示各個RSL(蘭巴斯信號位 準)間的延遲差異。 圖1及2説明根據先前技藝之△ Tpd測量方法。此種方法 經由使用TDR(時間領域反射計量術)於TDT(時間領域傳輸) 模式測量速度。 TDT係經由設置後捕捉信號完成,如圖1所示,TDT係經 由於設置低電容而高阻抗探針6及8於發射點及反射點,以 及使用50歐姆探針將脈衝4載入測試條2—端捕捉信號而完 成。TDT優於TDR之優點爲被捕捉的信號僅一次向下傳播 通過測試條,獲得如圖2所示之改良上升時間反應。圖2 中,X軸表示時間,y軸表示電壓位準。經由測量於發射點 捕捉的信號10與於反射點捕捉的信號12間之差異△ T可得 知傳播延遲及介電常數。 圖3顯示測量傳播延遲之另一項習知方法。測量傳播延 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 515898 A7 B7 五、發明説明(3 ) 遲及速度之方法係使用雙埠連續阻抗測試條。使用向量網 路分析儀,傳播延遲被測量爲兩個埠間400-百萬赫正弦波 的相位延遲。此種先前方法獲得絕對時間最準確的測量 値,原因在於電長度固定以及由於軌線的連續阻抗故反射 減至最低。此種偵測條可置於典型RIMM模組面板之側板 上。 但圖1至3所示先前技藝由於目前可利用的TDR測量儀器 的主要時間刻度的限制,因而無法確保可靠且精準的測 量,目前儀器的時間刻度無法測定確切發射波緣及反射波 緣。此種發射緣及反射緣的無法定點乃藉TDR測量傳播延 遲的主要限制。例如如圖2所示,於測量儀器之畫面上可 見顯示發射點及反射點因而難以定位眞正發射點及反射 點,發射點及反射點爲傳播延遲測量上的參考點。因此基 於不準確的發射點及反射點獲得的Tpd測量値非爲實際 値。結果使用習知方法,RIMM PCB的精準介電常數, PCB的性質難以得知,因而無法對板本身的性質的變化做 控制。 此外,因△ Tpd的規格爲土 10微微秒,該規格比時脈更 苛刻,因而高度難以精準估計及管理△ Tpd規定。部分困 難原因包括影響RIMM △ Tpd的參數係依據模組PC3B以及安 裝的RDRAMs性質、組合RDRAMs與PCB時的交互操作、 以及製造過程的誤差而改變。 此外爲了讓△ Tpd變一致,個別爲等長的RSL軌線造成軌 線的傳播延遲較爲類似但仍不足:即使軌線總長變完全相 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
515898 A7 ____ B7 五、發明説明(4 ) 等,各RSL軌線仍具有不同性質,原因在於非對稱結構用 於設置軌線以及安裝的個別RDRAMs依據接腳而定顯示略 爲不同的性質。進一步由於製造過程造成的問題,PCB軌 線之阻抗及傳播延遲於各產品間改變以及甚至於同一產物 的各條軌線間變化,結果導致性質於指定範圍變異。此等 因素全部皆改變通道延遲,變化量相當小,鑑於整體傳播 延遲不會成爲嚴重問題。但此種變異就厶Tpd而言可能引 發顯者·問題。 此外,須確定各組件及PCB性質俾控制各個被安裝的 RIMMs,但既有的rimm PCB設計由於通孔效應以及各個 信號的彎曲效應故無法提供精準測量。 發明概要 本發明之目的係提供一種測試條以及測量PCB之介電常 數之方法,其可精準測量所製造的記憶模組性質,以及基 於測量得的資料控制PCB性質。 本發明之另一目的係以成本效益方式使用既有的測量儀 器測量記憶模組PCB性質。 本發明之進一步目的係確定一致且可預測的rimm記憶 模組性質。 根據本發明之測試條係用於測量記憶模組板妁信號傳播 性質’測試條包含多重測試圖案層各自設置有長及短軌 線。測試圖案層包含具有暴露面的第一測試圖案層,以及 形成於内部的第二測試圖案層。第一測試圖案層包含第一 對探針襯墊分別連結至長及短軌線,一接地襯墊以及第二 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515898 A7 B7 五、發明説明(5 對探針襯塾分別連結至形成於第二測試圖案層長及短軌 線。第二測試圖案層包含通孔接觸線電互連至第二對探針 ,墊及長及短軌線。第一測試圖案層之第二對探針襯墊以 及第二測試圖案層之通孔接觸線係藉通孔連結在一起。 介於第一與第二測試圖案層間堆疊一層介電質層以及一 層接地層。長軌線與短軌線間之長度差異較佳大於丨〇〇毫 米’短軌線長度較佳至少5〇亳米。 一種測量記憶模組板之介電常數之方法包含下列步骤: (A)製備一測試條’包含第一測試圖案層及第二測試圖案 層,該第一測試圖案層設置有第一對測試襯墊各自分別連 結至長及短軌線,接地襯墊,以及第二對探針襯墊各自連 結至形成於第一測試圖案層的長及短執線,第二測試圖案 層設置有通孔接觸線電互連至第二對探針襯墊及長及短軌 線;(B)連結探針梢端至測試條軌線;(c)調整連結至探針 襯整之測試儀器的時間刻度以及垂直刻度;(D)經由探針 梢端施加輸入信號讀取信號波形;(E)經由移動第一游標 測量信號傳播延遲時間(Tpd)以及確證軌線阻抗値;(f): 由移動第二游標至比第-游標阻抗値高預定値的點而❹ TPd値至基於對長及短軌線之測量Tpd値,根據測試條圖案 層計算TPd偏差;以及(H)基於計算得的Tpd偏差値計赏 圖案層介電常數。 ^ 於計算步驟(H), = [(Tpd 29.8)/長度] 差」。 根據下式獲得介電常數「介電常數 此處長度表示於長及短軌線之Tpd偏 -8- 515898 A7 B7 五、發明説明(6 ) 蘭巴斯通道係基於極高速的晶片至晶片介面,其係於 400百萬赫差異時脈的上升緣及下降緣傳輸資料。資料、 時脈及控制線具有邏輯位準800毫伏,其須符合聂苛刻的 時續要求。此乃部分組成蘭巴斯發訊位準(RSL)環境的類 比特徵。通常蘭巴斯通道係由30條經過控制阻抗之匹配傳 輸線組成,此處涵括兩個9位元寬資料匯流排,一個3位元 寬列匯流排,一個5位元寬欄匯流排以及一個時脈匯流 排。發明人經由將通道模式化以及轉變而分析此等RSL通 道,研究軌線阻抗A Tpd、介電常數以及RDRAMs之RLC變 化的影響,以及研究執線及通孔之傳播延遲與彎曲間的關 係。 結果發現△ Tpd受通孔的影響比執線的彎曲更大。此項 因素於設計RIMM PCBs時須考量。進一步,即使執線阻 抗、介電常數以及RDRAMs之RLC變異等參數係在RIMM之 預定標準或規格範圍以内變化,但就△ Tpd而言可能出現 不合規格。因此於設計之製造過程需要更嚴格控制該等參 數。 如此精準測量RIMM PCB本身的電性質特別介電常數具 有顯著價値。特別重要地係獲得實際製造的PCBs之介電 常數資料,同時採用既有的測量儀器俾無需額外設備投 資。 此等及其它特色及優點由後文詳細説明連同附圖一起考 量將更爲明瞭。重要地須指出圖示説明無須照比例繪製, 且可能有其它未特別舉例説明之本發明之具體實施例。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 515898 A7 B7 五、發明説明(7 圖式之簡單説明 圖1及2顯示習知△ Tpd測量方法。 圖3顯示使用雙埠連續阻抗測試條及向量網路分析儀測 量傳播延遲及習知方法。 圖4a至4d爲根據本發明之具體實施例之傳播速度測試條 之平面圖。 圖5顯示使用測試條及TDR(時間領域反射計量術)測量得 之信號波形圖。 圖6爲波形圖顯示使用本發明之測試條測量△ Tpd之方 法。 較佳具體實施例之詳細説明 圖4a至4d爲根據本發明之傳播速度測試條之平面圖。爲 了製造印刷電路板,準備由預定數目的個別模組板(也稱 做「工作件」)組成的工作面板。例如單一工作面板有3〇 個工作件。記憶模組製造商藉分開工作面板而準備個別模 一 組板。它方面’根據本發明之測試條例如係以一個工作面 板上有四個測試條之數目製成。測試條於工作面板的位置 並無特殊限制,通常於中心設置測試條之一,而於工作面 板之週邊區設置多於二測試條。 本發明之測試條20具有多重測試圖案層2〇a、2〇b、2〇c 及20d插置絕緣層及接地層堆疊形成的堆疊結構。各測試 圖案層係由印刷電路板的信號圖案層的相同材料例如鋁製 成,絕緣層係由製造印刷電路板使用的介電層之相同材料 製成。各測試圖案層係於印刷電路板製造過程形成信號圖 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515898 A7 B7 五、發明説明(8~^ ^ 案層以及印刷電路板製造過程的製造測試條2〇同時形成。 如此使用測試條20之測量値可反映出所製造的印刷電路板 的實際特性。 圖4a之測試圖案層20a例如係位於層i,而圖仆之測試圖 案層20b例如係位於層3。同理,圖4c測試圖案層2〇c例如 位於層5,圖4d測試圖案層20d例如位於層7。其餘各居2、 4及6例如爲接地層。此處層數係由組成個別模組板(或工 作面板)之各層的堆疊順序決定。例如層1的測試圖案層 20a係對應模組板頂部的信號圖案層,且直接接觸測試探 針。 各測試圖案層20a至20d包含長執線2 1 a至2 1 d以及短執綠 22a至22d。長及短軌線21及22之長度差異較佳大於1〇〇毫 米,短軌線22長度係大於50毫米。例如長軌線21長28〇55 毫米,短執線22長76.73毫米。此等軌線維度的選擇係依據 例如得自特充尼克(Tektronix)公司之測量儀器的測量限度 決定的實驗値而定。若長與短執線長度差異小於5〇毫米, 則Tpd與阻抗之實際値與測量値間的誤差過大而無法確定 測量値。同理,當測試條軌線長度差異小於i 〇〇毫米時, Tpd與阻抗測量値無法視爲實際値。 第一測試圖案層20a包括第一對探針襯塾30及31,第二 對探針襯墊32及33,第三對探針襯墊34及35,第四對探針 槪塾36及37以及接地觀塾27。弟二、第三及第四測試圖案 層20b、20c及20d爲内層,長軌線21b、21c及2 Id以及短 執線22b、22c及22d包含通孔接觸線32a/33a,34a/35a, -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐) ' -- 515898 A7 B7 五、發明説明(9 ) 3 6a/3 7a。第一對探針襯墊30及31連結至第一測試圖案層 20a之長軌線2 1 a及短軌線22a。第一測試圖案層20a之第二 對探針襯墊3 2及3 3係經由第二通孔42及43連結至第二測試 圖案層20b至通孔接觸線32a及33a。第一測試圖案層2〇&之 第三對探針襯墊34及35係經由第三通孔44及45連結至第三 測試圖案層20c之通孔接觸線34a及35a。第一測試圖案層 20a之第四對探針襯塾3 6及3 7係經由第四通孔46及47連|士 至第四測試圖案層20d的通孔接觸線36a及37a。通孔4〇至 47由於皆係一次藉單一通孔成形處理製程,故全部通孔皆 由測試條20的第一測試圖案層20a貫穿至第四測試圖案層 20d 〇 第一層 圖5所示波形圖係經由將脈衝載入測試條20後於探針襯 墊藉TDR捕捉信號所得。例如設置第二探針襯墊32及33與 接地襯墊27俾測量第二圖案層20a之介電常數,顯示信號 波形圖如圖5所示。圖5中,X軸表示時間而y軸對應於阻 抗。一個波形42表示短軌線22信號,而另一波形43表示長 軌線21信號。形成印刷電路板之各圖案層介電常數可經由 測量二軌線21與22間之傳播時間差異△ T決定。傳播時間 差異ΔΤ表示爲: AT=21/V (式 1) 此處,V表示傳播速度以及1爲軌線長度。如此傳播速度 V以式2表示: Υ=21/ΔΤ (式 2) -12- 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297公釐) 515898 A7 ______ B7___ 五、發明説明(1〇 ) 信號傳播速度與介電常數間之關係可以式3表示: V=C/V^ (式 3) 此處,C爲光速以及εγ爲介電常數。藉由式2及3, 表示爲: △ Τ/(2 1)或^=[(: △ Τ/(2 I)]2 (式4) 式4歸納獲得式5 : 介電常數= [(Tpd · 29.98)/長度]2 (式5) 此處,長度表示長與短軌線的Tpd偏差。 藉TDR探測長及短軌線測量Tpd之實例將參照圖6説明。 本例中使用特充尼克公司之TEK 11 80 1作爲數位取樣振蓋 鏡,使用特充尼克公司之TEK SD-24作爲TDR取樣頭。信 號線爲50歐姆纜線,探針梢端爲206-0398-00標準探針。 長軌線之測量 製備預測量的RIMM測試條。 探針梢端置於圖4測試條之長軌線。設定時間刻度位置 及Tpd測量點。此時,儀器的主要時間刻度設定爲500微微 秒 /刻度(ps/div)。 將垂直刻度調整爲200 mp/div。 經由循序移動主時間刻度達100微微秒,於時間刻度調 整過程,時間刻度最終設定爲50 ps/div,故顯示長軌線的 開放波形。此時’長執線開放波形可以50 ps/div時間刻度 連同28歐姆線顯示。 當完成時間刻度位置設定後顯示波形時開始做Tpd測量。 將探針梢端置於測試條長軌線且開始測量。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
515898 A7 _____B7 五、發明説明(11 ) " '' 於設置探針梢端後,波形平均由「關」變成「開」。此 時平均32計數由0改變爲31,而當32完成時按下波形停止 紐。此種測量爲操作員或測試工程師於波形停止前須查驗 波形變化狀態,故這種測量是需要技術能力的人工探測。 按下畫面的游標而將游標形式改變爲成對點。 將游標的移動刻度改變爲丨微微秒俾獲得最大測量準確 度。 移動游標1且設定於長軌線28歐姆線後,檢查阻抗値且 測量Tpd(圖6點C)。 移動游標2且設定於比游標1的阻抗値(c )高5歐姆點後測 1 Tpd(圖6點D)。如此保根據對長及短執線之測量點測 量。換言之,測量點係經由對阻抗測量値加預定値設定。 本例中,添加數値爲5歐姆,但添加數値無需限於5歐姆。 短軌線之測哥 本測量過程及順序係與長軌線完全相同。 介電常數之測音 當長及短軌線之Tpd測量完成時,計算各層之長及短軌 線之Tpd偏差。 本實例顯示層3之Tpd偏差爲1.366毫微秒,故根據式5求 出層3之介電常數爲「4.602」。層5之Tpd偏差爲1.381毫微 秒’層5之介電常數計算値爲「4.151」,層7之Tpd偏差爲 〇·1377毫微秒,故介電常數計算値爲「4.114」。如此,介 電常數平均爲4.109,各層之介電常數偏差爲0.089。 根據PCB及RDRAM性質的蠻化值播延遲變更 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515898 A7 B7 五、發明説明(12 ) RIMM之各個RSL通道被劃分爲未載荷區段及載荷區段。 未載荷區段係由具有特徵阻抗28歐姆之傳輸線組成,而載 荷區段具有較高特徵阻抗的傳輸線。當架設RDRAMs時藉 電容因素的載荷效應而設計通道阻抗爲28歐姆。製造印刷 電路板時,設計未載荷區段及載荷區段阻抗具有特定値, 例如分別爲28歐姆及41歐姆。但依據處理條件而定,實際 製造的印刷電路板可具有與期望設計値不同的阻抗。例如 軌線寬度於蚀刻印刷電路板處理過程可改變,各層的介電 材料及導體厚度可與預期設計値有偏差。進一步發現介電 常數差係依據組成印刷電路板之材料含量決定。此等因素 變更通道阻抗,造成各通道的傳播延遲偏差。當檢驗丁pd 隨執線阻抗變化之變異時,了解RIMM Tpd對載荷區段阻 抗變化比對未載荷區段阻抗變化具有更大影響。 它方面,PCB介電常數變化對Tpd的影響可分爲兩種。第 一,介電常數變化經由變更軌線傳播速度直接影響Tpd。 第二,Tpd受軌線阻抗變異影響。但該二影響係與Tpd的變 化影響相反。例如當介電常數降低時,傳播速度提高及 Tpd降低。同時介電常數的降低提高了阻抗,結果導致Tpd 的增高。但傳播速度的變化對Tpd的變化影響較大。若假 設板之介電常數變化不影響阻抗,反而僅影響傳播速度, 則Tpd的理論變化係於-13.6微微秒至12微微秒之範圍;但 實際上由於介電常數變化造成的阻抗變異抵消Tpd的變化 至某種程度,故Tpd的變化變成比理論値更小。 根據本發明,可使用現有TDR測量儀器有效測量記憶模 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 515898 A7 B7 五、發明説明(13 ) 組介電常數,特別RIMM模組PCB介電常數。 附圖及説明書中,揭示典型較佳本發明具體實施例,雖 然採用特定術語但僅以概略説明性意義使用而絕非意圖限 制性,本發明之範圍陳述於如下申請專利範圍。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 515898 Λ 8 Β8 C8六、申請專利範圍 量記憶模組基板之介電常數之測試條,包含 夕重測試圖案層,其各白 線^ μ , 條純線及—條短朝 :开:成於其上,各測試圖案層包括具有暴露表面之第一 測試圖案層以及形成於内部之第二測試圖案層, 孩弟—測試圖案層係接觸測試探針,且設置第一對揭 針硯整其各自連結至長及短軌線,以及接地襯塾連级至 地電源’以及第二對探針襯墊各自分別連結至形成於第 二測試圖案層之長及短軌線, 点第一測試圖案層設置有通孔接觸線其係電互連至第 二對探針襯墊以及長及短執線,以及 _第一測試圖案層之第二對探針襯墊係藉通孔而連結至 第一·測試圖案層之通孔接觸線。 2. 如申請專利範圍第1項之測試條,其中該短軌線具有長 度等於或大於50毫米。 3·如申清專利範圍第1或2項之測試條,其中該長與短軌線 之長度差異係等於或大於丨〇〇毫米。 4·如申請專利範圍第1項之測試條,其中接地層或介電質 層係設置於第一與第二測試圖案層間。 5.如申請專利範圍第1項之測試條,其係於製造RIMM模組 板過程同時製造,於RIMM模組板上模組化多重 RDRAMs 〇 6·如申請專利範圍第1項之測試條,其中多重測試圖案層 係由鋁金屬圖案製成。 7· —種測量基板之介電常數之方法,包含下列步驟·· -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515898 Λ8 B8 C8 -—___ D8 六、申請專利範圍 準備一測试條’包含第一測試圖案層及第二測試圖案 層,該第一測試圖案層設置有第一對測試襯墊各自分別 連結至長及短執線,接地襯墊,以及第二對探針襯墊各 自連結至形成於第二測試圖案層的長及短軌線,該第二 測試圖案層設置有通孔接觸線電互連至第二對探針襯墊 及長及短軌線; 連結探針梢端至測試條軌線; 凋整連結至探針襯墊之測試儀器的時間刻度以及垂直 刻度; 經由探針梢端施加輸入信號讀取信號波形; 經由移動第一游標測量信號傳播延遲時間(Tpd)以及確 證執線阻抗値; 經由移動第二游標至比第一游標阻抗値高預定値的點 而測量Tpd値; 基於對長及短軌線之測量Tpd値,根據測試條圖案層 計算Tpd偏差;以及 基於計算得的Tpd偏差値計算各圖案層介電常數。 8.如申請專利範圍第7項之方法,其中各圖案層之介電常 數於介電常數計算步驟,根據公式介電常數=[(丁pd 29.8)/長度](此處長度表示長與短軌線間之Tpd偏差)計 % 0 9·如申請專利範圍第7或8項之方法,其中長與短執線之長 度差異係等於或大於1〇〇毫米。 1〇·如申請專利範圍第7或8項之方法,其中短軌線之長度係 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A B c D 515898 六、申請專利範圍 等於或大於50毫米。 11.如申請專利範圍第7或8項之方法,其中Tpd之測量係經 由使用TDR(時間領域反射計量術)經由探測長及短軌線 進行。 12·如申請專利範圍第7或8項之方法,其中該板爲RIMM模 組板,於此處模組化多層RDRAMs。 13·如申請專利範圍第12項之方法,其中測試條係於RIMM 模組板製造過程同時製造。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000085164A KR100348409B1 (ko) | 2000-12-29 | 2000-12-29 | 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW515898B true TW515898B (en) | 2003-01-01 |
Family
ID=19703872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090115975A TW515898B (en) | 2000-12-29 | 2001-06-29 | Test coupon having multiple pattern layers and method for measuring dielectric constant of a memory module board using such a test coupon |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670816B2 (zh) |
JP (1) | JP4095299B2 (zh) |
KR (1) | KR100348409B1 (zh) |
TW (1) | TW515898B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391677B (zh) * | 2009-06-04 | 2013-04-01 | Nat Univ Chin Yi Technology | 耦合線結構之高頻電容測試器及其測試方法 |
TWI754335B (zh) * | 2020-07-28 | 2022-02-01 | 矽品精密工業股份有限公司 | 檢測裝置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6484299B1 (en) * | 2000-07-07 | 2002-11-19 | Micron Technology, Inc. | Method and apparatus for PCB array with compensated signal propagation |
KR100494471B1 (ko) * | 2002-12-17 | 2005-06-13 | 삼성전기주식회사 | 인쇄회로기판의 유전율 측정 방법 |
US6922062B2 (en) * | 2003-01-02 | 2005-07-26 | Dell Products L.P. | Timing markers for the measurement and testing of the controlled impedance of a circuit board |
US7031856B2 (en) * | 2003-02-05 | 2006-04-18 | Northrop Grumman Corporation | Automatic wire dielectric analyzer |
JP5034285B2 (ja) * | 2006-03-23 | 2012-09-26 | 日本電気株式会社 | 多層配線基板及び特性インピーダンスの測定方法 |
US7728273B2 (en) * | 2007-01-10 | 2010-06-01 | Dell Products, Lp | Information handling system and printed circuit board having test structure for measuring a crosstalk voltage |
JP2009152499A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | プリント配線板およびプリント配線板のインピーダンス保証方法 |
JP5141632B2 (ja) * | 2009-04-23 | 2013-02-13 | 住友大阪セメント株式会社 | 検査用電極付きウエハ及び屈折率測定方法 |
JP5018840B2 (ja) * | 2009-07-27 | 2012-09-05 | 富士通株式会社 | クーポン基板 |
CN102967762A (zh) * | 2012-11-14 | 2013-03-13 | 大连太平洋电子有限公司 | 一种印制线路板微电阻库方阻值的测试方法 |
CN105163483B (zh) * | 2015-09-10 | 2018-04-20 | 珠海城市职业技术学院 | 一种线路板Dk测试图形及线路板Dk测试方法 |
US11191152B2 (en) | 2019-01-18 | 2021-11-30 | Hewlett Packard Enterprise Development Lp | Printed circuit board signal layer testing |
TWI750683B (zh) * | 2020-06-02 | 2021-12-21 | 緯穎科技服務股份有限公司 | 訊號測試裝置以及訊號測試方法 |
CN113539349A (zh) * | 2021-07-23 | 2021-10-22 | 曙光信息产业股份有限公司 | 一种测试基板、llcr测量方法及测试基板测试方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
US5121053A (en) * | 1988-10-11 | 1992-06-09 | Hewlett-Packard Company | Tab frame and process of testing same |
JP3528363B2 (ja) * | 1995-10-13 | 2004-05-17 | ヤマハ株式会社 | 試験用半導体装置の評価方法 |
KR970078775A (ko) * | 1996-05-20 | 1997-12-12 | 김연혁 | 인쇄회로 기판의 테스트 쿠폰 |
KR100304641B1 (ko) * | 1998-08-25 | 2002-01-09 | 윤종용 | 나사선가공공구의속도설정방법 |
JP4034888B2 (ja) * | 1998-10-30 | 2008-01-16 | イビデン株式会社 | プリント配線板におけるテストクーポン |
WO2001044824A1 (en) * | 1999-12-15 | 2001-06-21 | Introbotics Corporation | Automated domain reflectometry testing system |
US6484299B1 (en) * | 2000-07-07 | 2002-11-19 | Micron Technology, Inc. | Method and apparatus for PCB array with compensated signal propagation |
US6501278B1 (en) * | 2001-06-29 | 2002-12-31 | Intel Corporation | Test structure apparatus and method |
-
2000
- 2000-12-29 KR KR1020000085164A patent/KR100348409B1/ko not_active IP Right Cessation
-
2001
- 2001-06-29 TW TW090115975A patent/TW515898B/zh not_active IP Right Cessation
- 2001-12-27 JP JP2001396672A patent/JP4095299B2/ja not_active Expired - Fee Related
- 2001-12-28 US US10/039,410 patent/US6670816B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391677B (zh) * | 2009-06-04 | 2013-04-01 | Nat Univ Chin Yi Technology | 耦合線結構之高頻電容測試器及其測試方法 |
TWI754335B (zh) * | 2020-07-28 | 2022-02-01 | 矽品精密工業股份有限公司 | 檢測裝置 |
Also Published As
Publication number | Publication date |
---|---|
JP4095299B2 (ja) | 2008-06-04 |
US20020106822A1 (en) | 2002-08-08 |
KR100348409B1 (ko) | 2002-08-10 |
KR20020055909A (ko) | 2002-07-10 |
JP2002286772A (ja) | 2002-10-03 |
US6670816B2 (en) | 2003-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW515898B (en) | Test coupon having multiple pattern layers and method for measuring dielectric constant of a memory module board using such a test coupon | |
US20070222473A1 (en) | Multilayer printed wiring board and method of measuring characteristic impedance | |
KR20140133425A (ko) | Pcb 내의 층의 두께를 측정하기 위한 장치 및 방법 | |
TW488189B (en) | Printed circuit board | |
US7227352B2 (en) | Contact probe, measuring pad used for the contact probe, and method of manufacturing the contact probe | |
US6922062B2 (en) | Timing markers for the measurement and testing of the controlled impedance of a circuit board | |
KR100494471B1 (ko) | 인쇄회로기판의 유전율 측정 방법 | |
CN105527559A (zh) | 测试线路板、其制作方法、测试方法以及测试系统 | |
CN113125855B (zh) | 一种印制板差分信号线阻抗测量方法 | |
KR100519012B1 (ko) | 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법 | |
EP2930523B1 (en) | Contactless conductive interconnect testing | |
TWI779747B (zh) | 檢查方法以及檢查裝置 | |
US9485671B2 (en) | Inter-stage test structure for wireless communication apparatus | |
JP4467027B2 (ja) | 電気回路の断線検査方法 | |
WO2023199706A1 (ja) | 検査治具および検査治具の特性インピーダンスの調整方法 | |
KR100337524B1 (ko) | 미세회로 기판의 단선측정을 위한 비접촉 센서 | |
KR20040024352A (ko) | 인쇄회로기판의 테스트장치 | |
US7078924B2 (en) | Methodology to accurately test clock to signal valid and slew rates of PCI signals | |
RU2634494C2 (ru) | Способ контроля отклонений ширины проводников печатной платы от номинальных значений | |
JP2023155883A (ja) | 検査治具 | |
JPH07270461A (ja) | プリント配線板における比誘電率および実効比誘電率の測定電極形状およびその測定方法 | |
TW202234070A (zh) | 雙面探針量測校正結構與校正方法 | |
JP2002134853A (ja) | プリント板及びそのストレス履歴判別方法 | |
JPS6184094A (ja) | 多層プリント配線板の検査用パタ−ン | |
JP2006071566A (ja) | 回路配線基板の特性インピーダンス検査装置及びそれを用いた特性インピーダンスの検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |