JP4034888B2 - プリント配線板におけるテストクーポン - Google Patents
プリント配線板におけるテストクーポン Download PDFInfo
- Publication number
- JP4034888B2 JP4034888B2 JP31059298A JP31059298A JP4034888B2 JP 4034888 B2 JP4034888 B2 JP 4034888B2 JP 31059298 A JP31059298 A JP 31059298A JP 31059298 A JP31059298 A JP 31059298A JP 4034888 B2 JP4034888 B2 JP 4034888B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- test coupon
- coupon
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 46
- 230000014509 gene expression Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
Description
【発明の属する技術分野】
この発明は、プリント配線板の電気的接続、絶縁性、特性インピーダンス等の試験を行うテストクーポンに関するものである。
【0002】
【従来の技術】
図10に示すように、この種のテストクーポン51は、プリント配線板52の縁部に切り離し可能に突設されている。テストクーポン51にはその両端縁に沿って複数のスルーホール53,54が形成されている。各スルーホール53,54の配列方向55,56は、互いに平行となっており、かつテストクーポン51の縁部に対して直交している。各スルーホール53,54間には、スルーホール53,54の配列方向55,56と直交する方向(図10の矢印58)に延びる複数の導体パターン57が並設されている。
【0003】
【発明が解決しようとする課題】
ところが、従来のプリント配線板におけるテストクーポンにおいては、各スルーホール53,54の配列方向55,56と、導体パターン57の延びている方向58とが直交している。そのため、テストクーポン51は、スルーホール53,54の数に比例してプリント配線板52の縁部から遠ざかる方向に延びることとなる。この結果、プリント配線板52に対するテストクーポン51の張り出し距離が長くなり、全体として大型化するという問題があった。
【0004】
この発明は、前記問題点を解決するためになされたものであり、その目的は、プリント配線板に対する張り出し距離を短くすることが可能なプリント配線板におけるテストクーポンを提供することにある。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、プリント配線板が配置された配線板用領域とは別に区画されたクーポン用領域に設けられ、前記プリント配線板の特性試験を行う際に用いられるテストクーポンにおいて、前記クーポン用領域における基板は積層された複数の絶縁基材から構成され、同基板の両端部に複数のスルーホールが基板の長手方向に沿って並設されたスルーホール群を設け、前記スルーホール群の間に前記各スルーホールを電気的に接続する複数の導体パターンを基板の長手方向に延設し、隣接する前記絶縁基材間の各導体パターンは、前記絶縁基材の積層方向からみて前記スルーホール群を挟んで重なり合わないような位置に配置されているプリント配線板におけるものである。
【0006】
この構成によれば、プリント配線板に対する張り出し距離が短くなる。また、隣接する各導体パターン間の距離は充分に確保される。そのため、プリント配線板の特性試験を行うのに際して支障をきたすことがない。
請求項2に記載の発明は、請求項1に記載のプリント配線板におけるテストクーポンにおいて、前記スルーホール群における前記スルーホールは、前記プリント配線板の縁部に沿って並設されているものである。
【0007】
この構成によれば、スルーホールは、プリント配線板の縁部に沿って並設されているため、プリント配線板に対する張り出し距離がよりいっそう短くなる。
請求項3に記載の発明は、請求項1又は2に記載のプリント配線板におけるテストクーポンにおいて、前記導体パターンは直線状に形成され、同導体パターンの両端部のみが折曲されて各スルーホールに対して電気的に接続されているものである。
【0008】
この構成によれば、プリント配線板の特性試験を行うのに際して正確なデータを得ることができる。
(作用)
従って、請求項1〜3に記載に記載の発明によれば、各プリント配線板の特性インピーダンス等の試験がテストクーポンを用いて行われる。即ち、図示しない試験機器の接続端子がテストクーポンの各スルーホールに接続される。そして、プリント配線板における特性インピーダンス等の計測試験が行われる。
【0009】
特に、特性インピーダンスの計測を行う際において、各層の導体パターンは、絶縁基材の積層方向からみて重なり合わないような位置に配置されている。これにより、隣接する各導体パターン間の距離は充分に確保されるため、プリント配線板の特性試験に支障をきたすことがない。従って、特定インピーダンスを正確に計測することが可能となる。
【0010】
【発明の実施の形態】
以下、この発明を多数個取りのプリント配線板におけるテストクーポンに具体化した一実施形態を図面に基づいて説明する。
【0011】
図1に示すように、配線板用領域E1には複数のプリント配線板11が配置されている。配線板用領域E1の縁部に張り出し、かつ配線板用領域E1とは別に区画されたクーポン用領域E2には、テストクーポン12が配置されている。
【0012】
図2に示すように、このテストクーポン12の基板13は各プリント配線板11のうちの一つに対し切り離し可能に設けられている。テストクーポン12は、細長い長方形状に形成され、プリント配線板11の縁部より突設されている。そして、一つのテストクーポン12により、全てのプリント配線板11について、電気的接続、絶縁性、特性インピーダンス等の試験を一度にまとめて行えるようになっている。
【0013】
図2に示すように、テストクーポン12の基板13の一端部(図2の左側)には一対の第1スルーホール群14,31が設けられている。又、基板13の他端部(図2の右側)には一対の第2スルーホール群15,32が設けられている。つまり、第1スルーホール群14,31及び第2スルーホール群15,32は、クーポン用領域E2の両端部に配置されている。
【0014】
前記第1及び第2スルーホール群14,15,31,32は、6つのスルーホール14a,15a,31a,32aからそれぞれ構成されている。各スルーホール14a,15a,31a,32aは、基板13の長手方向に沿って、即ち、プリント配線板11の縁部に沿って並設されている。
【0015】
図3に示すように、前記基板13は、10層からなる多層構造となっており、複数の絶縁基材16及びプリプレグ17が交互に積層されている。最外層(1層目L1、10層目L10)のプリプレグ17の表面には図示しないがソルダーレジストが設けられている。なお、この実施形態において、テストクーポン12の1層目L1とは最上部のプリプレグ17の表面をいい、2〜9層L2〜L9とは隣接する各プリプレグ17と各絶縁基材16との間をいい、10層目L10とは最下部のプリプレグ17の表面をいう。
【0016】
図3、図5(c)に示すように、2層目L2、5層目L5、6層目L6、9層目L9にはグランド層20〜23が設けられている。このグランド層20〜23は、細長い長方形状に形成され、テストクーポン12の基板13と同形状となっている。
【0017】
図3、図4(a)〜(d)、図5(a),(b)に示すように、各層L1,L3,L4,L7,L8,L10において、第1スルーホール群14,31と、第2スルーホール群15,32との間には、複数の導体パターン24〜29が設けられている。1層目L1、10層目L10における導体パターン24,29は、プリプレグ17に設けられている。又、3層目L3、4層目L4、7層目L7、8層目L8における導体パターン25〜28は、絶縁基材16に設けられている。各導体パターン24〜29は、ほぼ全体が基板13の長手方向に延びる細長い直線状をなし、両端部のみが折曲されている。各導体パターン24〜29の延設方向と、各スルーホール14a,15a,31a,32aの並設方向とは同一になっている。
【0018】
各層L1,L3,L4,L7,L8,L9における各導体パターン24〜29の一端は、第1スルーホール群14のスルーホール14aにそれぞれ接続されている。各導体パターン26〜29の他端は、第2スルーホール群15のスルーホール15aにそれぞれ接続されている。
【0019】
又、各層L3,L8における導体パターン25,28の一端は、第1スルーホール群31のスルーホール31aにそれぞれ接続されている。導体パターン25,28の他端は、第2スルーホール群32のスルーホール32aにそれぞれ接続されている。
【0020】
隣接する絶縁基材16間の導体パターン、つまり3層目L3及び4層目L4の導体パターン25,26は、絶縁基材16の積層方向からみて重なり合わないような位置に配置されている。即ち、導体パターン25,26は、絶縁基材16の積層方向(図3の上下方向)に対して相対向しない位置に配置されている。又、導体パターン25,26と同様に、7層目L7及び8層目L8の導体パターン27,28についても、絶縁基材16の積層方向からみて重なり合わないような位置に配置されている。つまり、導体パターン27,28は、絶縁基材16の積層方向に対して相対向しない位置に配置されている。
【0021】
第1及び第2スルーホール群14,15,31,32の中央部における基板13の表面には、基板13を切断する際に切断方向を示唆する一対のマーク35,36が穿設されている。各マーク35,36は、円形状をなし、基板13の幅方向に所定距離をおいて離間されている。そして、基板13を検査する場合等において、両マーク35,36を目印として、それらを結ぶ仮想線上に沿って基板13を切断できるようになっている。なお、この実施形態において、マーク35,36はスルーホールである。
【0022】
次に、上記のように構成されたプリント配線板におけるテストクーポンの使用方法について説明する。
複数のプリント配線板11を切り離す前において、各プリント配線板11の特性インピーダンス等の試験がテストクーポン12を用いてまとめて行われる。即ち、図示しない試験機器の接続端子がテストクーポン12の各スルーホール14a,15a,31a,32aに接続される。そして、プリント配線板11における特性インピーダンス等の計測試験が行われる。特性インピーダンスの計測を行う際において、各層L3,L4の導体パターン25,26、及び各層L7,L8の導体パターン27,28は、絶縁基材16の積層方向からみて重なり合わないような位置に配置されている。よって、特定インピーダンスを正確に計測することが可能となる。
【0023】
又、特性インピーダンスは導体パターン24〜29の幅と厚みとによって決まる。そのため、テストクーポン12の各導体パターン24〜29の幅や厚み等を検査するために、テストクーポン12の基板13を正確に切断する必要がある。この場合、基板13の切断に際して、一対のマーク35,36を結ぶ仮想線上に沿って切断する。これにより、各導体パターン24〜29は、その延設方向と直交する方向に切断される。そのため、導体パターン24〜29の幅と厚みを正確に計測することが可能となる。
【0024】
又、図示しない試験機器の接続端子を各導体パターン24〜29に接続し、導体パターン24〜29における反射係数の変化を調べると、図6に示すような結果となる。図6によれば、同導体パターン24〜29の両端部位置(図6のA−B間、C−D間)が反射係数の変化が大きく不安定となっている。しかしながら、導体パターン24〜29の両端部位置を除く部分(図6のB−C間)の反射係数の変化は少なく、比較的安定している。これは、導体パターン24〜29が、その両端部を除いて直線状に形成されていることによる。よって、この反射係数が安定した部分において、特性インピーダンスを正確に測定することが可能となる。
【0025】
更に、特性インピーダンスを実測する以外に、既知である特性インピーダンス近似式(1)〜(3)に基づいて特性インピーダンスを割り出すことが可能となっている。即ち、図7に示すように、層間厚をh、導体パターン幅をω、導体パターン厚をt、誘電率をεr、特性インピーダンスをZ0とすると、マイクロストリップラインにおける特性インピーダンスの近似式は次式(1)のようになる。
【0026】
【数1】
図8に示すように、層間厚をh1,h2、導体パターン幅をω、導体パターン厚をt、誘電率をεr、特性インピーダンスをZ0とすると、片面シールド内層ラインにおける特性インピーダンスの近似式は次式(2)のようになる。なお、このタイプの積層パターンは、図示していない。
【0027】
【数2】
図9に示すように、層間厚をH、導体の層間中央からの距離をS/2、導体パターン幅をω、導体パターン厚をt、誘電率をεr、特性インピーダンスをZ0とすると、両面シールド内層ラインにおける特性インピーダンスの近似式は次式(3)のようになる。
【0028】
【数3】
しかしながら、プリント配線板11は、その材質、プリント配線板11の製造方法、各導体パターン24〜25の形状等が様々である。そのため、上記(1)〜(3)の近似式で特性インピーダンスを計算すると、計算値と実測値との差が大きい場合がある。このような場合には、プリント配線板11の仕様に合わせた図示しない補正式に基づいて、特性インピーダンスが補正されることが好ましい。
【0029】
従って、この実施形態によれば以下のような効果を得ることができる。
(1)この実施形態におけるプリント配線板11のテストクーポン12によれば、クーポン用領域E2の両端部には、第1及び第2スルーホール群14,15,31,32が設けられている。第1及び第2スルーホール群14,15の間には、各スルーホール14a,15aを電気的に接続する導体パターン24〜29が延設されている。この導体パターン24〜29の延設方向と前記各スルーホール14a,15a,31a,32aの並設方向とは同一方向になっている。このため、テストクーポン12は、スルーホール53,54の数に比例することなく、プリント配線板11の縁部に沿って延設することとなる。従って、プリント配線板11に対するテストクーポン12の張り出し距離が短くなり、全体として小型化することができる。
【0030】
(2)この実施形態におけるプリント配線板11のテストクーポン12によれば、各スルーホール14a,15a,31a,32aは、プリント配線板11の縁部に沿って並設されている。このため、スルーホール14a,15a,31a,32aの数に比例して、テストクーポン12がプリント配線板11の縁部に沿って延びる形状とすることができる。従って、プリント配線板11に対するテストクーポン12の張り出し距離をいっそう短くすることができる。
【0031】
(3)この実施形態におけるプリント配線板11のテストクーポン12によれば、3層目L3及び4層目L4の導体パターン25,26は、絶縁基材16の積層方向からみて重なり合わないような位置に配置されている。又、7層目L7及び8層目L8の導体パターン27,28についても、絶縁基材16の積層方向からみて重なり合わないような位置に配置されている。このため、隣接する各導体パターン25,26又は27,28間の距離を充分に確保することができる。従って、特定インピーダンスを正確に計測することができる。
【0032】
(4)この実施形態におけるプリント配線板11のテストクーポン12によれば、各導体パターン24〜29は、全体が直線状に形成され、両端部のみが折曲されている。そして、各導体パターン24〜29の両端部は、各スルーホール14a,15aに対して電気的に接続されている。即ち、導体パターン24〜29の両端部を除く大部分は折曲されていない。この結果、同導体パターン24〜29の両端部位置を除く部分の反射係数を安定させることができる。従って、特定インピーダンスをよりいっそう正確に計測することができる。
【0033】
(5)この実施形態におけるプリント配線板11のテストクーポン12によれば、テストクーポン12の基板13にはマーク35,36が設けられている。そして、このマーク35,36により、基板13の切断方向が容易に分かるようになっている。このため、各導体パターン24〜29をその延設方向と直交する方向へ正確に切断することができる。従って、導体パターン24〜29の幅と厚みを正確に計測することができる。
【0034】
なお、この発明の実施形態は以下のように変更してもよい。
・前記実施形態では、配線板用領域E1の外側にクーポン用領域E2が設けられているが、配線板用領域E1の内側にクーポン用領域E2を設けてもよい。そして、このクーポン用領域E2に前記実施形態と同様にスルーホール群14,15,31,32を形成してもよい。
【0035】
・前記実施形態では、多数個取りのプリント配線板11におけるテストクーポン12に具体化したが、一つのプリント配線板11にそれぞれテストクーポン12を設けてもよい。
【0036】
・前記実施形態では、テストクーポン12の基板13にマーク35,36であるスルーホールを穿設したが、これ以外にも、基板13の表面に適当な目印をマーク35,36として印刷してもよい。
【0037】
・テストクーポン12の層数を任意の数に変更してもよい。
・前記実施形態では、スルーホール群14,15,31,32における各スルーホール14a,15a,31a,32aの数をそれぞれ8個としたが、2〜7個、或いは9個以上に変更してもよい。
【0038】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
【0039】
(1)前記クーポン用領域に位置する基板には導体パターンの延設方向に対して直交する方向に同基板を切断する際に切断方向を示唆するマークを設けた請求項1〜3のうちいずれか一項に記載のプリント配線板におけるテストクーポン。
【0040】
この構成によれば、導体パターン24〜29の幅と厚み等の形状を正確に計測することができる。
(2)プリント配線板が配置された配線板用領域とは別に区画されたクーポン用領域に設けられ、前記プリント配線板の特性試験を行う際に用いられるテストクーポンにおいて、前記クーポン用領域における基板に複数のスルーホールが所定の方向に沿って並設されたスルーホール群を設け、前記スルーホール群の間に前記各スルーホールを電気的に接続する導体パターンを延設し、この導体パターンの延設方向と前記各スルーホールの並設方向とをほぼ同一方向にしたプリント配線板におけるテストクーポン。
【0041】
【発明の効果】
この発明は、以上のように構成されているため、次のような効果を奏する。
請求項1に記載の発明によれば、プリント配線板に対する張り出し距離を短くすることができる。また、隣接する各導体パターン間の距離を充分に確保することができるため、プリント配線板の特性試験を行うのに際して正確なデータを得ることができる。
【0042】
請求項2に記載の発明によれば、プリント配線板に対する張り出し距離をよりいっそう短くすることができる。
請求項3に記載の発明によれば、プリント配線板の特性試験を行うのに際して正確なデータを得ることができる。
【図面の簡単な説明】
【図1】プリント配線板及びテストクーポンを示す正面図。
【図2】テストクーポンを拡大して示す正面図。
【図3】図2の3−3断面図。
【図4】(a)は1層目の導体パターンを示す正面図、(b)は3層目の導体パターンを示す正面図、(c)は4層目の導体パターンを示す正面図、(d)は7層目の導体パターンを示す正面図。
【図5】(a)は8層目の導体パターンを示す正面図、(b)は10層目の導体パターンを示す正面図、(c)は2,5,6,9層目の導体パターンを示す正面図。
【図6】導体パターンの測定結果を示す図。
【図7】マイクロストリップラインの概略説明図。
【図8】片面シールド内層ラインの概略説明図。
【図9】両面シールド内層ラインの概略説明図。
【図10】従来技術におけるプリント配線板及びテストクーポンを示す正面図。
【符号の説明】
11…プリント配線板、12…テストクーポン、14a,15a,31a,32a…スルーホール、14,31…第1スルーホール群、15,32…第2スルーホール群、16…絶縁基材、24〜29…導体パターン、E1…配線板用領域、E2…クーポン用領域。
Claims (3)
- プリント配線板が配置された配線板用領域とは別に区画されたクーポン用領域に設けられ、前記プリント配線板の特性試験を行う際に用いられるテストクーポンにおいて、
前記クーポン用領域における基板は積層された複数の絶縁基材から構成され、同基板の両端部に複数のスルーホールが基板の長手方向に沿って並設されたスルーホール群を設け、前記スルーホール群の間に前記各スルーホールを電気的に接続する複数の導体パターンを基板の長手方向に延設し、隣接する前記絶縁基材間の各導体パターンは、前記絶縁基材の積層方向からみて前記スルーホール群を挟んで重なり合わないような位置に配置されているプリント配線板におけるテストクーポン。 - 前記スルーホール群における前記スルーホールは、前記プリント配線板の縁部に沿って並設されている請求項1に記載のプリント配線板におけるテストクーポン。
- 前記導体パターンは直線状に形成され、同導体パターンの両端部のみが折曲されて各スルーホールに対して電気的に接続されている請求項1又は2に記載のプリント配線板におけるテストクーポン。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31059298A JP4034888B2 (ja) | 1998-10-30 | 1998-10-30 | プリント配線板におけるテストクーポン |
PCT/JP1999/006014 WO2000027173A1 (fr) | 1998-10-30 | 1999-10-28 | Coupon d'essai pour carte de cablage imprime |
US09/843,732 US6521841B2 (en) | 1998-10-30 | 2001-04-30 | Test coupon in printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31059298A JP4034888B2 (ja) | 1998-10-30 | 1998-10-30 | プリント配線板におけるテストクーポン |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000138435A JP2000138435A (ja) | 2000-05-16 |
JP4034888B2 true JP4034888B2 (ja) | 2008-01-16 |
Family
ID=18007115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31059298A Expired - Lifetime JP4034888B2 (ja) | 1998-10-30 | 1998-10-30 | プリント配線板におけるテストクーポン |
Country Status (3)
Country | Link |
---|---|
US (1) | US6521841B2 (ja) |
JP (1) | JP4034888B2 (ja) |
WO (1) | WO2000027173A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100348409B1 (ko) * | 2000-12-29 | 2002-08-10 | 삼성전자 주식회사 | 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법 |
US20040108862A1 (en) * | 2001-02-19 | 2004-06-10 | Kenji Azuma | Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board |
JP4810756B2 (ja) * | 2001-05-30 | 2011-11-09 | イビデン株式会社 | プリント配線板 |
JP4830287B2 (ja) * | 2004-11-19 | 2011-12-07 | 凸版印刷株式会社 | 測定用端点付積層配線基板及びその製造方法 |
US7129732B1 (en) | 2005-11-18 | 2006-10-31 | Endicott Interconnect Technologies, Inc. | Substrate test apparatus and method of testing substrates |
JP5034285B2 (ja) * | 2006-03-23 | 2012-09-26 | 日本電気株式会社 | 多層配線基板及び特性インピーダンスの測定方法 |
US7728273B2 (en) * | 2007-01-10 | 2010-06-01 | Dell Products, Lp | Information handling system and printed circuit board having test structure for measuring a crosstalk voltage |
JP2009152499A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | プリント配線板およびプリント配線板のインピーダンス保証方法 |
US7863106B2 (en) | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
JP5018840B2 (ja) * | 2009-07-27 | 2012-09-05 | 富士通株式会社 | クーポン基板 |
CN101923142A (zh) * | 2010-08-02 | 2010-12-22 | 浪潮电子信息产业股份有限公司 | 一种测试测试元件摆放方法 |
US9086368B2 (en) * | 2011-02-24 | 2015-07-21 | International Business Machines Corporation | Non-destructive determination of the moisture content in an electronic circuit board using comparison of capacitance measurements acquired from test coupons, and design structure/process therefor |
US20130275083A1 (en) * | 2012-04-16 | 2013-10-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Apparatus and method for measuring thickness of printed circuit board |
EP3783375A1 (de) * | 2019-08-19 | 2021-02-24 | Dyconex AG | Heiss-e-test für unbestückte leiterplatten |
EP3982132A1 (en) * | 2020-10-12 | 2022-04-13 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Coupon for testing quality of related component carriers by automated quality test apparatus |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS563972Y2 (ja) * | 1974-07-19 | 1981-01-28 | ||
JPS5559796A (en) * | 1978-10-27 | 1980-05-06 | Fujitsu Ltd | Multilayer printed circuit board |
JPH0423158U (ja) * | 1990-06-15 | 1992-02-26 | ||
JPH0548272A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | プリント配線板 |
JP3494476B2 (ja) * | 1994-07-29 | 2004-02-09 | 沖電気工業株式会社 | プリント配線基板 |
US5701667A (en) * | 1995-01-17 | 1997-12-30 | Digital Equipment Corporation | Method of manufacture of an interconnect stress test coupon |
JPH08340163A (ja) * | 1995-06-13 | 1996-12-24 | Sony Corp | プリント配線板 |
JPH0936502A (ja) * | 1995-07-19 | 1997-02-07 | Sony Corp | テスト用プリント配線板及びプリント配線板 |
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
-
1998
- 1998-10-30 JP JP31059298A patent/JP4034888B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-28 WO PCT/JP1999/006014 patent/WO2000027173A1/ja active Application Filing
-
2001
- 2001-04-30 US US09/843,732 patent/US6521841B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2000027173A1 (fr) | 2000-05-11 |
US6521841B2 (en) | 2003-02-18 |
JP2000138435A (ja) | 2000-05-16 |
US20020011857A1 (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034888B2 (ja) | プリント配線板におけるテストクーポン | |
US6313623B1 (en) | High precision rogowski coil | |
US4510446A (en) | Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board | |
EP1277060A1 (en) | Current measurement device | |
US20070167056A1 (en) | Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof | |
JPH11251178A (ja) | 4端子型積層コンデンサ | |
CN109451656B (zh) | 一种阻抗测试板 | |
JPH0548272A (ja) | プリント配線板 | |
US20200236777A1 (en) | Printed circuit board signal layer testing | |
TWI301043B (ja) | ||
JP2740709B2 (ja) | 多層印刷配線板の積層ずれ検出方法 | |
JPH08340163A (ja) | プリント配線板 | |
JPH077271A (ja) | プリント配線板の検査方法およびテストパターン | |
CN104204834A (zh) | 磁场探头 | |
TWI406610B (zh) | 電路板之製作方法 | |
CN113295932B (zh) | 一种分段式金属条磁场探头 | |
JPH0846306A (ja) | プリント配線基板 | |
JP2003298195A (ja) | 配線基板 | |
CN103809067B (zh) | 多层电路板测试方法 | |
JP2008021676A (ja) | 配線回路基板 | |
JP4309882B2 (ja) | 多数個取り用配線基板 | |
JPH0758174A (ja) | プリント配線板の検査方法 | |
JPS6170403A (ja) | 多層配線基板の層間絶縁体層の膜厚測定方法 | |
TWI221193B (en) | Impedance measurement structure | |
JP2002094197A (ja) | プリント配線板及びその層間位置ずれの検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |