JPH11251178A - ４端子型積層コンデンサ - Google Patents
４端子型積層コンデンサInfo
- Publication number
- JPH11251178A JPH11251178A JP7148398A JP7148398A JPH11251178A JP H11251178 A JPH11251178 A JP H11251178A JP 7148398 A JP7148398 A JP 7148398A JP 7148398 A JP7148398 A JP 7148398A JP H11251178 A JPH11251178 A JP H11251178A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- terminal
- conductor layer
- layer
- conductor layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ４端子型積層コンデンサの製造及び回路基板
への取付けが面倒であった。 【解決手段】 誘電体基体２０を第１、第２、第３及び
第４の側面２９、３０、３１、３２を有する平面的に見
て四角形に形成する。第１の導体層２１を第１の側面２
９から第２の側面３０に至るように形成する。第２の導
体層２２を第３の側面３１から第４の側面３２に至るよ
うに形成する。第１、第２、第３及び第４の側面２９〜
３２に第１、第２、第３及び第４の端子導体層２３、２
４、２５、２６を設ける。第２の導体層２２のパターン
を第１の導体層２１のパターンを９０度回したものと同
一にする。積層コンデンサ４ａを左右対称に形成する。
への取付けが面倒であった。 【解決手段】 誘電体基体２０を第１、第２、第３及び
第４の側面２９、３０、３１、３２を有する平面的に見
て四角形に形成する。第１の導体層２１を第１の側面２
９から第２の側面３０に至るように形成する。第２の導
体層２２を第３の側面３１から第４の側面３２に至るよ
うに形成する。第１、第２、第３及び第４の側面２９〜
３２に第１、第２、第３及び第４の端子導体層２３、２
４、２５、２６を設ける。第２の導体層２２のパターン
を第１の導体層２１のパターンを９０度回したものと同
一にする。積層コンデンサ４ａを左右対称に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、特にＩＣの電源ラ
インのバイパスコンデンサとして好適な４端子型積層コ
ンデンサに関する。
インのバイパスコンデンサとして好適な４端子型積層コ
ンデンサに関する。
【０００２】
【従来の技術】図１に示すように電源ライン１とグラン
ドライン２との間にＩＣ（集積回路）３の電源端子を接
続し、ＩＣ３の電流変動時の安定性を高めるために電源
ライン１とグランドライン２との間にバイパスコンデン
サ４を接続することがある。このバイパスコンデンサ４
は高速で充放電を繰返すので、この等価直流抵抗値（Ｅ
ＳＲ）を小さくし、且つこの等価インダクタンスを小さ
くすることが要求される。２端子の積層コンデンサをＩ
Ｃ３のバイパスコンデンサとして使用すると、コンデン
サを電源ライン１及びグランドライン２に接続するため
の回路基板上の導体層が等価直流抵抗値の増大、等価イ
ンダクタンスの増大を招く。上記問題点を解決するため
に、図２に示すように第１のグリーンシート５にはその
一端５ａから他端５ｂに至るように第１のパターンの導
体層６を設け、第２のグリーンシート７にはその一端７
ａから他端７ｂに至るように第２のパターンの導体層８
を設けたものを交互に積層し、積層体の対向する対の側
面に第１及び第２の端子導体層を設け、別の対向する対
の側面に第３及び第４の端子導体層を設けることがあ
る。なお、第１のグリーンシート５の一方の端面５ａか
ら他方の端面５ｂに向う方向は、第２のグリーンシート
７の端面７ａから他方の端面７ｂに向う方向に対して直
交させる。図２には端子導体層が示されていないが、こ
れは図１の第１、第２、第３及び第４の端子９、１０、
１１、１２に相当するように形成される。
ドライン２との間にＩＣ（集積回路）３の電源端子を接
続し、ＩＣ３の電流変動時の安定性を高めるために電源
ライン１とグランドライン２との間にバイパスコンデン
サ４を接続することがある。このバイパスコンデンサ４
は高速で充放電を繰返すので、この等価直流抵抗値（Ｅ
ＳＲ）を小さくし、且つこの等価インダクタンスを小さ
くすることが要求される。２端子の積層コンデンサをＩ
Ｃ３のバイパスコンデンサとして使用すると、コンデン
サを電源ライン１及びグランドライン２に接続するため
の回路基板上の導体層が等価直流抵抗値の増大、等価イ
ンダクタンスの増大を招く。上記問題点を解決するため
に、図２に示すように第１のグリーンシート５にはその
一端５ａから他端５ｂに至るように第１のパターンの導
体層６を設け、第２のグリーンシート７にはその一端７
ａから他端７ｂに至るように第２のパターンの導体層８
を設けたものを交互に積層し、積層体の対向する対の側
面に第１及び第２の端子導体層を設け、別の対向する対
の側面に第３及び第４の端子導体層を設けることがあ
る。なお、第１のグリーンシート５の一方の端面５ａか
ら他方の端面５ｂに向う方向は、第２のグリーンシート
７の端面７ａから他方の端面７ｂに向う方向に対して直
交させる。図２には端子導体層が示されていないが、こ
れは図１の第１、第２、第３及び第４の端子９、１０、
１１、１２に相当するように形成される。
【０００３】
【発明が解決しようとする課題】ところで、図１及び図
２に示す従来の４端子型積層コンデンサの第１のパター
ンの導体層６と第２のパターンの導体層８とは異なるパ
ターンに形成されているので、図１に示す第１のパター
ンの導体層の両端に接続された第１及び第２の端子９、
１０と第２のパターンの導体層の両端に接続された第３
及び第４の端子１１、１２とを区別して回路基板に取付
けることが必要であり、面倒であった。また、第１及び
第２のパターンの導体層６、８を印刷で形成する時に２
種類のマスクを用意することが必要になり、積層コンデ
ンサの製造コストが必然的に高くなった。また、図２に
示すようにグランド側となる第２のパターンの導体層８
は幅の狭い部分を有するので、高周波領域におけるイン
ピーダンスを十分に低くすることができず、図１に示す
ようにＩＣ３のグランド側ライン２に接続する時に、第
２のパターンの導体層８を主電流の通路として使用する
ことはできず、第３及び第４の端子１１、１２の両方を
回路基板上のグランド導体層に接続することが必要にな
った。この様に回路基板に第３及び第４の端子１１、１
２を接続すると、この部分によるインピーダンスの増大
が生じる。
２に示す従来の４端子型積層コンデンサの第１のパター
ンの導体層６と第２のパターンの導体層８とは異なるパ
ターンに形成されているので、図１に示す第１のパター
ンの導体層の両端に接続された第１及び第２の端子９、
１０と第２のパターンの導体層の両端に接続された第３
及び第４の端子１１、１２とを区別して回路基板に取付
けることが必要であり、面倒であった。また、第１及び
第２のパターンの導体層６、８を印刷で形成する時に２
種類のマスクを用意することが必要になり、積層コンデ
ンサの製造コストが必然的に高くなった。また、図２に
示すようにグランド側となる第２のパターンの導体層８
は幅の狭い部分を有するので、高周波領域におけるイン
ピーダンスを十分に低くすることができず、図１に示す
ようにＩＣ３のグランド側ライン２に接続する時に、第
２のパターンの導体層８を主電流の通路として使用する
ことはできず、第３及び第４の端子１１、１２の両方を
回路基板上のグランド導体層に接続することが必要にな
った。この様に回路基板に第３及び第４の端子１１、１
２を接続すると、この部分によるインピーダンスの増大
が生じる。
【０００４】そこで、本発明の目的は、複数の端子導体
層を区別しないで製造すること、及び回路基板等の外部
装置に取付けることができる４端子型積層コンデンサを
提供することにある。また、本発明の別の目的は製造及
び取付けが容易であると共に、高周波領域でのインピー
ダンスが低い４端子型積層コンデンサを提供することに
ある。
層を区別しないで製造すること、及び回路基板等の外部
装置に取付けることができる４端子型積層コンデンサを
提供することにある。また、本発明の別の目的は製造及
び取付けが容易であると共に、高周波領域でのインピー
ダンスが低い４端子型積層コンデンサを提供することに
ある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、誘電体基体の互いに対
向する第１及び第２の主面間に第１のパターンの導体層
と第２のパターンの導体層とが交互に配置され、前記誘
電体基体の側面に第１、第２、第３及び第４の端子導体
層が設けられ、前記第１のパターンの導体層は前記第１
及び第２の端子導体層に接続され、前記第２のパターン
の導体層は前記第３及び第４の端子導体層に接続された
構成の４端子型積層コンデンサであって、前記第２のパ
ターンの導体層は平面的に見て前記第１のパターンの導
体層を前記第１の主面の中心を軸にして時計方向又は反
時計方向に９０度回したものと一致するように形成さ
れ、前記第３及び第４の端子導体層は平面的に見て前記
第１及び第２の端子導体層を前記第１の主面の中心を軸
にして時計方向又は反時計方向に９０度回した位置に配
置されていることを特徴とする４端子型積層コンデンサ
に係わるものである。なお、請求項２に示すように、第
１のパターンの導体層を互いに対向する第１及び第２の
側面に露出させ、第２のパターンの導体層を互いに対向
する第３及び第４の側面に露出させることが望ましい。
また、請求項３に示すように第１のパターンの導体層を
互いに対向する第１及び第２の角部及びその近傍に露出
させ、第２のパターンを互いに対向する第３及び第４の
角部及びその近傍に露出させることができる。また、請
求項４に示すように、第１及び第２のパターンの導体層
をこの内のいずれか一方を１８０度回した時に互いに同
一パターンとなるように形成することができる。また、
請求項５に示すように第１のパターンの導体層を第１及
び第３の側面に露出させ、第２のパターンの導体層を第
２及び第４の側面に露出させることができる。また、請
求項６に示すように、第１及び第２のパターンの導体層
のいずれも第１及び第２の側面に露出させる構成にする
ことができる。また、請求項７に示すように第１及び第
２のパターンの導体層を均一幅に形成するか、又は最小
幅が最大幅の半分以上になるように形成することが望ま
しい。
目的を達成するための本発明は、誘電体基体の互いに対
向する第１及び第２の主面間に第１のパターンの導体層
と第２のパターンの導体層とが交互に配置され、前記誘
電体基体の側面に第１、第２、第３及び第４の端子導体
層が設けられ、前記第１のパターンの導体層は前記第１
及び第２の端子導体層に接続され、前記第２のパターン
の導体層は前記第３及び第４の端子導体層に接続された
構成の４端子型積層コンデンサであって、前記第２のパ
ターンの導体層は平面的に見て前記第１のパターンの導
体層を前記第１の主面の中心を軸にして時計方向又は反
時計方向に９０度回したものと一致するように形成さ
れ、前記第３及び第４の端子導体層は平面的に見て前記
第１及び第２の端子導体層を前記第１の主面の中心を軸
にして時計方向又は反時計方向に９０度回した位置に配
置されていることを特徴とする４端子型積層コンデンサ
に係わるものである。なお、請求項２に示すように、第
１のパターンの導体層を互いに対向する第１及び第２の
側面に露出させ、第２のパターンの導体層を互いに対向
する第３及び第４の側面に露出させることが望ましい。
また、請求項３に示すように第１のパターンの導体層を
互いに対向する第１及び第２の角部及びその近傍に露出
させ、第２のパターンを互いに対向する第３及び第４の
角部及びその近傍に露出させることができる。また、請
求項４に示すように、第１及び第２のパターンの導体層
をこの内のいずれか一方を１８０度回した時に互いに同
一パターンとなるように形成することができる。また、
請求項５に示すように第１のパターンの導体層を第１及
び第３の側面に露出させ、第２のパターンの導体層を第
２及び第４の側面に露出させることができる。また、請
求項６に示すように、第１及び第２のパターンの導体層
のいずれも第１及び第２の側面に露出させる構成にする
ことができる。また、請求項７に示すように第１及び第
２のパターンの導体層を均一幅に形成するか、又は最小
幅が最大幅の半分以上になるように形成することが望ま
しい。
【０００６】
【発明の効果】各請求項の発明によれば、第１及び第２
のパターンの導体層がいずれか一方を９０度又は１８０
度回した時に同一のパターンになるように形成されてい
るので、両者は電気的には全く同一であり、極性又は方
向性を考慮しないで回路基板等の外部装置に取付けるこ
とができる。従って、使い勝手の良い積層コンデンサを
提供することができる。また、製造時における積層コン
デンサの特性測定が容易になる。また、第１及び第２の
パターンが実質的に同一であるので、グリーンシート
（磁器生シート）に第１及び第２のパターンの導体層の
いずれか一方を印刷で形成したものを複数枚用意し、こ
の内の例えば半分を別のパターンのものとして使用する
ことができる。従って、積層コンデンサの製造が容易に
なり、且つコストの低減が可能になる。また、請求項７
の発明によれば、第１及び第２のパターンの導体層の幅
が均一、又は最小幅を最大幅の半分以上に設定されてい
るので、高周波領域でのインピーダンスが低くなる。こ
の結果、第１及び第２のパターンの導体層の一方を電源
ラインの他方をグランドラインとして使用し、ＩＣ等の
外部回路との間のインピーダンスを低減させることがで
きる。
のパターンの導体層がいずれか一方を９０度又は１８０
度回した時に同一のパターンになるように形成されてい
るので、両者は電気的には全く同一であり、極性又は方
向性を考慮しないで回路基板等の外部装置に取付けるこ
とができる。従って、使い勝手の良い積層コンデンサを
提供することができる。また、製造時における積層コン
デンサの特性測定が容易になる。また、第１及び第２の
パターンが実質的に同一であるので、グリーンシート
（磁器生シート）に第１及び第２のパターンの導体層の
いずれか一方を印刷で形成したものを複数枚用意し、こ
の内の例えば半分を別のパターンのものとして使用する
ことができる。従って、積層コンデンサの製造が容易に
なり、且つコストの低減が可能になる。また、請求項７
の発明によれば、第１及び第２のパターンの導体層の幅
が均一、又は最小幅を最大幅の半分以上に設定されてい
るので、高周波領域でのインピーダンスが低くなる。こ
の結果、第１及び第２のパターンの導体層の一方を電源
ラインの他方をグランドラインとして使用し、ＩＣ等の
外部回路との間のインピーダンスを低減させることがで
きる。
【０００７】
【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。
実施形態及び実施例を説明する。
【０００８】
【第１の実施例】図３〜図９に示す第１の実施例の４端
子型積層コンデンサ４ａは、磁器誘電体基体２０と、こ
の内部に配置された第１のパターンの複数の第１の導体
層２１及び第２のパターンの複数の第２の導体層２２
と、誘電体基体２０の外側面に設けられた第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６とか
ら成る。なお、図３において端子導体層２３、２５、２
６、２７は厚みが省略されて示されている。
子型積層コンデンサ４ａは、磁器誘電体基体２０と、こ
の内部に配置された第１のパターンの複数の第１の導体
層２１及び第２のパターンの複数の第２の導体層２２
と、誘電体基体２０の外側面に設けられた第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６とか
ら成る。なお、図３において端子導体層２３、２５、２
６、２７は厚みが省略されて示されている。
【０００９】誘電体基体２０は複数のグリーンシート
（磁器生シート）を積層して焼成したものから成り、平
面的に見て四角形（正方形）に形成され、互いに対向し
ている第１及び第２の主面２７、２８と、これ等の間の
第１、第２、第３及び第４の側面２９、３０、３１、３
２とを有する。なお、第１及び第２の主面２７、２８は
互いに平行であり、また第１及び第２の側面２９、３０
も互いに対向して平行であり、また第３及び第４の側面
３１、３２も互いに対向して平行である。第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６は第
１、第２、第３及び第４の側面２９、３０、３１、３２
の中央領域において第１の主面２７から第２の主面２８
に至るように帯状に形成されている。
（磁器生シート）を積層して焼成したものから成り、平
面的に見て四角形（正方形）に形成され、互いに対向し
ている第１及び第２の主面２７、２８と、これ等の間の
第１、第２、第３及び第４の側面２９、３０、３１、３
２とを有する。なお、第１及び第２の主面２７、２８は
互いに平行であり、また第１及び第２の側面２９、３０
も互いに対向して平行であり、また第３及び第４の側面
３１、３２も互いに対向して平行である。第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６は第
１、第２、第３及び第４の側面２９、３０、３１、３２
の中央領域において第１の主面２７から第２の主面２８
に至るように帯状に形成されている。
【００１０】次に、図５及び図６において誘電体基体２
０を第１、第２、第３、第４、第５、第６及び第７の誘
電体層２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０
ｆ、２０ｇに分けて説明する。この実施例では第２、第
４及び第６の誘電体層２０ｂ、２０ｄ、２０ｆの上に第
１の導体層２１がそれぞれ配置され、第３、第５及び第
７の誘電体層２０ｃ、２０ｅ、２０ｇの上に第２の導体
層２２が配置されている。従って、複数個の第１及び第
２の導体層２１、２２は交互に配置され、相互間に容量
を得ることができる。３つの第１及び第２の導体層２
１、２２のパターンは同一であるので、図７及び図８に
第２及び第３の誘電体層２０ｂ、２０ｃとこの上の第１
及び第２の導体層２１、２２の平面パターンを示し、他
の誘電体層２０ｄ、２０ｆ、２０ｅ、２０ｇ上の導体層
２１、２２の平面パターンの図示は省略する。
０を第１、第２、第３、第４、第５、第６及び第７の誘
電体層２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０
ｆ、２０ｇに分けて説明する。この実施例では第２、第
４及び第６の誘電体層２０ｂ、２０ｄ、２０ｆの上に第
１の導体層２１がそれぞれ配置され、第３、第５及び第
７の誘電体層２０ｃ、２０ｅ、２０ｇの上に第２の導体
層２２が配置されている。従って、複数個の第１及び第
２の導体層２１、２２は交互に配置され、相互間に容量
を得ることができる。３つの第１及び第２の導体層２
１、２２のパターンは同一であるので、図７及び図８に
第２及び第３の誘電体層２０ｂ、２０ｃとこの上の第１
及び第２の導体層２１、２２の平面パターンを示し、他
の誘電体層２０ｄ、２０ｆ、２０ｅ、２０ｇ上の導体層
２１、２２の平面パターンの図示は省略する。
【００１１】第１のパターンの第１の導体層２１は、図
７に示すように第２の誘電体層２０ｂの第１の側面２９
から第２の側面３０に至るような均一の幅を有して帯状
に形成されている。なお、第１の導体層２１は第３及び
第４の側面３１、３２からは離間している。また、第１
の導体層２１は誘電体基体２０の第１及び第２の側面２
９、３０に露出し、第１及び第２の端子導体層２３、２
４に接続されている。
７に示すように第２の誘電体層２０ｂの第１の側面２９
から第２の側面３０に至るような均一の幅を有して帯状
に形成されている。なお、第１の導体層２１は第３及び
第４の側面３１、３２からは離間している。また、第１
の導体層２１は誘電体基体２０の第１及び第２の側面２
９、３０に露出し、第１及び第２の端子導体層２３、２
４に接続されている。
【００１２】第２のパターンの第２の導体層２２は図８
に示すように第３の誘電体層２０ｃの第３の側面３１か
ら第４の側面３２に至るように均一の幅を有して帯状に
形成されている。なお、第２の導体層２２は第１及び第
２の側面２９、３０からは離間している。また、この第
２の導体層２２は誘電体基体２０の第３及び第４の側面
３１、３２に露出し、第３及び第４の端子導体層２５、
２６に接続されている。第２の導体層２２は第１の導体
層２１に直交するように配置されている。従って、図７
に示す第１の導体層２１を伴なった第２の誘電体層２０
ｂをこの中心を軸にして時計方向又は反時計方向に９０
度回すと、図８の第２の導体層２２を伴なった第３の誘
電体層２０ｃと同一になる。
に示すように第３の誘電体層２０ｃの第３の側面３１か
ら第４の側面３２に至るように均一の幅を有して帯状に
形成されている。なお、第２の導体層２２は第１及び第
２の側面２９、３０からは離間している。また、この第
２の導体層２２は誘電体基体２０の第３及び第４の側面
３１、３２に露出し、第３及び第４の端子導体層２５、
２６に接続されている。第２の導体層２２は第１の導体
層２１に直交するように配置されている。従って、図７
に示す第１の導体層２１を伴なった第２の誘電体層２０
ｂをこの中心を軸にして時計方向又は反時計方向に９０
度回すと、図８の第２の導体層２２を伴なった第３の誘
電体層２０ｃと同一になる。
【００１３】この積層コンデンサを製造する時には、周
知の方法でグリーンシート（磁器生シート）を複数枚作
り、この上に図７及び図８の第１及び第２の導体層２
１、２２が得られるようなパターンに導電性ペースト
（金属粉＋バインダ）をスクリーン印刷法で印刷して導
電層を作り、図３〜図６に示すような積層体が得られる
ようにグリーンシートを積層し、圧着し、しかる後、切
断して多数の積層体チップを得る。なお、図５及び図６
の第１の誘電体層２０ａを得るために導体層を有さない
グリーンシートを配置し、また、第７の誘電体層２０ｇ
の厚みを調整するために導体層を有さないグリーンシー
トを配置する。次に、積層体チップの側面に図３〜図６
に示す第１〜第４の端子導体層２３〜２６を得るための
導電性ペースト層を転写方式で形成する。次に、窒素雰
囲気（非酸化性雰囲気）でバインダを除去し、窒素＋水
素の雰囲気中で焼成して焼結体を得る。しかる後、第１
〜第４の端子導体層２３〜２６に電解メッキ法によって
Ｎｉメッキ層と半田メッキ層とを形成して４端子型積層
コンデンサ４ａを完成させる。なお、第１及び第２の端
子導体層２３、２４を第１の主面２７の中心を軸にして
時計方向又は反時計方向に回すと第３及び第４の端子導
体層２５、２６の位置になる。
知の方法でグリーンシート（磁器生シート）を複数枚作
り、この上に図７及び図８の第１及び第２の導体層２
１、２２が得られるようなパターンに導電性ペースト
（金属粉＋バインダ）をスクリーン印刷法で印刷して導
電層を作り、図３〜図６に示すような積層体が得られる
ようにグリーンシートを積層し、圧着し、しかる後、切
断して多数の積層体チップを得る。なお、図５及び図６
の第１の誘電体層２０ａを得るために導体層を有さない
グリーンシートを配置し、また、第７の誘電体層２０ｇ
の厚みを調整するために導体層を有さないグリーンシー
トを配置する。次に、積層体チップの側面に図３〜図６
に示す第１〜第４の端子導体層２３〜２６を得るための
導電性ペースト層を転写方式で形成する。次に、窒素雰
囲気（非酸化性雰囲気）でバインダを除去し、窒素＋水
素の雰囲気中で焼成して焼結体を得る。しかる後、第１
〜第４の端子導体層２３〜２６に電解メッキ法によって
Ｎｉメッキ層と半田メッキ層とを形成して４端子型積層
コンデンサ４ａを完成させる。なお、第１及び第２の端
子導体層２３、２４を第１の主面２７の中心を軸にして
時計方向又は反時計方向に回すと第３及び第４の端子導
体層２５、２６の位置になる。
【００１４】この積層コンデンサ４ａは、誘電体２０の
第１及び第２の主面２７、２８が相互に同一形状とな
り、且つ第１〜第４の側面２９〜３３も相互に同一形状
となり、且つ図４のＡ−Ａ線を中心にして上下対称とな
り、且つＢ−Ｂ線を中心にして左右対称となるように形
成されている。また、第１及び第２の導体層２１、２２
も一方を９０度回すと同一パターンになる。また、第１
〜第４の端子導体層２３〜２６は同一パタ−ンを有し、
の各側面の中央に配置されている。従って、第１及び第
２の端子導体層２３、２４の相互間の区別、第３及び第
４の端子導体層２５、２６の相互間の区別、第１及び第
２の端子導体層２３、２４と第３及び第４の端子導体層
２５、２６との相互間の区別をしないで製造、特性測定
及び回路基板への取付けを行うことが可能になり、製
造、特性測定及び取付けが容易になる。また、第１及び
第２の導体層２１、２２を同一のマスクを使用したスク
リーン印刷に基づいて得ることができ、製造コストの低
減を図ることができる。また、第１及び第２の導体層２
１、２２は同一パターンであり、且つ均一幅に形成され
ているので、第１及び第２の端子導体層２３、２４間の
高周波インピーダンス及び第３及び第４の端子導体層２
５、２６間の高周波インピーダンスを互いに同一にする
ことができると共に低くすることができ、図９に概略的
に示すように第１及び第２の導体層２１、２２を電源ラ
イン１とグランドライン２に直列に接続し、第２及び第
４の端子２４、２６間にＩＣ３を接続することができ
る。即ち、積層コンデンサ４ａを一対のライン１、２間
に接続するための引き出し導体を設けないで、積層コン
デンサ４ａを回路基板に取付けることが可能になり、積
層コンデンサ４ａとＩＣ３との間の高周波インピーダン
スを低減することができる。
第１及び第２の主面２７、２８が相互に同一形状とな
り、且つ第１〜第４の側面２９〜３３も相互に同一形状
となり、且つ図４のＡ−Ａ線を中心にして上下対称とな
り、且つＢ−Ｂ線を中心にして左右対称となるように形
成されている。また、第１及び第２の導体層２１、２２
も一方を９０度回すと同一パターンになる。また、第１
〜第４の端子導体層２３〜２６は同一パタ−ンを有し、
の各側面の中央に配置されている。従って、第１及び第
２の端子導体層２３、２４の相互間の区別、第３及び第
４の端子導体層２５、２６の相互間の区別、第１及び第
２の端子導体層２３、２４と第３及び第４の端子導体層
２５、２６との相互間の区別をしないで製造、特性測定
及び回路基板への取付けを行うことが可能になり、製
造、特性測定及び取付けが容易になる。また、第１及び
第２の導体層２１、２２を同一のマスクを使用したスク
リーン印刷に基づいて得ることができ、製造コストの低
減を図ることができる。また、第１及び第２の導体層２
１、２２は同一パターンであり、且つ均一幅に形成され
ているので、第１及び第２の端子導体層２３、２４間の
高周波インピーダンス及び第３及び第４の端子導体層２
５、２６間の高周波インピーダンスを互いに同一にする
ことができると共に低くすることができ、図９に概略的
に示すように第１及び第２の導体層２１、２２を電源ラ
イン１とグランドライン２に直列に接続し、第２及び第
４の端子２４、２６間にＩＣ３を接続することができ
る。即ち、積層コンデンサ４ａを一対のライン１、２間
に接続するための引き出し導体を設けないで、積層コン
デンサ４ａを回路基板に取付けることが可能になり、積
層コンデンサ４ａとＩＣ３との間の高周波インピーダン
スを低減することができる。
【００１５】
【第２の実施例】次に、図１０〜図１３を参照して第２
の実施例の積層コンデンサを説明する。但し、図１０〜
図１３及び後述する図１４〜図２３において、図３〜図
８と実質的に同一の部分には同一の符号を付してその説
明を省略する。また、図１１において第１及び第２の導
体層２１ａ、２２ａの厚みが省略されている。図１０〜
図１３においては、第１のパターンの第１の導体層２１
ａはＬ字形に形成され、誘電体基体２０の第１及び第３
の側面２９、３１に露出するように配置され、第１及び
第３の側面２９、３１に設けられた第１及び第２の端子
導体層２３、２４に接続されている。また、第２のパタ
ーンの第２の導体層２２ａもＬ字形に形成され、第２及
び第４の側面３０、３２に露出するように配置され、第
２及び第４の側面３０、３２に設けられた第３及び第４
の端子導体層２５、２６に接続されている。図１１から
明らかなように、第２のパタ−ンの導体層２２ａを有す
る第３の誘電体層２０ｃは第１のパタ−ンの導体層２１
ａを有する第２の誘電体層２０ｂをその中心を軸にして
１８０度回したものと同一である。また、第３及び第４
の端子導体層２５、２６は、第１の主面１７の中心を軸
にして積層コンデンサを１８０度回した時の第１及び第
２の端子導体層２３、２４の位置になるように形成さ
れ、且つ前記第１〜第４の端子導体層２３〜２６は互い
に同一パタ−ンに形成されている。このため、第２の実
施例においても同一のマスクを使用したスクリーン印刷
によって第１及び第２の導体層２１ａ、２２ａのための
導電性ペースト層を形成することができる。また、製造
時及び使用時に第１及び第２の端子導体層２３、２４の
区別、第３及び第４の端子導体層２５、２６の区別、第
１及び第２の端子導体層２３、２４と第３及び第４の端
子導体層２５、２６との区別が不要になる。従って、第
２の実施例によっても第１の実施例と同様な効果を得る
ことができる。
の実施例の積層コンデンサを説明する。但し、図１０〜
図１３及び後述する図１４〜図２３において、図３〜図
８と実質的に同一の部分には同一の符号を付してその説
明を省略する。また、図１１において第１及び第２の導
体層２１ａ、２２ａの厚みが省略されている。図１０〜
図１３においては、第１のパターンの第１の導体層２１
ａはＬ字形に形成され、誘電体基体２０の第１及び第３
の側面２９、３１に露出するように配置され、第１及び
第３の側面２９、３１に設けられた第１及び第２の端子
導体層２３、２４に接続されている。また、第２のパタ
ーンの第２の導体層２２ａもＬ字形に形成され、第２及
び第４の側面３０、３２に露出するように配置され、第
２及び第４の側面３０、３２に設けられた第３及び第４
の端子導体層２５、２６に接続されている。図１１から
明らかなように、第２のパタ−ンの導体層２２ａを有す
る第３の誘電体層２０ｃは第１のパタ−ンの導体層２１
ａを有する第２の誘電体層２０ｂをその中心を軸にして
１８０度回したものと同一である。また、第３及び第４
の端子導体層２５、２６は、第１の主面１７の中心を軸
にして積層コンデンサを１８０度回した時の第１及び第
２の端子導体層２３、２４の位置になるように形成さ
れ、且つ前記第１〜第４の端子導体層２３〜２６は互い
に同一パタ−ンに形成されている。このため、第２の実
施例においても同一のマスクを使用したスクリーン印刷
によって第１及び第２の導体層２１ａ、２２ａのための
導電性ペースト層を形成することができる。また、製造
時及び使用時に第１及び第２の端子導体層２３、２４の
区別、第３及び第４の端子導体層２５、２６の区別、第
１及び第２の端子導体層２３、２４と第３及び第４の端
子導体層２５、２６との区別が不要になる。従って、第
２の実施例によっても第１の実施例と同様な効果を得る
ことができる。
【００１６】
【第３の実施例】図１４〜図１７に示す第３の実施例の
積層コンデンサ４ｃにおいては、誘電体基体２０の第１
の側面２９に第１及び第３の端子導体層２３、２５が配
置され、第２の側面３０に第２及び第４の端子導体層２
４、２６が配置されている。第１の導体層２１ｂは図１
６に示すように第１の側面２９から第２の側面３０に至
るように形成され、第１及び第２の側面２９、３０の第
４の側面３２寄りの領域に露出し、第１及び第２の端子
導体層２３、２４に接続されている。第２の導体層２２
ｂは図１７に示すように第１の側面２９から第２の側面
３０に至るように形成され、第１及び第２の側面２９、
３０の第３の側面３１寄りの領域に露出し、第３及び第
４の端子導体層２５、２６に接続されている。従って、
第２の導体層２２ｂのを有する第３の誘電体層２０ｃは
第１の導体層２１ｂのを有する第２の誘電体層２０ｂを
この中心を軸にして１８０度回したものに相当する。ま
た、この積層コンデンサ４ｃの全ての部分が図１４にお
いて左右対称に形成されている。この第３の実施例にお
いても、第１及び第２の導体層２１ｂ、２２ｂが同一パ
ターンに形成され、且つ積層コンデンサ４ｃが対称に形
成されているので、第１の実施例と同様に積層コンデン
サの製造及び取付けが容易になる。
積層コンデンサ４ｃにおいては、誘電体基体２０の第１
の側面２９に第１及び第３の端子導体層２３、２５が配
置され、第２の側面３０に第２及び第４の端子導体層２
４、２６が配置されている。第１の導体層２１ｂは図１
６に示すように第１の側面２９から第２の側面３０に至
るように形成され、第１及び第２の側面２９、３０の第
４の側面３２寄りの領域に露出し、第１及び第２の端子
導体層２３、２４に接続されている。第２の導体層２２
ｂは図１７に示すように第１の側面２９から第２の側面
３０に至るように形成され、第１及び第２の側面２９、
３０の第３の側面３１寄りの領域に露出し、第３及び第
４の端子導体層２５、２６に接続されている。従って、
第２の導体層２２ｂのを有する第３の誘電体層２０ｃは
第１の導体層２１ｂのを有する第２の誘電体層２０ｂを
この中心を軸にして１８０度回したものに相当する。ま
た、この積層コンデンサ４ｃの全ての部分が図１４にお
いて左右対称に形成されている。この第３の実施例にお
いても、第１及び第２の導体層２１ｂ、２２ｂが同一パ
ターンに形成され、且つ積層コンデンサ４ｃが対称に形
成されているので、第１の実施例と同様に積層コンデン
サの製造及び取付けが容易になる。
【００１７】
【第４の実施例】図１８〜図２１に示す第４の実施例の
積層コンデンサ４ｄにおいては、第１の導体層２１ｃが
第１及び第３の側面２９、３１の間の第１の角部４１と
第２及び第４の側面３０、３２間の第２の角部４２との
間の対角線に沿って設けられ、第１及び第２の角部４
１、４２及びこれ等の近傍に露出して第１及び第２の端
子導体層２３、２４に接続されている。第２の導体層２
２ｃは第２及び第３の側面３０、３１間の第３の角部４
３と第１及び第４の側面２９、３２間の第４の角部４４
との間の対角線に沿って設けられ、第３及び第４の角部
４３、４４及びこれ等の近傍に露出して第３及び第４の
端子導体層２５、２６に接続されている。第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６は図
１８から明らかなように第１、第２、第３及び第４の角
部４１、４２、４３、４４及びこの両側に設けられてい
る。第４の実施例の第２の導体層２２ｃのパターンは第
１の導体層２１ｃをこの中心を軸にして９０度回したも
のと同一である。また、第３及び第４の端子導体層２
５、２６も第１及び第２の端子導体層２３、２４を第１
の主面２７の中心を軸にして９０度回したものと同一で
ある。また、この積層コンデンサ４ｄは図１８において
２つの対角線を中心にそれぞれ対称である。従って、第
４の実施例によっても第１の実施例と同様に製造及び取
付けが容易になるという効果が得られる。
積層コンデンサ４ｄにおいては、第１の導体層２１ｃが
第１及び第３の側面２９、３１の間の第１の角部４１と
第２及び第４の側面３０、３２間の第２の角部４２との
間の対角線に沿って設けられ、第１及び第２の角部４
１、４２及びこれ等の近傍に露出して第１及び第２の端
子導体層２３、２４に接続されている。第２の導体層２
２ｃは第２及び第３の側面３０、３１間の第３の角部４
３と第１及び第４の側面２９、３２間の第４の角部４４
との間の対角線に沿って設けられ、第３及び第４の角部
４３、４４及びこれ等の近傍に露出して第３及び第４の
端子導体層２５、２６に接続されている。第１、第２、
第３及び第４の端子導体層２３、２４、２５、２６は図
１８から明らかなように第１、第２、第３及び第４の角
部４１、４２、４３、４４及びこの両側に設けられてい
る。第４の実施例の第２の導体層２２ｃのパターンは第
１の導体層２１ｃをこの中心を軸にして９０度回したも
のと同一である。また、第３及び第４の端子導体層２
５、２６も第１及び第２の端子導体層２３、２４を第１
の主面２７の中心を軸にして９０度回したものと同一で
ある。また、この積層コンデンサ４ｄは図１８において
２つの対角線を中心にそれぞれ対称である。従って、第
４の実施例によっても第１の実施例と同様に製造及び取
付けが容易になるという効果が得られる。
【００１８】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１〜第４の端子導体層２３〜２６の幅を第１
及び第２の導体層２１、２１ａ、２１ｂ、２１ｃ、２
２、２２ａ、２２ｂ、２２ｃの側面における露出部の幅
よりも大きくすること、又は小さくすることができる。 （２） 図７及び図８の第１及び第２の導体層２１、２
２のパターンを図２２及び図２３に示すように対称性を
保って変形することができる。図２２及び図２３におい
ては第１及び第２の導体層２１ｄ、２２ｄの側面近傍の
幅が中央部の幅よりも狭くなっている。なお、高周波イ
ンピーダンスを低減させるためには、第１及び第２の導
体層２１ｄ、２２ｄの最小幅を最大幅の半分以上にする
ことが望ましい。 （３） 誘電体基体２０の平面形状を長方形にすること
ができる。 （４） 第１〜第４の端子導体層２３〜２６を第１及び
第２の主面２７、２８のいずれか一方又は両方に延在す
るように形成することができる。 （５） 第１及び第２の導体層２１ａ〜２１ｄ、２２ａ
〜２２ｄの積層数を増減することができる。
く、例えば次の変形が可能なものである。 （１） 第１〜第４の端子導体層２３〜２６の幅を第１
及び第２の導体層２１、２１ａ、２１ｂ、２１ｃ、２
２、２２ａ、２２ｂ、２２ｃの側面における露出部の幅
よりも大きくすること、又は小さくすることができる。 （２） 図７及び図８の第１及び第２の導体層２１、２
２のパターンを図２２及び図２３に示すように対称性を
保って変形することができる。図２２及び図２３におい
ては第１及び第２の導体層２１ｄ、２２ｄの側面近傍の
幅が中央部の幅よりも狭くなっている。なお、高周波イ
ンピーダンスを低減させるためには、第１及び第２の導
体層２１ｄ、２２ｄの最小幅を最大幅の半分以上にする
ことが望ましい。 （３） 誘電体基体２０の平面形状を長方形にすること
ができる。 （４） 第１〜第４の端子導体層２３〜２６を第１及び
第２の主面２７、２８のいずれか一方又は両方に延在す
るように形成することができる。 （５） 第１及び第２の導体層２１ａ〜２１ｄ、２２ａ
〜２２ｄの積層数を増減することができる。
【図１】従来の積層コンデンサのＩＣに対する接続を示
す回路図である。
す回路図である。
【図２】従来の積層コンデンサの第１及び第２のパター
ンの導体層を有する２つの誘電体層を示す斜視図であ
る。
ンの導体層を有する２つの誘電体層を示す斜視図であ
る。
【図３】本発明の第１の実施例の積層コンデンサを示す
斜視図である。
斜視図である。
【図４】図３の積層コンデンサの平面図である。
【図５】図４のＡ−Ａ線断面図である。
【図６】図４のＢ−Ｂ線断面図である。
【図７】図５の第１の導体層を備えた誘電体層を示す平
面図である。
面図である。
【図８】図５の第２の導体層を備えた誘電体層を示す平
面図である。
面図である。
【図９】図３の積層コンデンサをＩＣに接続したものを
示す回路図である。
示す回路図である。
【図１０】第２の実施例の積層コンデンサを示す平面図
である。
である。
【図１１】図１０の積層コンデンサの一部分解斜視図で
ある。
ある。
【図１２】図１０のＣ−Ｃ線断面図である。
【図１３】図１１のＤ−Ｄ線断面図である。
【図１４】第３の実施例の積層コンデンサを示す平面図
である。
である。
【図１５】図１４のＥ−Ｅ線断面図である。
【図１６】図１５の第１の導体層を有する誘電体層を示
す平面図である。
す平面図である。
【図１７】図１５の第２の導体層を有する誘電体層を示
す平面図である。
す平面図である。
【図１８】第４の実施例の積層コンデンサを示す平面図
である。
である。
【図１９】図１８の第１の導体層を有する誘電体層を示
す平面図である。
す平面図である。
【図２０】図１８の第２の導体層を有する誘電体層を示
す平面図である。
す平面図である。
【図２１】図１８のＦ−Ｆ線断面図である。
【図２２】変形例の第１の導体層を有する誘電体層を示
す平面図である。
す平面図である。
【図２３】変形例の第２の導体層を有する誘電体層を示
す平面図である。
す平面図である。
２０ 誘電体基体 ２１ 第１の導体層 ２２ 第２の導体層 ２３〜２６ 第１〜第４の端子導体層
Claims (7)
- 【請求項１】 誘電体基体の互いに対向する第１及び第
２の主面間に第１のパターンの導体層と第２のパターン
の導体層とが交互に配置され、前記誘電体基体の側面に
第１、第２、第３及び第４の端子導体層が設けられ、前
記第１のパターンの導体層は前記第１及び第２の端子導
体層に接続され、前記第２のパターンの導体層は前記第
３及び第４の端子導体層に接続された構成の４端子型積
層コンデンサであって、 前記第２のパターンの導体層は平面的に見て前記第１の
パターンの導体層を前記第１の主面の中心を軸にして時
計方向又は反時計方向に９０度回したものと一致するよ
うに形成され、前記第３及び第４の端子導体層は平面的
に見て前記第１及び第２の端子導体層を前記第１の主面
の中心を軸にして時計方向又は反時計方向に９０度回し
た位置に配置されていることを特徴とする４端子型積層
コンデンサ。 - 【請求項２】 前記誘電体基体は平面的に見て四角形に
形成され且つ互いに対向する第１及び第２の主面と前記
第１及び第２の主面間の第１、第２、第３及び第４の側
面とを有し、前記第１のパターンの導体層は互いに対向
する前記第１及び第２の側面に露出するように配置さ
れ、前記第２のパターンの導体層は互いに対向する前記
第３及び第４の側面に露出するように配置され、 前記第１及び第２の端子導体層は前記第１及び第２の側
面に設けられ、 前記第３及び第４の端子導体層は前記第３及び第４の側
面に設けられていることを特徴とする請求項１記載の４
端子積層コンデンサ。 - 【請求項３】 前記誘電体基体は平面的に見て四角形に
形成され且つ互いに対向する第１及び第２の主面と前記
第１及び第２の主面間の第１、第２、第３及び第４の側
面とを有し、 前記第１及び第２の側面が互いに対向し、前記第３及び
第４の側面が互いに対向し、 前記第１のパターンの導体層は前記第１及び第３の側面
間の第１の角部及びこの近傍と前記第２及び第４の側面
間の第２の角部及びこの近傍とに露出するように配置さ
れ、 前記第２のパターンの導体層は前記第１及び第４の側面
間の第３の角部及びこの近傍及び前記第２及び第３の側
面間の第４の角部及びこの近傍に露出するように配置さ
れ、 前記第１の端子導体層は前記第１の角部及びこの近傍に
配置され、 前記第２の端子導体層は前記第２の角部及びこの近傍に
配置され、 前記第３の端子導体層は前記第３の角部及びこの近傍に
配置され、 前記第４の端子導体層は前記第４の角部及びこの近傍に
配置されていることを特徴とする請求項１記載の４端子
型積層コンデンサ。 - 【請求項４】 誘電体基体の互いに対向する第１及び第
２の主面間に第１のパターンの導体層と第２のパターン
の導体層とが交互に配置され、誘電体基体の側面に第
１、第２、第３及び第４の端子導体層が設けられ、前記
第１のパターンの導体層は前記第１及び第２の端子導体
層に接続され、前記第２のパターンの導体層は前記第３
及び第４の端子導体層に接続された構成の４端子型積層
コンデンサであって、 前記第２のパターンの導体層は平面的に見て前記第１の
パターンの導体層を前記第１の主面の中心を軸にして時
計方向又は反時計方向に１８０度回したものと一致する
ように形成され、前記第３及び第４の端子導体層は平面
的に見て前記第１及び第２の端子導体層を前記第１の主
面の中心を軸として時計方向又は反時計方向に１８０度
回した位置に配置されていることを特徴とする４端子型
積層コンデンサ。 - 【請求項５】 前記誘電体基体は平面的に見て四角形に
形成され且つ互いに対向する第１及び第２の主面と前記
第１及び第２の主面間の第１、第２、第３及び第４の側
面とを有し、 前記第１及び第２の側面が互いに対向し、前記第３及び
第４の側面が互いに対向し、 前記第１のパターンの導体層は前記第１及び第３の側面
に露出するように配置され、 前記第２のパターンの導体層は前記第２及び第４の側面
に露出するように配置され、 前記第１及び第２の端子導体層は前記第１及び第３の側
面に配置され、 前記第３及び第４の端子導体層は前記第２及び第４の側
面に配置されていることを特徴とする請求項４記載の４
端子型積層コンデンサ。 - 【請求項６】 前記誘電体基体は平面的に見て四角形に
形成され且つ互いに対向する第１及び第２の主面と前記
第１及び第２の主面間の第１、第２、第３及び第４の側
面とを有し、 前記第１及び第２の側面が互いに対向し、前記第３及び
第４の側面が互いに対向し、 前記第１のパターンの導体層は前記第１及び第２の側面
の前記第３の側面寄り領域に露出するように配置され、 前記第２のパターンの導体層は前記第１及び第２の側面
の前記第４の側面寄り領域に露出するように配置され、 前記第１及び第２の端子導体層は前記第１及び第２の側
面の前記第３の側面寄り領域に配置され、 前記第３及び第４の端子導体層は前記第１及び第２の側
面の前記第４の側面寄り領域に配置されていることを特
徴とする請求項４記載の４端子型積層コンデンサ。 - 【請求項７】 前記第１のパターンの導体層の前記第１
の端子導体層から前記第２の端子導体層に向う方向に対
して直交する方向の幅が均一であるか、又はこの最小幅
はこの最大幅の半分以上であり、前記第２のパターンの
導体層の幅も前記第１のパターンの導体層の幅と同様に
決定されていることを特徴とする請求項１乃至６のいず
れかに記載の４端子型積層コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148398A JPH11251178A (ja) | 1998-03-04 | 1998-03-04 | ４端子型積層コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148398A JPH11251178A (ja) | 1998-03-04 | 1998-03-04 | ４端子型積層コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251178A true JPH11251178A (ja) | 1999-09-17 |
Family
ID=13461948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7148398A Pending JPH11251178A (ja) | 1998-03-04 | 1998-03-04 | ４端子型積層コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251178A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10064447A1 (de) * | 2000-12-22 | 2002-07-11 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
| JP2003008153A (ja) * | 2001-06-19 | 2003-01-10 | Taiyo Yuden Co Ltd | 電子回路装置及びローパスフィルタ |
| JP2003257784A (ja) * | 2002-02-28 | 2003-09-12 | Tdk Corp | 電子部品 |
| JP2007096272A (ja) * | 2005-09-02 | 2007-04-12 | Sanyo Electric Co Ltd | 電気素子および電気回路 |
| US7644480B2 (en) | 2004-12-23 | 2010-01-12 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing multilayer chip capacitor |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| WO2010137379A1 (ja) * | 2009-05-26 | 2010-12-02 | 株式会社村田製作所 | ３端子コンデンサ及び３端子コンデンサ実装構造 |
| JP2011054864A (ja) * | 2009-09-04 | 2011-03-17 | Murata Mfg Co Ltd | コンデンサ実装構造 |
| US8027146B2 (en) | 2005-12-26 | 2011-09-27 | Sanyo Electric Co., Ltd. | Electric circuit device enabling impedance reduction |
| KR101421424B1 (ko) * | 2007-01-23 | 2014-07-22 | 티디케이가부시기가이샤 | 적층 콘덴서 |
| JP2014157913A (ja) * | 2013-02-15 | 2014-08-28 | Tdk Corp | 積層コンデンサ及び積層コンデンサの製造方法 |
| JP2014183241A (ja) * | 2013-03-20 | 2014-09-29 | Murata Mfg Co Ltd | 貫通型コンデンサ |
| JP2014187381A (ja) * | 2014-06-02 | 2014-10-02 | Murata Mfg Co Ltd | 電子部品及び実装構造体 |
-
1998
- 1998-03-04 JP JP7148398A patent/JPH11251178A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10064447C2 (de) * | 2000-12-22 | 2003-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
| US6850404B2 (en) | 2000-12-22 | 2005-02-01 | Epcos Ag | Component and interference suppression circuit |
| DE10064447A1 (de) * | 2000-12-22 | 2002-07-11 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
| JP2003008153A (ja) * | 2001-06-19 | 2003-01-10 | Taiyo Yuden Co Ltd | 電子回路装置及びローパスフィルタ |
| JP2003257784A (ja) * | 2002-02-28 | 2003-09-12 | Tdk Corp | 電子部品 |
| US7644480B2 (en) | 2004-12-23 | 2010-01-12 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing multilayer chip capacitor |
| JP2007096272A (ja) * | 2005-09-02 | 2007-04-12 | Sanyo Electric Co Ltd | 電気素子および電気回路 |
| US7898363B2 (en) | 2005-09-02 | 2011-03-01 | Sanyo Electric Co., Ltd. | Electric element and electric circuit |
| US8027146B2 (en) | 2005-12-26 | 2011-09-27 | Sanyo Electric Co., Ltd. | Electric circuit device enabling impedance reduction |
| KR101421424B1 (ko) * | 2007-01-23 | 2014-07-22 | 티디케이가부시기가이샤 | 적층 콘덴서 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| WO2010137379A1 (ja) * | 2009-05-26 | 2010-12-02 | 株式会社村田製作所 | ３端子コンデンサ及び３端子コンデンサ実装構造 |
| JPWO2010137379A1 (ja) * | 2009-05-26 | 2012-11-12 | 株式会社村田製作所 | ３端子コンデンサ及び３端子コンデンサ実装構造 |
| JP5534566B2 (ja) * | 2009-05-26 | 2014-07-02 | 株式会社村田製作所 | ３端子コンデンサ実装構造 |
| JP2011054864A (ja) * | 2009-09-04 | 2011-03-17 | Murata Mfg Co Ltd | コンデンサ実装構造 |
| JP2014157913A (ja) * | 2013-02-15 | 2014-08-28 | Tdk Corp | 積層コンデンサ及び積層コンデンサの製造方法 |
| JP2014183241A (ja) * | 2013-03-20 | 2014-09-29 | Murata Mfg Co Ltd | 貫通型コンデンサ |
| JP2014187381A (ja) * | 2014-06-02 | 2014-10-02 | Murata Mfg Co Ltd | 電子部品及び実装構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101651451B (zh) | 叠层型滤波器 | |
| JP2020057754A (ja) | 積層セラミック電子部品 | |
| KR102565701B1 (ko) | 코일 부품 | |
| KR20130077400A (ko) | 박막형 코일 부품 및 그 제조 방법 | |
| EP0982742B1 (en) | Module and method of manufacture | |
| JPH0521325B2 (ja) | ||
| JPH11251178A (ja) | ４端子型積層コンデンサ | |
| JP2002299152A (ja) | コンデンサ | |
| JPH06349666A (ja) | 積層セラミックコンデンサ | |
| JPS61256611A (ja) | 可変チツプ形インダクタの製造方法 | |
| JP3072845B2 (ja) | ディレイライン | |
| EP1089302A1 (en) | Substrate-mounted common mode choke coil and method of manufacture thereof | |
| JPH10270249A (ja) | 積層型コイル部品 | |
| JP2000091152A (ja) | 積層電子部品とその製造方法 | |
| JP2001093730A (ja) | 積層チップインダクタ | |
| JP2003198221A (ja) | チップ型積層バラン素子 | |
| JPH082972Y2 (ja) | 積層インダクタアレイ | |
| JP3591814B2 (ja) | 薄膜コンデンサおよび基板 | |
| JPH11273954A (ja) | 積層型インダクタ | |
| JP2000235919A (ja) | 積層コモンモードチョークコイル素子 | |
| JP2004071962A (ja) | 積層インダクタ | |
| JPH09129493A (ja) | 積層コンデンサ | |
| JP2003086426A (ja) | 積層型インピーダンス素子 | |
| JPS584803B2 (ja) | 積層トランス | |
| JP2000049014A (ja) | 非磁性積層インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021030 |