JP2003198221A - チップ型積層バラン素子 - Google Patents
チップ型積層バラン素子Info
- Publication number
- JP2003198221A JP2003198221A JP2001391132A JP2001391132A JP2003198221A JP 2003198221 A JP2003198221 A JP 2003198221A JP 2001391132 A JP2001391132 A JP 2001391132A JP 2001391132 A JP2001391132 A JP 2001391132A JP 2003198221 A JP2003198221 A JP 2003198221A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- line
- strip line
- type laminated
- stripline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 不要なモードによる共振などが発生すること
がなく、周波数特性が安定化し、良好な特性を発現させ
る。 【解決手段】 相互に電磁結合しているλ／４結合スト
リップラインの組が２組以上、誘電体チップ中で実装面
に対して垂直方向に重畳した状態で埋設され、誘電体チ
ップ内に位置するストリップライン端と外部電極との間
が引出しラインで繋がれているチップ型積層バラン素子
である。ここでストリップライン１４，２４，２８に隣
接する層に位置する引出しライン１２，２２，３１は、
積層方向に見た時にストリップラインに対して直角に交
差し、且つ交差部以外はストリップラインと重ならない
ように設けられている。引出しラインのストリップライ
ンと平行な部分は、ストリップラインのパターン間隔と
同等以上の距離だけストリップラインから離れた状態で
形成されるのが好ましい。
がなく、周波数特性が安定化し、良好な特性を発現させ
る。 【解決手段】 相互に電磁結合しているλ／４結合スト
リップラインの組が２組以上、誘電体チップ中で実装面
に対して垂直方向に重畳した状態で埋設され、誘電体チ
ップ内に位置するストリップライン端と外部電極との間
が引出しラインで繋がれているチップ型積層バラン素子
である。ここでストリップライン１４，２４，２８に隣
接する層に位置する引出しライン１２，２２，３１は、
積層方向に見た時にストリップラインに対して直角に交
差し、且つ交差部以外はストリップラインと重ならない
ように設けられている。引出しラインのストリップライ
ンと平行な部分は、ストリップラインのパターン間隔と
同等以上の距離だけストリップラインから離れた状態で
形成されるのが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波回路におい
て不平衡信号と平衡信号を相互に変換するために用いる
バラン素子に関し、更に詳しく述べると、ストリップラ
インとそれに繋がる引出しラインとが直角に交差するよ
うにして不要な共振モード等の発生を防止した積層構造
のチップ型バラン素子に関するものである。
て不平衡信号と平衡信号を相互に変換するために用いる
バラン素子に関し、更に詳しく述べると、ストリップラ
インとそれに繋がる引出しラインとが直角に交差するよ
うにして不要な共振モード等の発生を防止した積層構造
のチップ型バラン素子に関するものである。
【０００２】
【従来の技術】バラン素子は、高周波回路において不平
衡信号と平衡信号を相互に変換するために用いる変換器
である。近年、各種電子デバイスの小型化の要求に伴っ
て、相互に電磁結合している結合ストリップラインを誘
電体チップ中に埋設した構造のチップ型積層バラン素子
が開発されている。
衡信号と平衡信号を相互に変換するために用いる変換器
である。近年、各種電子デバイスの小型化の要求に伴っ
て、相互に電磁結合している結合ストリップラインを誘
電体チップ中に埋設した構造のチップ型積層バラン素子
が開発されている。
【０００３】従来構造の一例としては、λ／２結合スト
リップラインと２つのλ／４結合ストリップライン（但
し、λは使用波長を表す）を対向配置し、λ／２結合ス
トリップラインの半分と一方のλ／４結合ストリップラ
イン、λ／２結合ストリップラインの残部と他方のλ／
４結合ストリップラインが相互に電磁結合するようにし
た構造がある。λ／２結合ストリップラインに不平衡伝
送線路を接続し、２つのλ／４結合ストリップラインの
それぞれに平衡伝送線路を接続して使用する。
リップラインと２つのλ／４結合ストリップライン（但
し、λは使用波長を表す）を対向配置し、λ／２結合ス
トリップラインの半分と一方のλ／４結合ストリップラ
イン、λ／２結合ストリップラインの残部と他方のλ／
４結合ストリップラインが相互に電磁結合するようにし
た構造がある。λ／２結合ストリップラインに不平衡伝
送線路を接続し、２つのλ／４結合ストリップラインの
それぞれに平衡伝送線路を接続して使用する。
【０００４】しかし、この構造は、λ／２結合ストリッ
プラインを形成するために広いチップ面積が必要とな
り、小型化には限界があった。そこで、他の構造とし
て、２組の相互に電磁結合するλ／４結合ストリップラ
インの組を用いる構成が提案されている。各ストリップ
ラインは、外部線路に接続するために引出しラインを用
いて誘電体チップの外部電極に繋ぐ必要がある。この引
出しラインは、従来技術では、誘電体チップ内に位置す
るストリップライン端と外部電極との間を直線的に最短
距離で繋ぐように構成されている。
プラインを形成するために広いチップ面積が必要とな
り、小型化には限界があった。そこで、他の構造とし
て、２組の相互に電磁結合するλ／４結合ストリップラ
インの組を用いる構成が提案されている。各ストリップ
ラインは、外部線路に接続するために引出しラインを用
いて誘電体チップの外部電極に繋ぐ必要がある。この引
出しラインは、従来技術では、誘電体チップ内に位置す
るストリップライン端と外部電極との間を直線的に最短
距離で繋ぐように構成されている。
【０００５】
【発明が解決しようとする課題】上記のように、従来技
術では引出しラインが、ストリップライン端と外部電極
との間を、単に直線的に繋ぐように形成されているた
め、ストリップラインと引出しラインとが斜めに交差す
る構成となっている。そのため、不要なモードによる共
振などが発生し、周波数特性が不安定になったり、悪化
する欠点があった。
術では引出しラインが、ストリップライン端と外部電極
との間を、単に直線的に繋ぐように形成されているた
め、ストリップラインと引出しラインとが斜めに交差す
る構成となっている。そのため、不要なモードによる共
振などが発生し、周波数特性が不安定になったり、悪化
する欠点があった。
【０００６】本発明の目的は、不要な共振などの発生を
防止でき、周波数特性が安定し、且つ良好なチップ型積
層バラン素子を提供することである。
防止でき、周波数特性が安定し、且つ良好なチップ型積
層バラン素子を提供することである。
【０００７】
【課題を解決するための手段】本発明は、相互に電磁結
合しているλ／４結合ストリップラインの組が２組以
上、誘電体チップ中で実装面に対して垂直方向に重畳し
た状態で埋設され、誘電体チップ内に位置するストリッ
プライン端と外部電極との間が引出しラインで繋がれて
いるチップ型積層バラン素子において、ストリップライ
ンと隣接する層に位置する引出しラインは、積層方向
（実装面に対して垂直方向）に見た時に該ストリップラ
インに対して直角に交差し、且つ交差部以外は該ストリ
ップラインと重ならないように設けられていることを特
徴とするチップ型積層バラン素子である。ここで、引出
しラインのストリップラインと平行な部分は、ストリッ
プラインのパターン間隔と同等もしくはそれ以上の距離
だけ該ストリップラインから離れた状態で形成されてい
るのが好ましい。
合しているλ／４結合ストリップラインの組が２組以
上、誘電体チップ中で実装面に対して垂直方向に重畳し
た状態で埋設され、誘電体チップ内に位置するストリッ
プライン端と外部電極との間が引出しラインで繋がれて
いるチップ型積層バラン素子において、ストリップライ
ンと隣接する層に位置する引出しラインは、積層方向
（実装面に対して垂直方向）に見た時に該ストリップラ
インに対して直角に交差し、且つ交差部以外は該ストリ
ップラインと重ならないように設けられていることを特
徴とするチップ型積層バラン素子である。ここで、引出
しラインのストリップラインと平行な部分は、ストリッ
プラインのパターン間隔と同等もしくはそれ以上の距離
だけ該ストリップラインから離れた状態で形成されてい
るのが好ましい。
【０００８】典型的な例では、相互に電磁結合している
λ／４結合ストリップラインの組を２組、誘電体チップ
中で上下に配置する。各ストリップラインは矩形渦巻き
状パターンを有し、それに対して引出しラインは直線
状、Ｌ型状、あるいはクランク状パターンとする。外部
電極のうち誘電体チップの上下面もしくは下面に形成す
る外部電極パターンは、印刷により形成するのが好まし
い。方向識別マーカも誘電体チップ上面に印刷により形
成するのが好ましい。
λ／４結合ストリップラインの組を２組、誘電体チップ
中で上下に配置する。各ストリップラインは矩形渦巻き
状パターンを有し、それに対して引出しラインは直線
状、Ｌ型状、あるいはクランク状パターンとする。外部
電極のうち誘電体チップの上下面もしくは下面に形成す
る外部電極パターンは、印刷により形成するのが好まし
い。方向識別マーカも誘電体チップ上面に印刷により形
成するのが好ましい。
【０００９】相互に電磁結合している結合ストリップラ
インの組同士の間に、中間アース電極が介在するように
構成してもよい。それによって結合ストリップラインの
組同士の間の不要な電磁的結合を防止できる。また、そ
れら誘電体チップ中で上下方向に配列したストリップラ
イン群全体の上方及び／又は下方に、外側アース電極を
埋設する構成も有効である。それによって外部への電磁
波の漏洩を低減することができ、他のデバイスへ及ぼす
悪影響を最小限に低減できる。
インの組同士の間に、中間アース電極が介在するように
構成してもよい。それによって結合ストリップラインの
組同士の間の不要な電磁的結合を防止できる。また、そ
れら誘電体チップ中で上下方向に配列したストリップラ
イン群全体の上方及び／又は下方に、外側アース電極を
埋設する構成も有効である。それによって外部への電磁
波の漏洩を低減することができ、他のデバイスへ及ぼす
悪影響を最小限に低減できる。
【００１０】
【実施例】図１は本発明に係るチップ型積層バラン素子
の一実施例を示す説明図であり、内部構造を分解して示
している。これは誘電体基板上に必要な導体パターンを
印刷形成して積層する例である。下から上へ、次のよう
な順序で誘電体基板を積層する。
の一実施例を示す説明図であり、内部構造を分解して示
している。これは誘電体基板上に必要な導体パターンを
印刷形成して積層する例である。下から上へ、次のよう
な順序で誘電体基板を積層する。
【００１１】最下層は、後述する最上層と同様の外部電
極パターンを下面に印刷した誘電体基板１０である（従
って、外部電極パターンは図示されていない）。その上
に、必要に応じて、所望枚数、何も印刷されていない誘
電体基板を設けてもよい。
極パターンを下面に印刷した誘電体基板１０である（従
って、外部電極パターンは図示されていない）。その上
に、必要に応じて、所望枚数、何も印刷されていない誘
電体基板を設けてもよい。
【００１２】その上に、第１の引出しライン１２を印刷
した誘電体基板１３、及び第１のストリップライン１４
を印刷した誘電体基板１６が載る。第１のストリップラ
イン１４は矩形渦巻き状パターンを有し、その外周端は
基板右後（奥）縁ｄに達するように形成されている。他
方、それに隣接する層の第１の引出しライン１２はＬ型
状パターンであって、第１のストリップライン１４の内
周端と基板中央奥の縁ｅとの間をビア穴接続（破線で表
示）を介して繋ぐように設けられる。なおビア穴接続と
は、前記内周端に形成した微小穴に導電材料を埋め込ん
で、それによって層間の電気的な接続を実現する構成を
いう。誘電体基板１６の上に、必要に応じて、所望枚
数、何も印刷されていない誘電体基板１７を設ける。そ
の上に、第２のストリップライン１８を印刷した誘電体
基板２０が載る。第２のストリップライン１８は、第１
のストリップライン１４と共通する形状で、互いに重な
るような位置関係となる矩形渦巻き状パターンを有し、
その外周端は基板左後縁ｆに達するように直線状に形成
されている。誘電体基板２０の矩形渦巻き状パターンの
内周端は開放（オープン）である。誘電体基板２０の上
に、必要に応じて、所望枚数、何も印刷されていない誘
電体基板２１を設ける。
した誘電体基板１３、及び第１のストリップライン１４
を印刷した誘電体基板１６が載る。第１のストリップラ
イン１４は矩形渦巻き状パターンを有し、その外周端は
基板右後（奥）縁ｄに達するように形成されている。他
方、それに隣接する層の第１の引出しライン１２はＬ型
状パターンであって、第１のストリップライン１４の内
周端と基板中央奥の縁ｅとの間をビア穴接続（破線で表
示）を介して繋ぐように設けられる。なおビア穴接続と
は、前記内周端に形成した微小穴に導電材料を埋め込ん
で、それによって層間の電気的な接続を実現する構成を
いう。誘電体基板１６の上に、必要に応じて、所望枚
数、何も印刷されていない誘電体基板１７を設ける。そ
の上に、第２のストリップライン１８を印刷した誘電体
基板２０が載る。第２のストリップライン１８は、第１
のストリップライン１４と共通する形状で、互いに重な
るような位置関係となる矩形渦巻き状パターンを有し、
その外周端は基板左後縁ｆに達するように直線状に形成
されている。誘電体基板２０の矩形渦巻き状パターンの
内周端は開放（オープン）である。誘電体基板２０の上
に、必要に応じて、所望枚数、何も印刷されていない誘
電体基板２１を設ける。
【００１３】その上に、第２の引出しライン２２を印刷
した誘電体基板２３、及び第３のストリップライン２４
を印刷した誘電体基板２６が載る。第３のストリップラ
イン２４は矩形渦巻き状パターンを有し、その外周端は
基板左手前の縁ａに達する。他方、第２の引出しライン
２２はクランク状パターンであって、第３のストリップ
ライン２４の内周端と基板左後縁ｆとの間をビア穴接続
（破線で表示）を介して繋ぐように設ける。誘電体基板
２６の上に、必要に応じて、所望枚数、何も印刷されて
いない誘電体基板２７を設ける。更にその上に、第４の
ストリップライン２８を印刷した誘電体基板３０、及び
第３の引出しライン３１を印刷した誘電体基板３２が載
る。第４のストリップライン２８も矩形渦巻き状パター
ンを有しており、その外周端は基板中央手前の縁ｂまで
達する。他方、第３の引出しライン３１はクランク状パ
ターンであって、第４のストリップライン２８の内周端
と基板右手前の縁ｃとの間をビア穴接続（破線で表示）
を介して繋ぐように設けられる。第３のストリップライ
ン２４と第４のストリップライン２８の矩形渦巻き状パ
ターンは、共通する形状を有し、それらは互いに重なる
ような位置関係とする。
した誘電体基板２３、及び第３のストリップライン２４
を印刷した誘電体基板２６が載る。第３のストリップラ
イン２４は矩形渦巻き状パターンを有し、その外周端は
基板左手前の縁ａに達する。他方、第２の引出しライン
２２はクランク状パターンであって、第３のストリップ
ライン２４の内周端と基板左後縁ｆとの間をビア穴接続
（破線で表示）を介して繋ぐように設ける。誘電体基板
２６の上に、必要に応じて、所望枚数、何も印刷されて
いない誘電体基板２７を設ける。更にその上に、第４の
ストリップライン２８を印刷した誘電体基板３０、及び
第３の引出しライン３１を印刷した誘電体基板３２が載
る。第４のストリップライン２８も矩形渦巻き状パター
ンを有しており、その外周端は基板中央手前の縁ｂまで
達する。他方、第３の引出しライン３１はクランク状パ
ターンであって、第４のストリップライン２８の内周端
と基板右手前の縁ｃとの間をビア穴接続（破線で表示）
を介して繋ぐように設けられる。第３のストリップライ
ン２４と第４のストリップライン２８の矩形渦巻き状パ
ターンは、共通する形状を有し、それらは互いに重なる
ような位置関係とする。
【００１４】誘電体基板３２の上に、必要に応じて、所
望枚数、何も印刷されていない誘電体基板３３を設け
る。更に最上層として、外部電極パターン３４と方向識
別マーカ３５とを印刷した誘電体基板３６を設ける。外
部電極パターン３４は矩形状であり、対向する２辺（図
１では手前の辺と奥の辺）に間隔をおいて３個ずつ、合
計６個、印刷法で均等に配列形成されている。また、方
向識別マーカ３５は、誘電体基板３６の片側（図１では
紙面の左側）に寄せて印刷する。
望枚数、何も印刷されていない誘電体基板３３を設け
る。更に最上層として、外部電極パターン３４と方向識
別マーカ３５とを印刷した誘電体基板３６を設ける。外
部電極パターン３４は矩形状であり、対向する２辺（図
１では手前の辺と奥の辺）に間隔をおいて３個ずつ、合
計６個、印刷法で均等に配列形成されている。また、方
向識別マーカ３５は、誘電体基板３６の片側（図１では
紙面の左側）に寄せて印刷する。
【００１５】このような順序で誘電体基板を積層して一
体化しチップ素子とする。相互に電磁結合している結合
ストリップラインの組が２組（第１のストリップライン
１４と第２のストリップライン１８の組、及び第３のス
トリップライン２４と第４のストリップライン２８の
組）、誘電体チップ中で実装面に対して垂直方向に重畳
した状態で埋設された構造となる。即ち、各組で共通の
矩形渦巻き状パターンが実質的にλ／４結合ストリップ
ラインを構成していることになり、それ以外の部分は接
続用のパターンということになる。
体化しチップ素子とする。相互に電磁結合している結合
ストリップラインの組が２組（第１のストリップライン
１４と第２のストリップライン１８の組、及び第３のス
トリップライン２４と第４のストリップライン２８の
組）、誘電体チップ中で実装面に対して垂直方向に重畳
した状態で埋設された構造となる。即ち、各組で共通の
矩形渦巻き状パターンが実質的にλ／４結合ストリップ
ラインを構成していることになり、それ以外の部分は接
続用のパターンということになる。
【００１６】最終的には図２に示すように、誘電体チッ
プ４０の外側面に６箇所の外部電極４１を設け、チップ
側面にて各ストリップラインの端部及び各引出しライン
の端部と接続する。従って、各外部電極４１は、導体パ
ターンの端部が露出している側面から上面と下両（実装
面）の両方に至るように形成し、上面に方向識別マーカ
３５（チップの方向性を示すための目印）が位置するこ
とになる。そして、６箇所の外部電極４１のうちの左奥
の位置の外部電極（符号ｆで示す）によって、第２のス
トリップライン１８と第３のストリップライン２４とが
相互に接続されることになる。
プ４０の外側面に６箇所の外部電極４１を設け、チップ
側面にて各ストリップラインの端部及び各引出しライン
の端部と接続する。従って、各外部電極４１は、導体パ
ターンの端部が露出している側面から上面と下両（実装
面）の両方に至るように形成し、上面に方向識別マーカ
３５（チップの方向性を示すための目印）が位置するこ
とになる。そして、６箇所の外部電極４１のうちの左奥
の位置の外部電極（符号ｆで示す）によって、第２のス
トリップライン１８と第３のストリップライン２４とが
相互に接続されることになる。
【００１７】前記のように、結合ストリップラインとし
ての長さ（組を構成しているストリップライン同士で同
一形状となっている矩形渦巻き状パターンの長さ）は、
全て使用波長λの１／４の長さに設定されている。従っ
て、このチップ型積層バルン素子は、等価回路的には図
３のように表せる。各端子の符号は、図１の位置を示す
符号、及び図２の外部電極の符号に対応している。ａが
不平衡端子、ｂとｅがアース端子（ＧＮＤ），ｃとｄが
平衡端子となり、ｆは第２と第３のストリップラインを
繋ぐ内部接続用の端子となる。
ての長さ（組を構成しているストリップライン同士で同
一形状となっている矩形渦巻き状パターンの長さ）は、
全て使用波長λの１／４の長さに設定されている。従っ
て、このチップ型積層バルン素子は、等価回路的には図
３のように表せる。各端子の符号は、図１の位置を示す
符号、及び図２の外部電極の符号に対応している。ａが
不平衡端子、ｂとｅがアース端子（ＧＮＤ），ｃとｄが
平衡端子となり、ｆは第２と第３のストリップラインを
繋ぐ内部接続用の端子となる。
【００１８】使用する誘電体基板は、例えばアルミナ等
からなる。小型化のためには比誘電率の大きな材料が望
ましい。典型的な製造方法としては、未焼成の誘電体セ
ラミックスシート（グリーンシート）を用い、その上に
スクリーン印刷法によって導体ペースト（例えば銀ペー
スト）で導体パターンを印刷し、所定の順序で積層し
て、加圧一体化した後、焼成する方法がある。その他、
誘電体基板上に導体パターンを形成し、所定の順序で接
着層を介して積層し、一体化する方法でもよい。その方
法では、焼結済みの誘電体セラミック基板を用いること
もできるし、その他の樹脂基板を用いることもできる。
からなる。小型化のためには比誘電率の大きな材料が望
ましい。典型的な製造方法としては、未焼成の誘電体セ
ラミックスシート（グリーンシート）を用い、その上に
スクリーン印刷法によって導体ペースト（例えば銀ペー
スト）で導体パターンを印刷し、所定の順序で積層し
て、加圧一体化した後、焼成する方法がある。その他、
誘電体基板上に導体パターンを形成し、所定の順序で接
着層を介して積層し、一体化する方法でもよい。その方
法では、焼結済みの誘電体セラミック基板を用いること
もできるし、その他の樹脂基板を用いることもできる。
【００１９】次に本発明の特徴であるパターン構造につ
いて、図４により更に詳しく説明する。本発明では、ス
トリップラインに隣接する層の引出しラインは、積層方
向に見た時に、該ストリップラインに対して直角に交差
し、且つ交差部以外は該ストリップラインと重ならない
ように設けられており、この点に特徴がある。第１のス
トリップライン１４と第１の引出しライン１２の関係を
図４のＡに、第３のストリップライン２４と第２の引出
しライン２２の関係を図４のＢに、第４のストリップラ
イン２８と第３の引出しライン３１の関係を図４のＣに
示す。いずれもストリップライン側を実線で、引出しラ
イン側を破線で示す。各図で分かるように、ストリップ
ラインと引出しラインは全て直交する位置関係になって
いる。
いて、図４により更に詳しく説明する。本発明では、ス
トリップラインに隣接する層の引出しラインは、積層方
向に見た時に、該ストリップラインに対して直角に交差
し、且つ交差部以外は該ストリップラインと重ならない
ように設けられており、この点に特徴がある。第１のス
トリップライン１４と第１の引出しライン１２の関係を
図４のＡに、第３のストリップライン２４と第２の引出
しライン２２の関係を図４のＢに、第４のストリップラ
イン２８と第３の引出しライン３１の関係を図４のＣに
示す。いずれもストリップライン側を実線で、引出しラ
イン側を破線で示す。各図で分かるように、ストリップ
ラインと引出しラインは全て直交する位置関係になって
いる。
【００２０】また本実施例では、引出しラインのストリ
ップラインと平行な部分は、ストリップラインのパター
ン間隔Ｗ0 と同等あるいはそれ以上の距離だけ該ストリ
ップラインから離れた状態で形成している。そのため、
例えば第３のストリップライン２４の場合、内周端側に
短い補助ライン３８を設けて、その先端に引出しライン
２２が繋がるようにする。なお、引出しラインとストリ
ップラインとを平面的に見た間隔をＷ1 で示す。このよ
うに構成することで、引出しラインとストリップライン
との間での不要なモードによる共振の発生を防止するこ
とができる。
ップラインと平行な部分は、ストリップラインのパター
ン間隔Ｗ0 と同等あるいはそれ以上の距離だけ該ストリ
ップラインから離れた状態で形成している。そのため、
例えば第３のストリップライン２４の場合、内周端側に
短い補助ライン３８を設けて、その先端に引出しライン
２２が繋がるようにする。なお、引出しラインとストリ
ップラインとを平面的に見た間隔をＷ1 で示す。このよ
うに構成することで、引出しラインとストリップライン
との間での不要なモードによる共振の発生を防止するこ
とができる。
【００２１】図５は、本発明に係るチップ型積層バラン
素子の他の実施例を示す説明図であり、図１と同様に内
部構造を分解して示している。これも誘電体基板上に必
要な導体パターンを印刷して積層する構造の例である。
ストリップラインや引出しラインの形状や配置などは、
前記図１の実施例と同様なので、説明を簡略化するため
に対応する部材には同一符号を付す。この実施例ではア
ース電極を組み込んでいる。下から上へ、次のような順
序で誘電体基板を積層する。
素子の他の実施例を示す説明図であり、図１と同様に内
部構造を分解して示している。これも誘電体基板上に必
要な導体パターンを印刷して積層する構造の例である。
ストリップラインや引出しラインの形状や配置などは、
前記図１の実施例と同様なので、説明を簡略化するため
に対応する部材には同一符号を付す。この実施例ではア
ース電極を組み込んでいる。下から上へ、次のような順
序で誘電体基板を積層する。
【００２２】最下層は、後述する最上層と同様の外部電
極パターンを下面に印刷した誘電体基板１０である。そ
の上に、ほぼ全面にアース電極パターン５０を形成した
誘電体基板５１を載せる。アース電極パターン５０は、
横方向（図５で紙面の左右方向）の中央部のみが前後
（手前と奥）の基板縁にまで達し、それ以外は全体的に
誘電体基板５１の外周縁よりも若干引っ込んでいる形状
である。これは外側（下側）アース電極となる。その誘
電体基板５１の上に、必要に応じて、所望枚数、何も印
刷されていない誘電体基板５２を設けてもよい。
極パターンを下面に印刷した誘電体基板１０である。そ
の上に、ほぼ全面にアース電極パターン５０を形成した
誘電体基板５１を載せる。アース電極パターン５０は、
横方向（図５で紙面の左右方向）の中央部のみが前後
（手前と奥）の基板縁にまで達し、それ以外は全体的に
誘電体基板５１の外周縁よりも若干引っ込んでいる形状
である。これは外側（下側）アース電極となる。その誘
電体基板５１の上に、必要に応じて、所望枚数、何も印
刷されていない誘電体基板５２を設けてもよい。
【００２３】その上に、第１の引出しライン１２を印刷
した誘電体基板１３、第１のストリップライン１４を印
刷した誘電体基板１６が載る。第１の引出しライン１２
の一端はビア穴接続によって第１のストリップライン１
４の内周端に接続される。誘電体基板１６の上に、必要
に応じて、所望枚数、何も印刷されていない誘電体基板
１７を設ける。その上に、第２のストリップライン１８
を印刷した誘電体基板２０が載る。第２のストリップラ
イン１８の内周端は開放（オープン）である。
した誘電体基板１３、第１のストリップライン１４を印
刷した誘電体基板１６が載る。第１の引出しライン１２
の一端はビア穴接続によって第１のストリップライン１
４の内周端に接続される。誘電体基板１６の上に、必要
に応じて、所望枚数、何も印刷されていない誘電体基板
１７を設ける。その上に、第２のストリップライン１８
を印刷した誘電体基板２０が載る。第２のストリップラ
イン１８の内周端は開放（オープン）である。
【００２４】誘電体基板２０の上に、必要に応じて、所
望枚数、何も印刷されていない誘電体基板２１を設け
る。その上に、ほぼ全面のアース電極パターン５３を形
成した誘電体基板５４が位置する。このアース電極パタ
ーン５３も、横方向の中央部のみが前後の外周縁にまで
達し、それ以外は誘電体基板５４の外周縁よりも一回り
小さく形成されており、中間アース電極となる。誘電体
基板５４の上に、必要に応じて、所望枚数、何も印刷さ
れていない誘電体基板５５を設ける。
望枚数、何も印刷されていない誘電体基板２１を設け
る。その上に、ほぼ全面のアース電極パターン５３を形
成した誘電体基板５４が位置する。このアース電極パタ
ーン５３も、横方向の中央部のみが前後の外周縁にまで
達し、それ以外は誘電体基板５４の外周縁よりも一回り
小さく形成されており、中間アース電極となる。誘電体
基板５４の上に、必要に応じて、所望枚数、何も印刷さ
れていない誘電体基板５５を設ける。
【００２５】その上に、第２の引出しライン２２を印刷
した誘電体基板２３、第３のストリップライン２４を印
刷した誘電体基板２６が載る。誘電体基板２６の上に、
必要に応じて、所望枚数、何も印刷されていない誘電体
基板２７を設ける。更にその上に、第４のストリップラ
イン２８を印刷した誘電体基板３０、第３の引出しライ
ン３１を印刷した誘電体基板３２が載る。
した誘電体基板２３、第３のストリップライン２４を印
刷した誘電体基板２６が載る。誘電体基板２６の上に、
必要に応じて、所望枚数、何も印刷されていない誘電体
基板２７を設ける。更にその上に、第４のストリップラ
イン２８を印刷した誘電体基板３０、第３の引出しライ
ン３１を印刷した誘電体基板３２が載る。
【００２６】誘電体基板３２の上に、必要に応じて、所
望枚数、何も印刷されていない誘電体基板３３を設け
る。その上に、ほぼ全面にアース電極パターン５６を形
成した誘電体基板５７が位置する。このアース電極パタ
ーン５６も、横方向の中央部のみが前後の外周縁にまで
達し、それ以外は誘電体基板の外周縁よりも若干引っ込
んでいる形状である。これは外側（上側）アース電極と
なる。更に、最上層として、外部電極パターン３４と方
向識別マーカ３５を印刷した誘電体基板３６を設ける。
望枚数、何も印刷されていない誘電体基板３３を設け
る。その上に、ほぼ全面にアース電極パターン５６を形
成した誘電体基板５７が位置する。このアース電極パタ
ーン５６も、横方向の中央部のみが前後の外周縁にまで
達し、それ以外は誘電体基板の外周縁よりも若干引っ込
んでいる形状である。これは外側（上側）アース電極と
なる。更に、最上層として、外部電極パターン３４と方
向識別マーカ３５を印刷した誘電体基板３６を設ける。
【００２７】このような順序で誘電体基板を積層して一
体化しチップ素子とする。相互に電磁結合している結合
ストリップラインの組が２組（第１のストリップライン
１４と第２のストリップライン１８の組、及び第３のス
トリップライン２４と第４のストリップライン２８の
組）、誘電体チップ中で実装面に対して垂直方向に重畳
した状態で埋設されており、それらの間に中間アース電
極が介在し、更に上下に外側アース電極が埋設された構
造となる。中間アース電極は、相互に電磁結合している
結合ストリップラインの組同士の間で不要な電磁的結合
が生じるのを防止する機能を果たす。外側アース電極は
チップ外に電磁界が漏れるのを防ぐ機能を果たす。
体化しチップ素子とする。相互に電磁結合している結合
ストリップラインの組が２組（第１のストリップライン
１４と第２のストリップライン１８の組、及び第３のス
トリップライン２４と第４のストリップライン２８の
組）、誘電体チップ中で実装面に対して垂直方向に重畳
した状態で埋設されており、それらの間に中間アース電
極が介在し、更に上下に外側アース電極が埋設された構
造となる。中間アース電極は、相互に電磁結合している
結合ストリップラインの組同士の間で不要な電磁的結合
が生じるのを防止する機能を果たす。外側アース電極は
チップ外に電磁界が漏れるのを防ぐ機能を果たす。
【００２８】上記の各実施例は、いずれもシート積層法
により製造する例であるが、印刷積層法で製造すること
も可能である。印刷積層法は、セラミックスペースト
（例えばアルミナとガラスなどの粉末を含むスラリー）
を用いたセラミックスパターンと導体ペースト（銀ペー
ストなど）を用いた導体パターンをスクリーン印刷して
重ねていくことで積層体とする方法である。このように
しても積層一体化したチップ素子が得られる。実際に
は、生産効率を高めるために、同じパターンが前後左右
に規則的に配列されるように印刷し、積層後に縦横に切
断して１個１個のチップに切り出す多数個取り方式とす
る。そして、焼成後に側面に外部端子を設ける方法でも
よいし、あるいは逆に側面に外部端子を形成した後に焼
成する方法でもよい。多数個取りの方法は、シート積層
法でも用いられる。
により製造する例であるが、印刷積層法で製造すること
も可能である。印刷積層法は、セラミックスペースト
（例えばアルミナとガラスなどの粉末を含むスラリー）
を用いたセラミックスパターンと導体ペースト（銀ペー
ストなど）を用いた導体パターンをスクリーン印刷して
重ねていくことで積層体とする方法である。このように
しても積層一体化したチップ素子が得られる。実際に
は、生産効率を高めるために、同じパターンが前後左右
に規則的に配列されるように印刷し、積層後に縦横に切
断して１個１個のチップに切り出す多数個取り方式とす
る。そして、焼成後に側面に外部端子を設ける方法でも
よいし、あるいは逆に側面に外部端子を形成した後に焼
成する方法でもよい。多数個取りの方法は、シート積層
法でも用いられる。
【００２９】なお、上記の各実施例では、外部電極パタ
ーンは、誘電体チップの上下両面に形成されているが、
下面（実装面）にのみ形成する構成でもよい。外部電極
は、積層印刷時に形成するのが望ましいが、切断焼成後
に作製してもよい。アース電極パターンについては、特
性向上の観点からは設けることが望ましいが、必要とし
ない場合もある。
ーンは、誘電体チップの上下両面に形成されているが、
下面（実装面）にのみ形成する構成でもよい。外部電極
は、積層印刷時に形成するのが望ましいが、切断焼成後
に作製してもよい。アース電極パターンについては、特
性向上の観点からは設けることが望ましいが、必要とし
ない場合もある。
【００３０】
【発明の効果】本発明は上記のように、ストリップライ
ンに隣接する層に位置する引出しラインが、積層方向に
見た時に該ストリップラインに対して直角に交差し、且
つ交差部以外は該ストリップラインと重ならないように
設けられているチップ型積層バラン素子であるから、不
要なモードによる共振などが発生する恐れがなく、周波
数特性が安定化し、良好な特性が得られる。
ンに隣接する層に位置する引出しラインが、積層方向に
見た時に該ストリップラインに対して直角に交差し、且
つ交差部以外は該ストリップラインと重ならないように
設けられているチップ型積層バラン素子であるから、不
要なモードによる共振などが発生する恐れがなく、周波
数特性が安定化し、良好な特性が得られる。
【図１】本発明に係るチップ型積層バラン素子の一実施
例を示す説明図。
例を示す説明図。
【図２】そのチップ型積層バラン素子の外観斜視図。
【図３】そのチップ型積層バラン素子の等価回路を示す
説明図。
説明図。
【図４】ストリップラインと引出しラインとの形状及び
位置関係を示す説明図。
位置関係を示す説明図。
【図５】本発明に係るチップ型積層バラン素子の他の実
施例を示す説明図。
施例を示す説明図。
１２ 第１の引き出しパターン
１４ 第１のストリップライン
１８ 第２のストリップライン
２２ 第２の引き出しパターン
２４ 第３のストリップライン
２８ 第４のストリップライン
３１ 第３の引き出しパターン
３４ 外部電極パターン
３５ 方向識別マーカ
１０，１３，１６，１７，２０，２１，２３，２６，２
７，３０，３２，３３，３６ 誘電体基板
７，３０，３２，３３，３６ 誘電体基板
Claims (7)
- 【請求項１】 相互に電磁結合しているλ／４結合スト
リップラインの組が２組以上、誘電体チップ中で実装面
に対して垂直方向に重畳した状態で埋設されており、誘
電体チップ内に位置するストリップライン端と外部電極
との間が引出しラインで繋がれているチップ型積層バラ
ン素子において、 ストリップラインに隣接する層に位置する引出しライン
は、積層方向に見た時に該ストリップラインに対して直
角に交差し、且つ交差部以外は該ストリップラインと重
ならないように形成されていることを特徴とするチップ
型積層バラン素子。 - 【請求項２】 引出しラインのストリップラインと平行
な部分は、ストリップラインのパターン間隔と同等もし
くはそれ以上の距離だけ該ストリップラインから離れた
状態で形成されている請求項１記載のチップ型積層バラ
ン素子。 - 【請求項３】 相互に電磁結合しているλ／４結合スト
リップラインの組が２組配置されており、各ストリップ
ラインは矩形渦巻き状パターンを有し、引出しラインは
直線状、Ｌ型状、あるいはクランク状パターンである請
求項２記載のチップ型積層バラン素子。 - 【請求項４】 誘電体チップの上下面もしくは下面の外
部電極パターンは、印刷により形成されている請求項１
乃至３のいずれかに記載のチップ型積層バラン素子。 - 【請求項５】 方向識別マーカが、誘電体チップ上面に
印刷により形成されている請求項１乃至４のいずれかに
記載のチップ型積層バラン素子。 - 【請求項６】 相互に電磁結合しているストリップライ
ンの組同士の間に、中間アース電極が介在している請求
項１乃至５のいずれかに記載のチップ型積層バラン素
子。 - 【請求項７】 積層されているストリップライン群の上
方及び／又は下方に外側アース電極が埋設されている請
求項１乃至６のいずれかに記載のチップ型積層バラン素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391132A JP2003198221A (ja) | 2001-12-25 | 2001-12-25 | チップ型積層バラン素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391132A JP2003198221A (ja) | 2001-12-25 | 2001-12-25 | チップ型積層バラン素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198221A true JP2003198221A (ja) | 2003-07-11 |
Family
ID=27598813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391132A Pending JP2003198221A (ja) | 2001-12-25 | 2001-12-25 | チップ型積層バラン素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003198221A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076404A1 (ja) * | 2004-02-06 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 平衡型分配器 |
| WO2005124922A1 (fr) * | 2004-06-09 | 2005-12-29 | Thomson Licensing | Dispositif de symetrisation de l’acces a une antenne |
| US7236064B2 (en) | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| JP2008167403A (ja) * | 2006-12-08 | 2008-07-17 | Taiyo Yuden Co Ltd | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| US11431071B2 (en) | 2020-01-31 | 2022-08-30 | Tdk Corporation | Multilayer balun |
-
2001
- 2001-12-25 JP JP2001391132A patent/JP2003198221A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076404A1 (ja) * | 2004-02-06 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 平衡型分配器 |
| JPWO2005076404A1 (ja) * | 2004-02-06 | 2008-01-10 | 株式会社村田製作所 | 平衡型分配器 |
| US7468640B2 (en) | 2004-02-06 | 2008-12-23 | Murata Manufacturing Co., Ltd. | Balanced splitter |
| CN100466373C (zh) * | 2004-02-06 | 2009-03-04 | 株式会社村田制作所 | 平衡型分配器 |
| WO2005124922A1 (fr) * | 2004-06-09 | 2005-12-29 | Thomson Licensing | Dispositif de symetrisation de l’acces a une antenne |
| US7236064B2 (en) | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| JP2008167403A (ja) * | 2006-12-08 | 2008-07-17 | Taiyo Yuden Co Ltd | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| JP4500840B2 (ja) * | 2006-12-08 | 2010-07-14 | 太陽誘電株式会社 | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| US11431071B2 (en) | 2020-01-31 | 2022-08-30 | Tdk Corporation | Multilayer balun |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4905498B2 (ja) | 積層型セラミック電子部品 | |
| JPH0446405A (ja) | ディレイライン及びその製造方法 | |
| JP2002260925A (ja) | 積層チップインダクタ | |
| US11258155B2 (en) | Multilayer electronic component | |
| US8754723B2 (en) | Electronic component including directional coupler | |
| JP2013078027A (ja) | パッチアンテナ | |
| JPH11251178A (ja) | ４端子型積層コンデンサ | |
| JP2018056195A (ja) | 電子部品 | |
| JP3658350B2 (ja) | 積層チップバラン素子の製造方法 | |
| JP2003198221A (ja) | チップ型積層バラン素子 | |
| JP5294319B2 (ja) | 積層チップバラン素子 | |
| JP2003309021A (ja) | 表面実装型素子 | |
| US6236558B1 (en) | Multilayer electronic part | |
| JPH03125504A (ja) | ディレイライン | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JP2005229525A (ja) | Ｌｃ複合ｅｍｉフィルタ | |
| JP2005323132A (ja) | バラントランス | |
| JP7430100B2 (ja) | アンテナ装置 | |
| JP2004336623A (ja) | 積層型チップバラン素子 | |
| JP2004172466A (ja) | 電子部品 | |
| JP3735332B2 (ja) | 積層型方向性結合器 | |
| US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
| JP2004071962A (ja) | 積層インダクタ | |
| JPH04288809A (ja) | 積層セラミック電子部品およびその製造法 | |
| JPH11162782A (ja) | 積層型電子部品アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Effective date: 20060307 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060425 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |