JPH03125504A - ディレイライン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産粟上圓肌里分を 本発明は、コンピュータや計測器等において信号伝達を
遅延させるために用いるディレィラインに関する。

従沫４ｕ月１ 例えば遅延時間が０．１ｓｅｃ〜数ｎ５ｅｃを対象とし
たディレィラインは、第４図に示すように、アルミナ基
板等の低誘電率基板２１の下表面に、はぼ全面にわたり
接地導体２２が形成され、かつ、上表面に蛇行状態にス
トリップ導体２３が形成された、所謂マイクロストリッ
プを用いている。なお、この他としては、誘電体基板の
周りに導体をスパイラル状に巻付けた構成のものもある
。

発明第１７暮ヶ辷Ｌξｉ４課月 しかしながら、これらのものを用いて遅延時間を長くさ
せる場合、それに比例させて導体を長くする必要がある
ため基板が大きくなって大型化するという難点があり、
また、これを解消すべく蛇行させたストリップ導体の折
曲げ数やスパイラル状の導体の巻付回数を遅延時間に応
じて変えると、製造工程が煩雑になっていた。

また、ストリップ導体やスパイラル状の導体の近くに他
の電子部品が存在すると、その電子部品を構成する金属
等の導体により、浮遊容量の発生や磁束の乱れが生じて
遅延時間が変化するという別の問題もあった。

本発明はかかる事情に鑑みてなされたものであり、近く
に金属が存在しても遅延時間に影響が及ばず、しかも種
々の遅延時間のものを作成する場合にあっても製造工程
を簡略化できる構成の小型のディレィラインを提供する
ことを目的とする。

課■壬７″　　るための 本発明に係るディレィラインは、誘電体基板を挟んで一
方に接地導体が、他方にストリップ導体が設けられたマ
イクロストリップが、間に別の誘電体基板を挟んで２以
上積層され、かつ、積層方向に隣合うストリップ導体が
電気的に接続されており、この状態のものの両側がシー
ルド用接地導体にて挟まれていることを特徴とする。

また、積層したマイクロストリップ導体及び側面部分に
形成する外部電極は、電気的な損失の点でＣｕを用いる
のがよく、しかも誘電体基板としては、この焼成を行う
のが便利なように前記外部電極と同時焼成できる低温焼
結材料を使用するのが好ましい。この低温焼結材料のう
ちでも更に誘電率が５〜１５であるものに限定すると、
後述するように小型化に便利である。

更に、各ストリップ導体の長さが、同一に揃えであると
、積層数に応じた遅延時間の調整が容易である。又、２
レベル以上の一定長さで変えであると、遅延時間の微調
整ができる。

作−一一里 本発明にあっては、所定の遅延時間のマイクロストリッ
プを積層するので一体化できる。また、積層するマイク
ロストリップ数を変えるとストリップ導体の長さ、つま
り遅延時間を調整できる。

このとき、ストリップ導体の長さを２レベル以上の一定
長さで変えてお（と、遅延時間の微調整をすることがで
きる。

また、両性側にシールド用接地導体が存在するため、こ
の接地導体により内部が外側の電磁界から保護される。

実−差一」舛 第１図は本発明に係るディレィラインを示す分解図、第
２図はそれを一体化した状態を示す斜視図である。この
ディレィラインは、第１図に示す９枚のグリーンシート
１〜９を積層してなる積層体１０の側面と上下面部分に
、入力用外部電極１１、出力用外部電極１２及び２つの
アース用外部電極１３．１４が形成された構成となって
いる。

具体的には、そのままの状態のグリーンシート１を最上
層としその下に以下の順で、上面に接地導体２ａが形成
されたグリーンシート２と、上面にストリップ導体３ａ
が形成され、かつピアホール３ｃを備えたグリーンシー
ト３と、上面に接地導体４ａが形成され、かつピアホー
ル４Ｃを備えたグリーンシート４と、上面に蛇行状にス
トリップ導体５ａが形成され、かつピアホール５Ｃを備
えたグリーンシート５と、上面に接地導体６ａが形成さ
れ、かつピアホール６Ｃを備えたグリーンシート６と、
上面にストリップ導体７ａが形成されたグリーンシート
７と、上面に接地導体８ａが形成されたグリーンシート
８と、そのままの状態のグリーンシート９とが、積層さ
れた積層体１０の４箇所の側面及びこれに繋がる上下面
部分に、上記各外部電極１１〜１４が印刷等により形成
されたものを同時焼成して作成されている。そして、上
記グリーンシート１〜９は全て、焼成されると誘電体層
を形成する。なお、各外部電極１１〜１４は焼成した後
に形成してもよい。

前記４つの接地導体２ａ、４ａ、６ａ、８ａ夫々には、
２つの接続片２ｂ、２ｂ、４ｂ、４ｂ、６ｂ　　６ｂ、
８ｂ、８ｂが形成され、これら接続片が前記アース用外
部電極１３．１４と接続されていて、接地導体２ａ、４
ａ、６ａ、８ａはアースとして機能する。このうち接地
導体２ａと８ａについては全く同一のパターンであり同
じものを用いることができる。この他のピアホール４Ｃ
又は６ｃが形成された接地導体４ａ、６ａについては、
同じパターンで形成した２つの誘電体層の一方を水平に
したまま向きを１８０６回転させて用いることができる
。

また、これら接地導体２ａ、４ａ、６ａ、８ａにて挟ま
れたストリップ導体３ａ、５ａ及び７ａのうち、一方の
隣合うストリップ導体３ａと５ａは、ピアホール４ｃを
備えた誘電体層４の両側にあるので、そのピアホール３
ｃ及び４ｃを介して接続され、他方の隣合うストリップ
導体５ａと７ａは、ピアホール５ｃ及び６ｃを備えた誘
電体層６の両側にあるので、そのピアホール６ｃを介し
て接続されており、これら３つのストリップ導体３ａ、
５ａ及び７ａは一つのものとなっている。

なお、接地導体４ａと６ａはピアホール４ｃ、６Ｃと接
触しないようにその周りから遠ざけて形成しである。

両側にあるストリップ導体３ａ、７ａには接続片３ｂ、
７ｂが形成され、一方の接続片３ｂは前記入力用外部電
極１１が、他方の接続片７ｂは前記出力用外部電極１２
が接続されており、ストリップ導体３ａに入力された信
号はストリップ導体５ａを通ってストリップ導体７ａに
伝えられる。

なお、両側にあるストリップ導体３ａ、７ａは、その間
のストリップ導体５ａの一端に同じ長さの接続片を接続
したものと等価であって両者３ａ７ａは全く同一に形成
され、同じパターンのストリップ導体が形成された２つ
の誘電体層の一方を水平にしたまま向きを１０００回転
させて積層している。

かかるストリップ導体３ａ〜７ａと、その両側に存在す
る接地導体２ａと４ａ、〜、６ａと８ａのうちの一方と
は、間に誘電体層２又は３、〜６又は７が存在するので
、誘電体層とその両側のストリップ導体、接地導体によ
り３つのマイクロストリップが構成され、そのうちスト
リップ導体３ａ、５ａ及び７ａが一つに繋がっているの
で、前記３つのマイクロストリップは積層状態であって
も連続したものとなっている。よって、１組の誘電体層
、ストリップ導体、接地導体から構成されるマイクロス
トリップの遅延時間を例えば０．５ｎｓｅｃに設定して
いても、全体の遅延時間をマイクロストリップの積層数
、この例では３倍の１．５ｎｓｅＣにすることができる
。

かかる構成のディレィラインのコンピュータ等に内蔵さ
れたプリント基板への取付けは、前記入力電極１１、出
力電極１２及びアース電極１３゜１４が積層体１０の側
面だけでなく下面にも形成されているので、プリント基
板へ表面実装すればよく、取付けが容易である。そして
、アース電極１３．１４と接続された接地導体のうち外
側にある接地導体２ａ、８ａがアースとしてだけでなく
シールドとしての機能をも持つので、内部のマイクロス
トリップ部分に外部から及ぶ電磁界の影響が回避される
。なお、各外部電極１１〜１４の形成位置については、
積層体１０の前後方向に限るものではなく、任意な方向
位置に設けてもよい。

但し、この場合には各接続片２ｂ等を設ける位置を各外
部電極に合わせる。

また、各部材の材料として、ストリップ導体や外部電極
についてはＣｕを用いるのが好ましい。

これは、ストリップ導体を用いたディレィラインでば、
幅が０．１〜０．３鶴である１つのストリップ導体を積
層状態で接続して全長を数ｃｍ〜数十ｃｍとするため、
ＡｇとＰｄの合金やＰｄを用いると電気抵抗が大きくな
るからである。

誘電体基板については、ストリップ導体や入力電極等の
電極と同時焼成ができるように、低温で焼結が可能な材
質、例えばガラスとフィラー（アルミナ、シリカなど）
を組み合わせた複合材料やガラスセラミック等を使用す
るのが好ましい。また、その誘電率εとしては５〜１５
のものを用いる。このように誘電率を限定するのは、誘
電率が５より小さいと同し遅延時間を得るにもライン長
が長くなり、逆に誘電率が１５より大きいと特性インピ
ーダンスＺｏ　Ｃ−（Ｌ／Ｃ）”２）が小さくなって、
ストリップ導体の電気抵抗を適当な５０Ω〜７５Ω程度
にするためには、ストリップ導体と接地導体との離隔距
離を長くすることを要し、厚みが増して大型化するから
である。

０ 接地導体については、導電性のある材料であれば何でも
用いてよいが、やはり同時焼成をすることを考慮すれば
ストリップ導体等と同じＣｕにするのが好ましい。

なお、上記実施例ではマイクロストリップを３つ積層し
ているが、本発明はこれに限らず、所望の遅延時間にす
べくマイクロストリップを２つ、或いは４以上積層して
もよい。

また、上記実施例では遅延時間が０．５ｎｓｅｃである
同一のマイクロス１〜リツプを用いているが、本発明は
これに限らず、基本となる上記遅延時間が０．５ｎｓｅ
ｃであるマイクロストリップと併用させて、ストリップ
導体の長さを変えて、例えばＯ，Ｉｎ５ｅｃの所定遅延
時間とした微調整用のマイクロストリップを用いること
により、遅延時間が０．５ｎｓｅｃの整数倍以外の場合
にも対応させることができる。

このとき、基本となる遅延時間は０．５ｎｓｅｃに限る
ものではない。また、微調整用のものとしては、上述の
Ｏ，１ｎｓｅｃのもの１種類だけでなく　、０．１ｎｓ
ｅｃと０．２ｎｓｅｃの２種類、又は３種類以上で遅延
時間を変えたものを用いてもよい。これにより、より少
ないマイクロストリップで所望の遅延時間に調整するこ
とが可能である。

第３図は、上記接地導体２ａ、４ａ、６ａ、８ａの代わ
りに用いると好適である別の接地導体を示す平面図であ
る。この接地導体は概ねチエ７り模様に形成されていて
一部に穴りが開いているため、この接地導体の両側に設
ける誘電体層が前記穴りを介して接合され易くなり、接
合強度の向上を図れる。この穴りの形状としては、図示
した角穴に限らず他の形状であってもよく、例えば丸穴
や三角穴等であってもよい。

なお、上述したように接地導体２ａと８ａについては全
く同一のパターンであり同じものを用いることができ、
また外側２つのストリップ導体３ａ、７ａと、ピアホー
ル４Ｃ又は６Ｃが形成された接地導体４ａ、６ａについ
ては、同じパターンで形成した２つの誘電体層の一方を
水平にしたまま向きを１８０°回転させて用いることが
できるので、本発明品の製造については、最外層たる同
１ ２ −の誘電体層１と９を加えると、実質的に第１図の上側
にある５種類の誘電体層、即ち誘電体層１゜２、　３．
　４．　５を複数用意し、これらをＭｉｈ合わせて行う
ことができる。

また、上記実施例ではストリップ導体の接続をピアホー
ルを介して行っているが、本発明はこれに限らず、スル
ーホールを用いることや、或いは積層体の側面部分に接
続用の側面電極を形成することにより行ってもよい。

更に、接地導体２ａと８ａの代わりに、ビアポール４ｃ
又は６ｃが形成された接地導体４ａ、６ａを使用すれば
、より少ない４種類のものを用いて製造することも可能
である。

光凱夏肱果 以上詳述した如く本発明による場合には、所定の遅延時
間のものを積層するので一体化でき、これにより表面実
装化や小型化が可能となり、また向きを変えて積層する
ことにより少ない種類のグリーンシートで作成が可能で
ある。また、積層するマイクロストリップ数を変えると
ストリップ導体の長さ、つまり遅延時間を調整できる。

このとき、ストリップ導体の長さを２レベル以上で変え
ておくと、遅延時間の微調整ができる。

更に、積層したマイクロストリップの外側にシールド用
の接地導体が存在するため、この接地導体により内部が
電磁界から保護されるので、浮遊容量の発生や磁束の乱
れが生ぜず遅延時間が変化することがない。

【図面の簡単な説明】

第１図は本発明に係るディレィラインを示す分解図、第
２図はそれを一体化した状態を示す外観斜視図、第３図
は本発明に用いる接地導体の他の構成例を示す平面図、
第４図は従来のディレィラインを示す斜視図である。 １〜９・・・グリーンシート（又は誘電体層）、２ａ、
４ａ、６ａ、８ａ−・−接地導体、２ｂ、３ｂ４ｂ、６
ｂ、７ｂ、８ｂ・・・接続片、３ｃ、４ｃ５ｃ、６ｃ・
・・ピアホール、１１〜１４・・・外部電極。 ３ ４

Claims (4)

【特許請求の範囲】
1. （１）誘電体基板を挟んで一方に接地導体が、他方にス
   トリップ導体が設けられたマイクロストリップが、間に
   別の誘電体基板を挟んで２以上積層され、かつ、積層方
   向に隣合うストリップ導体が電気的に接続されており、
   この状態のものの両側がシールド用接地導体にて挟まれ
   ていることを特徴とするディレイライン。
2. （２）前記誘電体基板は、誘電率が５〜１５であること
   を特徴とする請求項１記載のディレイライン。
3. （３）積層したマイクロストリップ導体及び側面部分に
   形成する外部電極がＣｕからなり、かつ誘電体基板が外
   部電極と同時焼成できる低温焼結材料からなることを特
   徴とする請求項１記載のディレイライン。
4. （４）各ストリップ導体の長さが、同一に揃えてあるか
   、又は２レベル以上の一定長さで変えてあることを特徴
   とする請求項１記載のディレイライン。