JPH01143403A - 遅延線路 - Google Patents
遅延線路Info
- Publication number
- JPH01143403A JPH01143403A JP29972587A JP29972587A JPH01143403A JP H01143403 A JPH01143403 A JP H01143403A JP 29972587 A JP29972587 A JP 29972587A JP 29972587 A JP29972587 A JP 29972587A JP H01143403 A JPH01143403 A JP H01143403A
- Authority
- JP
- Japan
- Prior art keywords
- line
- boards
- delay line
- mic
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 22
- 238000009413 insulation Methods 0.000 abstract 4
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は遅延線路の構造に関する。
〔従来の技術]
従来、マイクロ波通信装置等に使用される遅延線路は、
例えば第5図のように同軸線路20をコイル状に巻いた
構成とし、その総合長により所望の遅延時間を得る構造
とされている。
例えば第5図のように同軸線路20をコイル状に巻いた
構成とし、その総合長により所望の遅延時間を得る構造
とされている。
〔発明が解決しようとする問題点]
上述した従来の遅延線路は、同軸線路をコイル状に巻い
ているので、その直径及び長さが比較的に大きくなり、
実装時に占有するスペースが大となり、高集積化の障害
になっている。また、遅延時間を調整する際には、同軸
線路長を制御しているが、この調整が難しく、したがっ
て遅延時間を高精度に保持することが難しいという問題
を有している。
ているので、その直径及び長さが比較的に大きくなり、
実装時に占有するスペースが大となり、高集積化の障害
になっている。また、遅延時間を調整する際には、同軸
線路長を制御しているが、この調整が難しく、したがっ
て遅延時間を高精度に保持することが難しいという問題
を有している。
本発明は、小型化を図るとともに、遅延時間を高精度に
調整できる遅延線路を提供することを目的としている。
調整できる遅延線路を提供することを目的としている。
〔問題点を解決するための手段]
本発明の遅延線路は、接地面及び信号線路を形成したマ
イクロ波集積回路基板と、表裏面に導体を有しない絶縁
基板とを交互に複数枚重ね、かつ前′記名基板に開設し
たスルーホールを通して各マイクロ波集積回路基板の接
地面と信号線路とを夫々電気接続し、接続された信号線
路の合計長で所望の遅延線路を構成するようにしている
。
イクロ波集積回路基板と、表裏面に導体を有しない絶縁
基板とを交互に複数枚重ね、かつ前′記名基板に開設し
たスルーホールを通して各マイクロ波集積回路基板の接
地面と信号線路とを夫々電気接続し、接続された信号線
路の合計長で所望の遅延線路を構成するようにしている
。
次に、本発明を図面を参照して説明する。
第1図乃至第4図は本発明の一実施例を示している。第
1図は全体構成の斜視図、第2図はその部分分解斜視図
であり、これらの図において、遅延線路は、複数枚(こ
こでは3枚)のマイクロ波集積回路(MIC)基板1a
−1cと、3枚の絶縁基板2a〜2Cを有しており、こ
れらの基板を交互に重ねて一体化した構成となっている
。
1図は全体構成の斜視図、第2図はその部分分解斜視図
であり、これらの図において、遅延線路は、複数枚(こ
こでは3枚)のマイクロ波集積回路(MIC)基板1a
−1cと、3枚の絶縁基板2a〜2Cを有しており、こ
れらの基板を交互に重ねて一体化した構成となっている
。
前記MIC基板1a−1cは、第3図の平面図にMIC
基板1aで代表して示すように、板状をした絶縁基体9
aの片面に導体でストリップ線路6aを形成し、これで
遅延線路を構成している。
基板1aで代表して示すように、板状をした絶縁基体9
aの片面に導体でストリップ線路6aを形成し、これで
遅延線路を構成している。
また、この絶縁基体9aの裏面には、第4図に第1図の
AA線に沿う断面構造を示すように、全面導体からなる
接地面10aを形成している。これはMIC基板1b、
lcにおいても、夫々同様にストリップ線路6b、6c
、絶縁本体9b、9c及び接地面10b、10cを形成
している。
AA線に沿う断面構造を示すように、全面導体からなる
接地面10aを形成している。これはMIC基板1b、
lcにおいても、夫々同様にストリップ線路6b、6c
、絶縁本体9b、9c及び接地面10b、10cを形成
している。
また、前記絶!!基板2a〜2Cは、表裏面の夫々に導
体を形成していない。但し、この実施例では外側に位置
される絶縁基板2cの外側面には接地面としての導体面
11を形成している。
体を形成していない。但し、この実施例では外側に位置
される絶縁基板2cの外側面には接地面としての導体面
11を形成している。
そして、この絶縁基板2a〜2cに開設したスルーホー
ル7a〜7Cを通して前記各MIC基板1a〜ICのス
トリップ線路6a〜6Cを電気的に接続し、また同様に
絶縁基板2a〜2Cに設けたスルーホール5a〜5C及
びMIC基板1a〜ICに設けたスルーホール5d〜5
fを通して各接地面10a〜10cを接続している。
ル7a〜7Cを通して前記各MIC基板1a〜ICのス
トリップ線路6a〜6Cを電気的に接続し、また同様に
絶縁基板2a〜2Cに設けたスルーホール5a〜5C及
びMIC基板1a〜ICに設けたスルーホール5d〜5
fを通して各接地面10a〜10cを接続している。
これらのMIC基板1a〜ICと絶縁基板2a〜2cは
、例えばセラミック等を用いて構成し、これを焼成する
等して一体化を行うことが好ましい。
、例えばセラミック等を用いて構成し、これを焼成する
等して一体化を行うことが好ましい。
そして、前記MIG基板ICの一部と絶縁基板2Cの一
部に夫々切欠き8a、8bを形成してストリップ線路6
c、6aの一部を露呈させた上で、ここに短冊状をした
接続片3a、3bを接続してこれを入出力端子として構
成する。また、MIC基板1cと絶縁基板2Cに設けた
接地面10cと11の夫々に接続片4a、4bを接続し
てこれを接地端子として構成している。 ′この構
成の遅延線路によれば、複数枚の基板を重ねて一体化し
た構成であるため、その形状及び寸法の設計の自由度が
高められ、小型で小スペースの遅延線路を構成できる。
部に夫々切欠き8a、8bを形成してストリップ線路6
c、6aの一部を露呈させた上で、ここに短冊状をした
接続片3a、3bを接続してこれを入出力端子として構
成する。また、MIC基板1cと絶縁基板2Cに設けた
接地面10cと11の夫々に接続片4a、4bを接続し
てこれを接地端子として構成している。 ′この構
成の遅延線路によれば、複数枚の基板を重ねて一体化し
た構成であるため、その形状及び寸法の設計の自由度が
高められ、小型で小スペースの遅延線路を構成できる。
また、形成するストリップ線路は印刷法等により形成で
きるので、その長さを高精度に管理でき、遅延時間を高
精度に調整できる。更に、ストリップ線路の長さを調整
する場合でも、重ね合わせるMIC基板や絶縁基板の枚
数を変更し、或いはスルーホール位置を変更することに
より極めて容易に行うことができる。
きるので、その長さを高精度に管理でき、遅延時間を高
精度に調整できる。更に、ストリップ線路の長さを調整
する場合でも、重ね合わせるMIC基板や絶縁基板の枚
数を変更し、或いはスルーホール位置を変更することに
より極めて容易に行うことができる。
以上説明したように本発明は、接地面及び信号線路を形
成したMIC基板と、表裏面に導体を有しない絶縁基板
とを交互に複数枚重ね、かつ各MIC基板の接地面と信
号線路とを夫々電気接続し、接続された信号線路の合計
長で所望の遅延線路を構成しているので、遅延線路を小
型に形成できるとともに、遅延線路の長さを高精度に形
成することができ、遅延時間を極めて高精度に調整でき
る効果がある。
成したMIC基板と、表裏面に導体を有しない絶縁基板
とを交互に複数枚重ね、かつ各MIC基板の接地面と信
号線路とを夫々電気接続し、接続された信号線路の合計
長で所望の遅延線路を構成しているので、遅延線路を小
型に形成できるとともに、遅延線路の長さを高精度に形
成することができ、遅延時間を極めて高精度に調整でき
る効果がある。
第1図は本発明の実施例の斜視図、第2図は第1図の実
施例の分割斜視図、第3図はMIC基板の表面図、第4
図は第1図のAA線に沿う断面図、第5図は従来構造の
正面図である。 1a〜1c・・・MIC基板、2a〜2C・・・絶縁基
板、3a、3b・・・入出力端子、4a、4b・・・接
地端子、5a〜5f・・・スルーホール(接地用) 、
6 a〜6c・・・ストリップ線路、7a〜7C・・・
スルーホール(ストリップ線路用)、8a、8b・・・
切欠き、9a〜9C・・・板状の絶縁基体、10a〜1
0c・・・接地面、11・・・接地面、20・・・従来
の遅延線路。 −\−1 ;:X ;ニイ21t’+j、−1Lz 6
a〜6CスYソ、7フ弔第3図 第5図
施例の分割斜視図、第3図はMIC基板の表面図、第4
図は第1図のAA線に沿う断面図、第5図は従来構造の
正面図である。 1a〜1c・・・MIC基板、2a〜2C・・・絶縁基
板、3a、3b・・・入出力端子、4a、4b・・・接
地端子、5a〜5f・・・スルーホール(接地用) 、
6 a〜6c・・・ストリップ線路、7a〜7C・・・
スルーホール(ストリップ線路用)、8a、8b・・・
切欠き、9a〜9C・・・板状の絶縁基体、10a〜1
0c・・・接地面、11・・・接地面、20・・・従来
の遅延線路。 −\−1 ;:X ;ニイ21t’+j、−1Lz 6
a〜6CスYソ、7フ弔第3図 第5図
Claims (1)
- (1)板状をした絶縁基体の片面に接地面としての全面
導体を有し、反対面に信号線路としてのストリップ線路
を構成したマイクロ波集積回路基板と、表裏面に導体を
有しない絶縁基板とを交互に複数枚重ね、前記各基板に
開設したスルーホールを通して前記各マイクロ波集積回
路基板の接地面と信号線路とを夫々電気接続し、接続さ
れた信号線路の合計長で所望の遅延線路を構成したこと
を特徴とする遅延線路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29972587A JPH01143403A (ja) | 1987-11-30 | 1987-11-30 | 遅延線路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29972587A JPH01143403A (ja) | 1987-11-30 | 1987-11-30 | 遅延線路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01143403A true JPH01143403A (ja) | 1989-06-06 |
Family
ID=17876209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29972587A Pending JPH01143403A (ja) | 1987-11-30 | 1987-11-30 | 遅延線路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01143403A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220104A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 遅延線路 |
JPH0292210U (ja) * | 1989-01-07 | 1990-07-23 | ||
JPH03125504A (ja) * | 1989-10-11 | 1991-05-28 | Murata Mfg Co Ltd | ディレイライン |
JPH03237802A (ja) * | 1990-02-14 | 1991-10-23 | Murata Mfg Co Ltd | 遅延線 |
DE4119551A1 (de) * | 1990-06-13 | 1992-01-02 | Murata Manufacturing Co | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben |
JPH0446404A (ja) * | 1990-06-13 | 1992-02-17 | Murata Mfg Co Ltd | ディレイライン |
JPH04167703A (ja) * | 1990-10-30 | 1992-06-15 | Murata Mfg Co Ltd | ディレイライン |
JPH0478804U (ja) * | 1990-11-21 | 1992-07-09 | ||
JPH04207701A (ja) * | 1990-11-30 | 1992-07-29 | Nippon Avionics Co Ltd | プログラマブルディレイライン |
JPH04296095A (ja) * | 1991-03-25 | 1992-10-20 | Fujitsu Denso Ltd | 多層回路基板 |
US7459987B2 (en) | 2003-10-16 | 2008-12-02 | Epcos Ag | Electrical adaption network with a transformation line |
JP2010520652A (ja) * | 2007-03-02 | 2010-06-10 | 日本電気株式会社 | 小型フィルタリング構造 |
JP2022542833A (ja) * | 2019-08-02 | 2022-10-07 | レイセオン カンパニー | 垂直蛇行周波数選択性リミッタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58117701A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波ストリツプ線路 |
-
1987
- 1987-11-30 JP JP29972587A patent/JPH01143403A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58117701A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波ストリツプ線路 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220104A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 遅延線路 |
JPH0292210U (ja) * | 1989-01-07 | 1990-07-23 | ||
JPH03125504A (ja) * | 1989-10-11 | 1991-05-28 | Murata Mfg Co Ltd | ディレイライン |
JPH03237802A (ja) * | 1990-02-14 | 1991-10-23 | Murata Mfg Co Ltd | 遅延線 |
US5146191A (en) * | 1990-06-13 | 1992-09-08 | Murata Manufacturing Co., Ltd. | Delay line device and a method for producing the same |
DE4119551A1 (de) * | 1990-06-13 | 1992-01-02 | Murata Manufacturing Co | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben |
JPH0446404A (ja) * | 1990-06-13 | 1992-02-17 | Murata Mfg Co Ltd | ディレイライン |
JPH0446405A (ja) * | 1990-06-13 | 1992-02-17 | Murata Mfg Co Ltd | ディレイライン及びその製造方法 |
JPH04167703A (ja) * | 1990-10-30 | 1992-06-15 | Murata Mfg Co Ltd | ディレイライン |
JPH0478804U (ja) * | 1990-11-21 | 1992-07-09 | ||
JPH04207701A (ja) * | 1990-11-30 | 1992-07-29 | Nippon Avionics Co Ltd | プログラマブルディレイライン |
JPH04296095A (ja) * | 1991-03-25 | 1992-10-20 | Fujitsu Denso Ltd | 多層回路基板 |
JP2500155B2 (ja) * | 1991-03-25 | 1996-05-29 | 富士通電装株式会社 | 多層回路基板 |
US7459987B2 (en) | 2003-10-16 | 2008-12-02 | Epcos Ag | Electrical adaption network with a transformation line |
DE10348722B4 (de) * | 2003-10-16 | 2013-02-07 | Epcos Ag | Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung |
JP2010520652A (ja) * | 2007-03-02 | 2010-06-10 | 日本電気株式会社 | 小型フィルタリング構造 |
US8378762B2 (en) | 2007-03-02 | 2013-02-19 | Nec Corporation | Compact filtering structure |
JP2022542833A (ja) * | 2019-08-02 | 2022-10-07 | レイセオン カンパニー | 垂直蛇行周波数選択性リミッタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4614922A (en) | Compact delay line | |
JPH01143403A (ja) | 遅延線路 | |
US4772864A (en) | Multilayer circuit prototyping board | |
US5802688A (en) | Method of producing electronic parts with an electrode pattern between two dielectric substrates | |
US6114936A (en) | Multilayer coil and manufacturing method for same | |
JPH02181380A (ja) | フィルタコネクタ組立体 | |
JPS62117401A (ja) | 誘電体フイルタ | |
JPH06275463A (ja) | 積層型貫通コンデンサアレイ | |
JPS61239701A (ja) | トリプレ−ト線路形t分岐 | |
JP3018214B2 (ja) | ストリップラインフィルタ | |
JPH04321302A (ja) | マイクロストリップ回路 | |
JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
JPH03125504A (ja) | ディレイライン | |
JP2001284870A (ja) | 高周波シールド構造 | |
JPS61123302A (ja) | フイルタ装置 | |
JP3158837B2 (ja) | 表面実装型アンテナ | |
JPH03127521A (ja) | 無線受信機 | |
JPH0458602A (ja) | 遅延線路装置 | |
JP3126694B2 (ja) | マイクロ波回路装置 | |
JPH06112704A (ja) | 誘電体フィルタ | |
JP2704055B2 (ja) | 高周波半導体装置 | |
JP3981506B2 (ja) | 高周波パッケージ | |
JP3164246B2 (ja) | 誘電体フィルタ | |
JPH0637454A (ja) | 多層配線セラミック基板およびその製造方法 | |
JP3046803B2 (ja) | 誘電体フィルタ |