JPH0220104A - 遅延線路 - Google Patents
遅延線路Info
- Publication number
- JPH0220104A JPH0220104A JP17033288A JP17033288A JPH0220104A JP H0220104 A JPH0220104 A JP H0220104A JP 17033288 A JP17033288 A JP 17033288A JP 17033288 A JP17033288 A JP 17033288A JP H0220104 A JPH0220104 A JP H0220104A
- Authority
- JP
- Japan
- Prior art keywords
- line
- hole
- ground
- signal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 3
- 230000006698 induction Effects 0.000 abstract 4
- 239000004020 conductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は分布定数型の遅延線路に関する。
従来の分布定数型遅延線路は、第６図の断ｉｎ７ Ｆノ
Ｉに示ずようなｆＦＩ ３＝をしている。すなわち、中
上・導体】１と外部導体１４とで構成された同軸状の線
路の中心導体１１をフェライト１３などの磁性材料の表
面にコイル状に巻いてインダクタンスを増加させ、さら
に、中心導体１１と外部導体】４の間に誘電体１２を配
している。このコイル状に巻かれた中心導体１１のイン
ダクタンスＬと中心導体１１と外部導体１４間の分布容
量Ｃとにより遅延線路を形成していた。
Ｉに示ずようなｆＦＩ ３＝をしている。すなわち、中
上・導体】１と外部導体１４とで構成された同軸状の線
路の中心導体１１をフェライト１３などの磁性材料の表
面にコイル状に巻いてインダクタンスを増加させ、さら
に、中心導体１１と外部導体】４の間に誘電体１２を配
している。このコイル状に巻かれた中心導体１１のイン
ダクタンスＬと中心導体１１と外部導体１４間の分布容
量Ｃとにより遅延線路を形成していた。
上述した従来の分布定数型遅延回路は、一般にインダク
タンスＬが静電容量Ｃよりも大きくなるので、この回路
の持つ特性インダクタンスＺ３、ｐｆｆが高くなり、イ
ンダクタンスＬの端末に存在する浮遊容量力影響を受け
やすく、遅延時間の長い遅延回路はど、遅延可能な上限
の信号周波数は低くなる欠点がある。また、フェライト
’ｔ＝ に中心導体１１をコイル状に巻き、さらに、そ
の上に誘電体をかぶせる構造のため、作業工程が複雑で
あった。
タンスＬが静電容量Ｃよりも大きくなるので、この回路
の持つ特性インダクタンスＺ３、ｐｆｆが高くなり、イ
ンダクタンスＬの端末に存在する浮遊容量力影響を受け
やすく、遅延時間の長い遅延回路はど、遅延可能な上限
の信号周波数は低くなる欠点がある。また、フェライト
’ｔ＝ に中心導体１１をコイル状に巻き、さらに、そ
の上に誘電体をかぶせる構造のため、作業工程が複雑で
あった。
本発明の目的は遅延可能な上限の信号周波数を高くシ２
、作業工程を機械化し得る遅延線路を提供することにあ
る。
、作業工程を機械化し得る遅延線路を提供することにあ
る。
し課題を解決するための手段〕
本発明の遅延線路は両端に信号接続用端子を有するマイ
クロストリップラインによる誘導線路と複数個の接地用
孔を有する接地部とからなる誘導線路パタンと、信号線
貫通用の２個の孔と複数個の接地用孔とを有する接地面
からなる接地パタンとを、信号導通用の２個の孔と複数
個の接地線貫通用の孔とを有する誘電体板を介して交互
に積層し、前記複数の誘導線路パタンの各信号接続用端
子−を縦続接続し、複数の前記誘導線路パタンおよび前
記接地パタンの各接地用孔を貫通して接続している。
クロストリップラインによる誘導線路と複数個の接地用
孔を有する接地部とからなる誘導線路パタンと、信号線
貫通用の２個の孔と複数個の接地用孔とを有する接地面
からなる接地パタンとを、信号導通用の２個の孔と複数
個の接地線貫通用の孔とを有する誘電体板を介して交互
に積層し、前記複数の誘導線路パタンの各信号接続用端
子−を縦続接続し、複数の前記誘導線路パタンおよび前
記接地パタンの各接地用孔を貫通して接続している。
［実施例］
次に、本発明について図面を参照して説明する。
第１図、第２図は本発明の−・実施例の要部を示す平面
図であり、第３図は本実施例の要部の構成図である。ま
ず、第３図は、遅延線路の構成単位であるモジュール９
の構成を示している。すなわち、誘電体板７Ａの一面に
は金属蒸着等による誘導線路パタン５が形成され、対向
する他の面は同じく金属蒸着等によるアース面６で形成
されている。また誘電体板７Ｂはモジュール９の多層化
に必要な誘電体板であり、スルーホールで作られた信号
接続用孔８は信号導通用の孔である。つぎに、誘導線路
パタン５は、第１図に示すように、インダクタンス成分
となる誘導線路２がマイクロストリップラインで形成さ
れている。またキャパシタンス成分は誘導線路２と周辺
の図のハツチで示したアース部４との間で形成される。
図であり、第３図は本実施例の要部の構成図である。ま
ず、第３図は、遅延線路の構成単位であるモジュール９
の構成を示している。すなわち、誘電体板７Ａの一面に
は金属蒸着等による誘導線路パタン５が形成され、対向
する他の面は同じく金属蒸着等によるアース面６で形成
されている。また誘電体板７Ｂはモジュール９の多層化
に必要な誘電体板であり、スルーホールで作られた信号
接続用孔８は信号導通用の孔である。つぎに、誘導線路
パタン５は、第１図に示すように、インダクタンス成分
となる誘導線路２がマイクロストリップラインで形成さ
れている。またキャパシタンス成分は誘導線路２と周辺
の図のハツチで示したアース部４との間で形成される。
端子ＩＡ、ＩＢは誘導線路２へのそれぞれ信号入力、出
力用の端子であり、スルーホール３はアース接続用の貫
通孔である。アース面６は、第２図に示すように、貫通
孔１′Ａ、１’Ｂが誘導線路パタン５の端子ＬＡ、ＩＢ
の信号を後述する多層化されたほかのモジュールに供給
するための接続線用に開けられている。またアース面の
ハツチで示したアース部６のスルーホール３は誘導線路
パタン５のスルーホール３と誘電体板７Ａ、７Ｂを通し
てアース接続するための貫通孔である。
力用の端子であり、スルーホール３はアース接続用の貫
通孔である。アース面６は、第２図に示すように、貫通
孔１′Ａ、１’Ｂが誘導線路パタン５の端子ＬＡ、ＩＢ
の信号を後述する多層化されたほかのモジュールに供給
するための接続線用に開けられている。またアース面の
ハツチで示したアース部６のスルーホール３は誘導線路
パタン５のスルーホール３と誘電体板７Ａ、７Ｂを通し
てアース接続するための貫通孔である。
第４図、第５図は同じく本実施例の複数モジュールの組
立図である。すなわち、複数のモジュール９が多層に積
みあげられた積層構造となっている。ここで信号は、第
４図に示すように、信号接続用孔８を通して各モジュー
ル９の誘導線路パタン５の端子ＩＡ、ＩＢに接続される
。また、アース線１０は、第５図に示すように、各モジ
ュール９．７’） 誘導線路パタンのアース部４とアー
ス面６とを同電位にするためにスルーホール３を介して
縦方向にすべて接続される。
立図である。すなわち、複数のモジュール９が多層に積
みあげられた積層構造となっている。ここで信号は、第
４図に示すように、信号接続用孔８を通して各モジュー
ル９の誘導線路パタン５の端子ＩＡ、ＩＢに接続される
。また、アース線１０は、第５図に示すように、各モジ
ュール９．７’） 誘導線路パタンのアース部４とアー
ス面６とを同電位にするためにスルーホール３を介して
縦方向にすべて接続される。
以上説明したように本発明によれば、マイクロストリッ
プラインで形成された遅延線路を多層構成とすることに
より、その特性インピーダンスは、どんなに多層化して
もほぼ一定である。さらに、マイクロストリップ化され
た遅延線路なので全体が小形化され、特に信号入出力端
子への導入線が短くなり浮遊容量が少なくなる。したが
って使用可能な上限の周波数特性を劣化させることなく
、遅延時間を増加させることができる。また、従来の遅
延線路に比べて人手の工数を必要とせず機械製作できる
ので工数・コストを削減できる効果がある。
プラインで形成された遅延線路を多層構成とすることに
より、その特性インピーダンスは、どんなに多層化して
もほぼ一定である。さらに、マイクロストリップ化され
た遅延線路なので全体が小形化され、特に信号入出力端
子への導入線が短くなり浮遊容量が少なくなる。したが
って使用可能な上限の周波数特性を劣化させることなく
、遅延時間を増加させることができる。また、従来の遅
延線路に比べて人手の工数を必要とせず機械製作できる
ので工数・コストを削減できる効果がある。
第１図、第２図は本発明の一実施例の要部の平面図、第
３図は本実施例の要部の構成図、第４図。 第５図は本実施例の組立図、第６図は従来の遅延線路の
断面図である。 ＩＡ、ＩＢ・・・端子、１’Ａ、１′Ｂ・・・貫通孔、
２・・・誘電線路、３・・・スルーホール、４・・・ア
ース、５・・・誘導線路パタン、６・・・アース面、７
Ａ、７Ｂ・・誘電体板、８・・・信号接続用孔、９・・
・モジュール、１０・・・アース線、１１・・・中心導
体、１２・・・誘電体、１３・・・フェライト、１４・
・・外部導体。
３図は本実施例の要部の構成図、第４図。 第５図は本実施例の組立図、第６図は従来の遅延線路の
断面図である。 ＩＡ、ＩＢ・・・端子、１’Ａ、１′Ｂ・・・貫通孔、
２・・・誘電線路、３・・・スルーホール、４・・・ア
ース、５・・・誘導線路パタン、６・・・アース面、７
Ａ、７Ｂ・・誘電体板、８・・・信号接続用孔、９・・
・モジュール、１０・・・アース線、１１・・・中心導
体、１２・・・誘電体、１３・・・フェライト、１４・
・・外部導体。
Claims (1)
- 両端に信号接続用端子を有するマイクロストリップラ
インによる誘導線路と複数個の接地用孔を有する接地部
とからなる誘導線路パタンと、信号線貫通用の２個の孔
と複数個の接地用孔とを有する接地面からなる接地パタ
ンとを、信号導通用の２個の孔と複数個の接地線貫通用
の孔とを有する誘電体板を介して交互に積層し、前記複
数の誘導線路パタンの各信号接続用端子を縦続接続し、
複数の前記誘導線路パタンおよび前記接地パタンの各接
地用孔を貫通して接続することを特徴とする遅延線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17033288A JPH0220104A (ja) | 1988-07-07 | 1988-07-07 | 遅延線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17033288A JPH0220104A (ja) | 1988-07-07 | 1988-07-07 | 遅延線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220104A true JPH0220104A (ja) | 1990-01-23 |
Family
ID=15902978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17033288A Pending JPH0220104A (ja) | 1988-07-07 | 1988-07-07 | 遅延線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270026A (ja) * | 2005-02-28 | 2006-10-05 | Tokyo Univ Of Science | 配線構造、プリント配線板、集積回路および電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117701A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波ストリツプ線路 |
| JPS59202702A (ja) * | 1983-05-02 | 1984-11-16 | Juichiro Ozawa | デイレイライン素子 |
| JPS63128801A (ja) * | 1986-11-19 | 1988-06-01 | Matsushita Electric Ind Co Ltd | 濾波器 |
| JPH01143403A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 遅延線路 |
-
1988
- 1988-07-07 JP JP17033288A patent/JPH0220104A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117701A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波ストリツプ線路 |
| JPS59202702A (ja) * | 1983-05-02 | 1984-11-16 | Juichiro Ozawa | デイレイライン素子 |
| JPS63128801A (ja) * | 1986-11-19 | 1988-06-01 | Matsushita Electric Ind Co Ltd | 濾波器 |
| JPH01143403A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 遅延線路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270026A (ja) * | 2005-02-28 | 2006-10-05 | Tokyo Univ Of Science | 配線構造、プリント配線板、集積回路および電子機器 |
| JP4660738B2 (ja) * | 2005-02-28 | 2011-03-30 | 学校法人東京理科大学 | プリント配線板及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100534169B1 (ko) | 적층 인덕터 및 그 제조 방법 | |
| EP0885469B1 (en) | A high frequency balun provided in a multilayer substrate | |
| TWI402866B (zh) | 懸吊式電感元件 | |
| US4342976A (en) | Pulse transformer | |
| JP2008198929A (ja) | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 | |
| US3530411A (en) | High frequency electronic circuit structure employing planar transmission lines | |
| JPH033289A (ja) | ツイスト・プリント配線 | |
| US10454440B2 (en) | Directional coupler and wireless communication device using the same | |
| JPH04144212A (ja) | プリント配線板を使用した高周波用トランスおよびコイル | |
| JP2015056719A (ja) | 多層配線基板 | |
| CN107112112A (zh) | 线圈部件 | |
| EP4274019A1 (en) | Coupling structure, resonant structure, low-frequency radiation unit, antenna and electromagnetic boundary | |
| US11190161B2 (en) | Filter device | |
| US20170221624A1 (en) | Coil component | |
| US5187456A (en) | Line filter | |
| JPH0220104A (ja) | 遅延線路 | |
| JP2003087074A (ja) | 積層型フィルタ | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JPS63268297A (ja) | 高周波回路 | |
| JP2666391B2 (ja) | 遅延線路 | |
| CN107077952A (zh) | 线圈部件 | |
| JP3142060B2 (ja) | ノイズフィルタ | |
| JPS62142395A (ja) | 多機能回路基板 | |
| CN114284237B (zh) | 具有电源管理功能的金属布线层结构及其制备方法 | |
| US20210257142A1 (en) | Coil component and circuit board having the same |