JPS63268297A

JPS63268297A - 高周波回路

Info

Publication number: JPS63268297A
Application number: JP62102250A
Authority: JP
Inventors: Giichi Mori; 森　義一; Hiroyuki Yabuki; 矢吹　博幸; Motoi Oba; 大庭　基; Isao Ishigaki; 功石垣; Morikazu Sagawa; 守一佐川; Mitsuo Makimoto; 三夫牧本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-04-24
Filing date: 1987-04-24
Publication date: 1988-11-04
Anticipated expiration: 2010-09-06
Also published as: JPH0783184B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、多層基板を使用したマイクロ波帯の高周波回
路に関するものである。

２　へ−７従来の技術最近、よシ利便性の高い通信機器に対する需要の急速な
増加に伴い、高周波回路の小形化、低廉化の面でノ・イ
ブリッド集積回路（以下、Ｉ−Ｉ　Ｉ　Ｏとよぶ）、あ
るいはマイクロ波集積回路（以下ＭＩＣとよぶ）などの
集積化技術が進められている。

以下、第５図を参照して従来の高周波回路について説明
する。

第５図において、１はトランジスタ、２，３は各々入力
、出力の結合コンデンサ、４．　５．　６は高周波ハイ
ハスコンデンサ、７．　８．　９．　１０ｉｄバイアス
抵抗、　１１．１２はインピーダンス整合用コンデンサ
、１３．　１４．　１５．１６．　１７．１８．１９．
２０．２１は誘電基板上にて回路を形成する導体パタン
、２２゜２３は接地導体、４０．４１はインピーダンス
整合用インピーダンスとして用いる空芯コイル、４２は
高周波阻止用インダクタンスとして用いる空芯コイルで
ある。

以上のような構成において、以下その動作について説明
する。

３　ヘ−ヅまずトランジスタ１の入力端子には回路の入力端より導
体パタン１３．１４．　１．５、入力結合コンデンサ２
、インピーダンス整合用コンデンサ１１、空芯コイル４
０を経て入力信号が印加される。また電源からの直流バ
イアスが導体パタン１９．２０．２１、バイアス抵抗７
．　８．　９．１０、高周波バイパスコンデンサ４．、
　５．　６、空芯コイル４２よシ構成されるバイアス回
路によって供給される。印加された信号はトランジスタ
１の出力端よシ空芯コイル４１、導体パタン１６．１７
．１８、インピーダンス整合用コンデンサ１２、出力結
合コンデンサ３を経て出力される。

第６図を用いて、高周波回路の別の従来例を説明する。

なお、第６図において第５図と同一の番号を付しである
ものは同一の作用をするため、説明は省略する。５０．
５１は各々第５図の空芯コイル４．０．４１と同様のも
ので、インピーダンス整合用インダクタンスをパタン形
成したものである。５２は第５図の空芯コイル４２と同
様のもので、直流バイアスを供給するための高周波阻止
用インダクタンスをパタン形成したものである。

その動作については、前述した第５図のものと同様であ
るため説明は省略する。

発明が解決しようとする問題点さて、以上説明した第５図のような構成ではインピーダ
ンス整合用インダクタンスおよび高周波阻止用インダク
タンスを空芯コイルで構成しているだめに回路全体に占
める平面積は比較的小さくて済むが、導体パタンに取り
付ける位置の精度や空芯コイル４０．４１．４２の寸法
精度が回路の特性に影響を与え、また空芯コイル４０．
４１．４２自体が変形しやすく取り付けに注意を要する
点から量産性に問題があった。

一方、第６図のような構成では、第５図における空芯コ
イル４０．４１．４２の代わりにエンチングなどでパタ
ン化したインダクタンス５０．５１．５２を用いている
ため、回路の特性変動を少なく抑えられるという利点が
ある反面、空芯コイル４０．４１．４２に比し大きな平
面積を要し、またパタン同志の間５　ペーノ隔をあまり狭くすると迷結合を生じるなど高密度実装に
問題があった。

本発明は従来技術の以上のような問題点を解決するもの
で、迷結合などの問題を解消し、高密度実装に適し、且
つ量産性に優れた高周波回路を実現することを目的とす
るものである。

問題点を解決するだめの手段本発明は、多層基板に形成した回路と内層に形成したイ
ンダクタンス線路とを導体で接続することにより、上記
目的を達成するものである。

作用本発明は上記構成により、高周波回路のインダクタンス
線路部をバタ：７線路化し、空芯コイルを用いた場合の
従来の量産性の悪さを解消しながら、多層基板の内層に
形成することで、迷結合を防ぎ、且つ、インダクタンス
線路により回路が大形化する事を防止して高密度実装に
適した高周波回路を実現するようにしたものである。

実施例以下、図面を参照しながら本発明の第１の実施６　ペー
ノ例について説明する。

第１図（ａ）はそれぞれ本発明の第１の実施例における
高周波回路の平面図である。第１図（ａ）において、１
はトランジスタ、２，３は各々、入力、出力の結合コン
デンサ、４，５．　６は高周波バイパスコンデンサ、７
．　８．　９．１０はバイアス抵抗、１１、１２はイン
ピーダンス整合用コンデンサ、１３゜１４、１５．１６
．１７．１８．１９．２０．２１は誘電体基板上にて回
路を形成する導体パタン、２２．２３は接地導体、２４
．２５．２６．２７．２８．２９は本回路が形成される
多層回路基板の内層に設けたインタフタンス線路と接続
するスルーホールである。第１図（ｂ）は多層回路基板
においてインダクタンス線路を設けた内層基板の平面図
である。３０は第１図（ａ）に示す回路パタンとスルー
ホール２４．２５で接続するインダクタンス線路である
。同様に３１は第１図（ａ）のスールホール２６．２７
を、３２は第１図（ａ）のスルーホール２８、２９と接
続するインダクタンス線路である。

第２図は、第１図に示した実施例の基板を４層（導体層
の数が４つあるもの）回路基板として用７　べ−７いた高周波回路の断面を示すものである。第１図（ａ）
、　（ｂ）と同一のものには同一の番号を付しであるの
で説明は省略する。３３．３４．、３５は４層回路基板
の誘電体層、３６．３７は接地として用いる導体層であ
る。

以上のような第」図（ａ）、　（ｂ）、第２図の構成に
おいて、以下その動作を説明する。

まず、トランジスタ１０入力端子には、回路の入力端よ
り、導体パタン１３、入力結合コンデンサ２、インピー
ダンス整合用コンデンサ１１、およびスルーホール２４
．２５を介して接続した内層基板に形成したインダクタ
ンス線路３０　（第１図（ｂ））を経て入力信号が印加
される。また電源からの直流バイアスが導体パタン１９
．２０．２１、バイアス抵抗７゜８．９，１０、高周波
バイパスコンデンサ４，５゜６、およびスルーホール２
８．２９を介して接続した内層基板に形成したインダク
タンス線路３２（第１図（ｂ））よシ構成されるバイア
ス回路によって供給される。また印加された信号はトラ
ンジスタ１の出力端子（ここではコレクタ端子）より導
体パタン１６．１７．１８．インピーダンス整合用コン
デンサ３、およびスルーホール２６．２７を介して接続
した内層基板に形成したインダクタンス線路３１（第１
図（ｂ））を経て出力することができる。

以上の説明から明らかなように本実施例によれば、回路
を構成するインダクタンス３０．３１．３２を多層回路
基板を用いて反体側か接地導体である誘電体によシ上下
をはさまれた内層導体でパタン線路化（いわゆるトリプ
レート構造）し、スルーホール２４．２５．２６．２７
．２８．２９を介してその他の層に形成された回路に接
続することにょシ、迷結合の問題を低減し、高密度実装
に適し、且っ空芯コイルを用いたものに比し量産性に優
れた高周波回路を実現することができる。

次に本発明の第２の実施例について説明する。

番３図（ａ）、（５）はそれぞれ本発明の第２の実施例
における高周波回路の平面図である。第３図（ａ）にお
いて、ｌはトランジスタで、６０は所望のインダクタン
ス線路パタンの一部を多層基板の外層導体に形成したも
の、６２．６３はスルーホール、である。

９　ベーン第３図（ｂ）において、６１は多層基板の内層に設けた
インダクタンス線路で、第３図（ａ）のスルーホール６
２、６３で外層の回路と接続する。

以上の実施例によれば、所望のインダクタンスの一部を
外層導体で形成しているために、回路の寸法に大きな影
響を与えずに、インダクタンスの調整を行なうことがで
きる。

次に本発明の第３の実施例について説明する。

第３図は本発明の第３の実施例における高周波回路の断
面図である。７０．７１．７２．７３は外層に形成した
導体パタン、７４．７５．７６、７７はスルーホールへ
７８．７９．８０．８１．８２は誘電体層、８３．８４
．８５は接地導体層、９０．９１は各々異なる内層に形
成したインダクタンス線路である。

以上のような本発明の実施例において、インダクタンス
線路９０．９１を接地導体層ではさ捷れた別々の内層導
体に形成しているため、線路間の迷結合を防止すること
ができ、更に高密度実装に適した高周波回路を実現する
ことができる。

発明の効果１０へ−７以上のように本発明は、多層回路基板を用いて回路パタ
ンと、トリプレート構造で別の導体層に形成したインダ
クタンス線路をスルーホール等の手段で接続することに
より、迷結合などの問題を防止し、高密度実装に適し、
且つ量産性に優れた高周波回路を実現することができ、
その効果は極めて大きい。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は各々本発明の第１の実施例
における高周波回路の基板の平面図、第２図は本発明の
同実施例の一部断面図、第３図（ａ）および（ｂ）は本
発明の第２の実施例における高周波回路の平面図、第４
図は本発明の第３の実施例における高周波回路の断面図
、第５図、第６図は従来の高周波回路の平面図である。、　１・・・トランジスタ、２，３・・結合コンデンサ
、４、、　５．　６　　・高周波バイパスコンデンザ、
７．　８゜９．１０・バイアス抵抗、１１．１２・・・
インピーダンス整合用コンデンサ、１３．　１４．　１
．５．　１６．　１７．　１８．　１９゜２１、２２．
７０．７１．、７２．７３・・・導体パタン、２２．２
３・・・１１へ一ノ接地導体、２４．２５．２６．２７．２８．２９．６２
．６３．７４゜７５、７６、　’ｌ’ｌ・・・スルーホ
ール、３０．３１．３２．５０．５１゜５２、６１．９
０．９１・・・インダクタンス線路、３３．３４゜３５
、７８．７９．８０．８１．８２・・・誘電体層、３６
．３７．８３゜８４、８５・・・接地導体層。代理人の氏名　弁理士　中　尾　敏　男ほか１名第１図（ｂ）

Claims

【特許請求の範囲】

（１）誘電体層と導体層を交互に具備する多層基板で、
２つの接地導体層とその間でインダクタンス線路を形成
する導体を設け、そのインダクタンス線路を少なくとも
１つの前記接地導体層と絶縁状態で貫通し外層に形成し
た回路パタンと接続する導体を具備する高周波回路。
（２）インダクタンス線路はその一部が外層に形成され
調整が可能である特許請求の範囲第１項記載の高周波回
路。
（３）インダクタンス線路を複数設け、それを２つ以上
の導体層に分離して形成した特許請求の範囲第１項記載
の高周波回路。