JPH0774442A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH0774442A JPH0774442A JP21839693A JP21839693A JPH0774442A JP H0774442 A JPH0774442 A JP H0774442A JP 21839693 A JP21839693 A JP 21839693A JP 21839693 A JP21839693 A JP 21839693A JP H0774442 A JPH0774442 A JP H0774442A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- dielectric
- insulating layer
- ground layer
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
Abstract
(57)【要約】
【目的】 クロストークノイズを低減しつつ、回路パタ
ーンの高密度化を達成する。 【構成】 基材５と、絶縁層６とからなる積層体の両面
に、それぞれ下部接地層３および上部接地層４が形成さ
れている。基材５の絶縁層６との境界面には複数の回路
パターン１が形成され、各回路パターン１はそれぞれ絶
縁層６の厚み方向に厚く形成された誘電体７で覆われて
いる。各誘電体７は、それぞれ基材５および絶縁層６よ
りも誘電率の高いものが用いられているので、各誘電体
７と上部接地層４との間の誘電率は、各回路パターン１
間の誘電率よりも高くなり、各回路パターン１の自己容
量が大きくなる。
ーンの高密度化を達成する。 【構成】 基材５と、絶縁層６とからなる積層体の両面
に、それぞれ下部接地層３および上部接地層４が形成さ
れている。基材５の絶縁層６との境界面には複数の回路
パターン１が形成され、各回路パターン１はそれぞれ絶
縁層６の厚み方向に厚く形成された誘電体７で覆われて
いる。各誘電体７は、それぞれ基材５および絶縁層６よ
りも誘電率の高いものが用いられているので、各誘電体
７と上部接地層４との間の誘電率は、各回路パターン１
間の誘電率よりも高くなり、各回路パターン１の自己容
量が大きくなる。
Description
【０００１】
【産業上の利用分野】本発明は、高周波回路やデジタル
回路等に用いられるプリント基板に関する。
回路等に用いられるプリント基板に関する。
【０００２】
【従来の技術】従来、この種のプリント基板としては、
図２に示すようなものが知られている。図２は、従来の
プリント基板の一例の断面図であり、図２に示すよう
に、表面に複数の回路パターン１０１が形成された基材
１０５と、各回路パターン１０１を覆って基材１０５の
表面に積層された絶縁層１０６と、これら基材１０５と
絶縁層１０６とで構成される積層体の両面にそれぞれ形
成された下部接地層１０３および上部接地層１０４とで
構成される。
図２に示すようなものが知られている。図２は、従来の
プリント基板の一例の断面図であり、図２に示すよう
に、表面に複数の回路パターン１０１が形成された基材
１０５と、各回路パターン１０１を覆って基材１０５の
表面に積層された絶縁層１０６と、これら基材１０５と
絶縁層１０６とで構成される積層体の両面にそれぞれ形
成された下部接地層１０３および上部接地層１０４とで
構成される。
【０００３】上述したプリント基板で高周波信号あるい
はデジタル信号のような立上りの急なパルス信号を扱う
場合には、特性インピーダンスのミスマッチによる伝送
波形の劣化を低減したり、隣接する回路パターン１０１
とのクロストークノイズを低減する必要がある。そこ
で、特性インピーダンスを所望の値に設定するために、
回路パターン１０１の幅や、基材１０５あるいは絶縁層
１０６の厚みを変えていた。また、クロストークノイズ
を低減させるために、隣接する回路パターン１０１の間
隔を大きくしたり、各回路パターン１０１間に接地パタ
ーン（不図示）を形成していた。
はデジタル信号のような立上りの急なパルス信号を扱う
場合には、特性インピーダンスのミスマッチによる伝送
波形の劣化を低減したり、隣接する回路パターン１０１
とのクロストークノイズを低減する必要がある。そこ
で、特性インピーダンスを所望の値に設定するために、
回路パターン１０１の幅や、基材１０５あるいは絶縁層
１０６の厚みを変えていた。また、クロストークノイズ
を低減させるために、隣接する回路パターン１０１の間
隔を大きくしたり、各回路パターン１０１間に接地パタ
ーン（不図示）を形成していた。
【０００４】さらに、クロストークノイズを低減させる
プリント基板として、絶縁層の表面に半導電層を形成し
たものも提案されている（特開昭６２−１２８１９０号
公報）。
プリント基板として、絶縁層の表面に半導電層を形成し
たものも提案されている（特開昭６２−１２８１９０号
公報）。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のプリント基板では、特定インピーダンスを所望
の値に設定するために回路パターンの幅を広くすると、
各回路パターンを高密度に形成することが困難となり、
しかも隣接する回路パターンとの間隔が小さくなるの
で、クロストークノイズが増大するという問題点があっ
た。この逆に、クロストークノイズを低減させようとす
ると、隣接する回路パターンの間隔を大きくしたり各回
路パターン間に接地パターンを形成しなければならず、
高密度化の要請に応じられないという問題点があった。
さらに、絶縁層の表面に半導電層を形成したものでは、
プリント基板表面のマイクロストリップライン構造に限
定されるので、多層基板には適用できないという問題点
があった。
た従来のプリント基板では、特定インピーダンスを所望
の値に設定するために回路パターンの幅を広くすると、
各回路パターンを高密度に形成することが困難となり、
しかも隣接する回路パターンとの間隔が小さくなるの
で、クロストークノイズが増大するという問題点があっ
た。この逆に、クロストークノイズを低減させようとす
ると、隣接する回路パターンの間隔を大きくしたり各回
路パターン間に接地パターンを形成しなければならず、
高密度化の要請に応じられないという問題点があった。
さらに、絶縁層の表面に半導電層を形成したものでは、
プリント基板表面のマイクロストリップライン構造に限
定されるので、多層基板には適用できないという問題点
があった。
【０００６】そこで本発明は、クロストークノイズを低
減しつつ、回路パターンの高密度化が達成可能なプリン
ト基板を提供することを目的とする。
減しつつ、回路パターンの高密度化が達成可能なプリン
ト基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。
【０００８】
【作用】上記のとおり構成された本発明のプリント基板
では、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体が設けられて
いるので、各回路パターンと接地層との間の誘電率が隣
り合う回路パターン間の誘電率よりも高くなり、各回路
パターンの自己容量が大きくなる。その結果、隣り合う
回路パターン間の容量性結合係数が小さくなり、クロス
トークノイズが低減する。
では、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体が設けられて
いるので、各回路パターンと接地層との間の誘電率が隣
り合う回路パターン間の誘電率よりも高くなり、各回路
パターンの自己容量が大きくなる。その結果、隣り合う
回路パターン間の容量性結合係数が小さくなり、クロス
トークノイズが低減する。
【０００９】また、各回路パターンの自己容量が大きく
なることで特性インピーダンスが小さくなる。これによ
り、幅の狭い回路パターンで所望の特定インピーダンス
が得られ、各回路パターンの高密度化が可能となる。
なることで特性インピーダンスが小さくなる。これによ
り、幅の狭い回路パターンで所望の特定インピーダンス
が得られ、各回路パターンの高密度化が可能となる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は、本発明のプリント基板の一実施例
の断面図である。本実施例のプリント基板は、図１に示
すように、基材５と、プリプレグで構成された絶縁層６
とからなる積層体の両面に、それぞれ下部接地層３およ
び上部接地層４が形成された多層基板である。基材５の
表面（絶縁層６との境界面）には複数の回路パターン１
（図１では、説明を簡単にするために２つの回路パター
ン１を示したが、これに限定されるものではない）が形
成されており、各回路パターン１はそれぞれ絶縁層６の
厚み方向に厚く形成された誘電体７で覆われている。各
誘電体７は、それぞれ基材５および絶縁層６よりも誘電
率の高いものが用いられる。
の断面図である。本実施例のプリント基板は、図１に示
すように、基材５と、プリプレグで構成された絶縁層６
とからなる積層体の両面に、それぞれ下部接地層３およ
び上部接地層４が形成された多層基板である。基材５の
表面（絶縁層６との境界面）には複数の回路パターン１
（図１では、説明を簡単にするために２つの回路パター
ン１を示したが、これに限定されるものではない）が形
成されており、各回路パターン１はそれぞれ絶縁層６の
厚み方向に厚く形成された誘電体７で覆われている。各
誘電体７は、それぞれ基材５および絶縁層６よりも誘電
率の高いものが用いられる。
【００１２】本実施例のプリント基板の製造にあたって
は、一般的な多層基板の製造方法と同様に、まず、基材
５の表面にエッチングによって各回路パターン１を形成
した後、各回路パターン１上にそれぞれスクリーン印刷
によって誘電体７を塗布する。次いで、誘電体７が塗布
された基材５の表面に絶縁層６を形成して基材５と絶縁
層６とからなる積層体を構成し、さらにこの積層体の両
面に、それぞれ下部接地層３および上部接地層４を形成
する。
は、一般的な多層基板の製造方法と同様に、まず、基材
５の表面にエッチングによって各回路パターン１を形成
した後、各回路パターン１上にそれぞれスクリーン印刷
によって誘電体７を塗布する。次いで、誘電体７が塗布
された基材５の表面に絶縁層６を形成して基材５と絶縁
層６とからなる積層体を構成し、さらにこの積層体の両
面に、それぞれ下部接地層３および上部接地層４を形成
する。
【００１３】このように、各回路パターン１上にそれぞ
れ誘電体７を形成することで、各回路パターン１と上部
接地層４との間の誘電率が、隣り合う回路パターン１間
の誘電率よりも高くなり、各回路パターン１の自己容量
Ｃ0 が大きくなる。これにより、隣り合う回路パターン
１間の結合容量をＣm とすると、Ｃm ／Ｃ0 で表わされ
る容量性結合係数は小さくなるので、クロストークノイ
ズが低減する。
れ誘電体７を形成することで、各回路パターン１と上部
接地層４との間の誘電率が、隣り合う回路パターン１間
の誘電率よりも高くなり、各回路パターン１の自己容量
Ｃ0 が大きくなる。これにより、隣り合う回路パターン
１間の結合容量をＣm とすると、Ｃm ／Ｃ0 で表わされ
る容量性結合係数は小さくなるので、クロストークノイ
ズが低減する。
【００１４】また、各回路パターン１の自己インダクタ
ンスをＬ0 とすると、特性インピーダンスＺ0 は（１）
式で表わされる。
ンスをＬ0 とすると、特性インピーダンスＺ0 は（１）
式で表わされる。
【００１５】
【数１】 （１）式より、各回路パターン１の自己容量Ｃ0 が大き
くなると、特性インピーダンスＺ0 は小さくなることが
わかる。従って、各回路パターン１上に誘電体７が形成
されていない従来のプリント基板と比較して、幅の狭い
回路パターン１で所望の特定インピーダンスＺ0 を得る
ことができ、各回路パターン１を高密度に形成すること
ができる。
くなると、特性インピーダンスＺ0 は小さくなることが
わかる。従って、各回路パターン１上に誘電体７が形成
されていない従来のプリント基板と比較して、幅の狭い
回路パターン１で所望の特定インピーダンスＺ0 を得る
ことができ、各回路パターン１を高密度に形成すること
ができる。
【００１６】ここで、隣り合う回路パターン１の相互イ
ンダクタンスをＬｍとすると、回路パターン１の幅を狭
くした場合には、Ｌm ／Ｌ0 で表わされる誘導性結合係
数が小さくなり、さらにクロストークノイズが低減す
る。
ンダクタンスをＬｍとすると、回路パターン１の幅を狭
くした場合には、Ｌm ／Ｌ0 で表わされる誘導性結合係
数が小さくなり、さらにクロストークノイズが低減す
る。
【００１７】本実施例では、
【００１８】
【発明の効果】以上説明したように本発明のプリント基
板は、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体を設けること
により、各回路パターンの自己容量が大きくなるので、
クロストークノイズを低減させることができる。また、
各回路パターンの自己容量が小さくなることで特性イン
ピーダンスが小さくなるので、幅の狭い回路パターンで
所望の特定インピーダンスが得られ、各回路パターンの
高密度で形成することができる。
板は、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体を設けること
により、各回路パターンの自己容量が大きくなるので、
クロストークノイズを低減させることができる。また、
各回路パターンの自己容量が小さくなることで特性イン
ピーダンスが小さくなるので、幅の狭い回路パターンで
所望の特定インピーダンスが得られ、各回路パターンの
高密度で形成することができる。
【図１】本発明のプリント基板の一実施例の断面図であ
る。
る。
【図２】従来のプリント基板の一例の断面図である。
１ 回路パターン ３ 下部接地層 ４ 上部接地層 ５ 基材 ６ 絶縁層 ７ 誘電体
【手続補正書】
【提出日】平成６年１月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。また前記誘電体は、
それぞれ前記絶縁層の厚み方向に厚く形成されていた
り、前記各回路パターンを覆って形成されているもので
あってもよいし、スクリーン印刷によって形成されるも
のであってもよい。
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。また前記誘電体は、
それぞれ前記絶縁層の厚み方向に厚く形成されていた
り、前記各回路パターンを覆って形成されているもので
あってもよいし、スクリーン印刷によって形成されるも
のであってもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
Claims (1)
- 【請求項１】 複数の回路パターンが形成された基材の
表面に、前記各回路パターンを覆う絶縁層と、接地層と
が順次積層されたプリント基板において、 前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839693A JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839693A JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774442A true JPH0774442A (ja) | 1995-03-17 |
| JP2500783B2 JP2500783B2 (ja) | 1996-05-29 |
Family
ID=16719258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839693A Expired - Fee Related JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500783B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| JP2008084907A (ja) * | 2006-09-26 | 2008-04-10 | Nitto Denko Corp | 配線回路基板 |
| JP2010010528A (ja) * | 2008-06-30 | 2010-01-14 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| KR100948643B1 (ko) * | 2007-10-26 | 2010-03-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN110087390A (zh) * | 2015-09-30 | 2019-08-02 | 住友大阪水泥股份有限公司 | 光调制器 |
-
1993
- 1993-09-02 JP JP21839693A patent/JP2500783B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| WO2001001453A3 (en) * | 1999-06-29 | 2001-07-26 | Sun Microsystems Inc | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| JP2008084907A (ja) * | 2006-09-26 | 2008-04-10 | Nitto Denko Corp | 配線回路基板 |
| US8101863B2 (en) | 2006-09-26 | 2012-01-24 | Nitto Denko Corporation | Printed circuit board |
| KR100948643B1 (ko) * | 2007-10-26 | 2010-03-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2010010528A (ja) * | 2008-06-30 | 2010-01-14 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| CN110087390A (zh) * | 2015-09-30 | 2019-08-02 | 住友大阪水泥股份有限公司 | 光调制器 |
| CN110087390B (zh) * | 2015-09-30 | 2022-04-29 | 住友大阪水泥股份有限公司 | 光调制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500783B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
| US7019959B2 (en) | Method for forming a printed circuit board and a printed circuit board formed thereby | |
| US7102876B2 (en) | Structure of an interleaving striped capacitor substrate | |
| JP2000114722A (ja) | 印刷配線装置 | |
| US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| US6278356B1 (en) | Flat, built-in resistors and capacitors for a printed circuit board | |
| JP2500783B2 (ja) | プリント基板 | |
| JP4198912B2 (ja) | 対称ストリップラインと非対称ストリップラインの間の遷移構造 | |
| US6340798B1 (en) | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board | |
| JP2001144452A (ja) | 多層プリント基板 | |
| JPS63268297A (ja) | 高周波回路 | |
| JPH03129895A (ja) | 高周波多層基板 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JP2664589B2 (ja) | 多層配線基板 | |
| JPH1168414A (ja) | シールド線付き伝送線路 | |
| JPH0525194B2 (ja) | ||
| JP4471281B2 (ja) | 積層型高周波回路基板 | |
| US20030098177A1 (en) | Multi-layer circuit board | |
| JPH03158002A (ja) | 半導体装置 | |
| JPS5867089A (ja) | 高周波回路板 | |
| JP2002076644A (ja) | 多層プリント配線板 | |
| JP2000323847A (ja) | 多層配線回路基板 | |
| JP2002057467A (ja) | 多層配線基板 | |
| JPH0745933A (ja) | セラミック印刷基板 | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |