JP2500783B2 - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2500783B2 JP2500783B2 JP21839693A JP21839693A JP2500783B2 JP 2500783 B2 JP2500783 B2 JP 2500783B2 JP 21839693 A JP21839693 A JP 21839693A JP 21839693 A JP21839693 A JP 21839693A JP 2500783 B2 JP2500783 B2 JP 2500783B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit pattern
- dielectric
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高周波回路やデジタル
回路等に用いられるプリント基板に関する。
回路等に用いられるプリント基板に関する。
【０００２】
【従来の技術】従来、この種のプリント基板としては、
図２に示すようなものが知られている。図２は、従来の
プリント基板の一例の断面図であり、図２に示すよう
に、表面に複数の回路パターン１０１が形成された基材
１０５と、各回路パターン１０１を覆って基材１０５の
表面に積層された絶縁層１０６と、これら基材１０５と
絶縁層１０６とで構成される積層体の両面にそれぞれ形
成された下部接地層１０３および上部接地層１０４とで
構成される。
図２に示すようなものが知られている。図２は、従来の
プリント基板の一例の断面図であり、図２に示すよう
に、表面に複数の回路パターン１０１が形成された基材
１０５と、各回路パターン１０１を覆って基材１０５の
表面に積層された絶縁層１０６と、これら基材１０５と
絶縁層１０６とで構成される積層体の両面にそれぞれ形
成された下部接地層１０３および上部接地層１０４とで
構成される。
【０００３】上述したプリント基板で高周波信号あるい
はデジタル信号のような立上りの急なパルス信号を扱う
場合には、特性インピーダンスのミスマッチによる伝送
波形の劣化を低減したり、隣接する回路パターン１０１
とのクロストークノイズを低減する必要がある。そこ
で、特性インピーダンスを所望の値に設定するために、
回路パターン１０１の幅や、基材１０５あるいは絶縁層
１０６の厚みを変えていた。また、クロストークノイズ
を低減させるために、隣接する回路パターン１０１の間
隔を大きくしたり、各回路パターン１０１間に接地パタ
ーン（不図示）を形成していた。
はデジタル信号のような立上りの急なパルス信号を扱う
場合には、特性インピーダンスのミスマッチによる伝送
波形の劣化を低減したり、隣接する回路パターン１０１
とのクロストークノイズを低減する必要がある。そこ
で、特性インピーダンスを所望の値に設定するために、
回路パターン１０１の幅や、基材１０５あるいは絶縁層
１０６の厚みを変えていた。また、クロストークノイズ
を低減させるために、隣接する回路パターン１０１の間
隔を大きくしたり、各回路パターン１０１間に接地パタ
ーン（不図示）を形成していた。
【０００４】さらに、クロストークノイズを低減させる
プリント基板として、絶縁層の表面に半導電層を形成し
たものも提案されている（特開昭６２−１２８１９０号
公報）。
プリント基板として、絶縁層の表面に半導電層を形成し
たものも提案されている（特開昭６２−１２８１９０号
公報）。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のプリント基板では、特定インピーダンスを所望
の値に設定するために回路パターンの幅を広くすると、
各回路パターンを高密度に形成することが困難となり、
しかも隣接する回路パターンとの間隔が小さくなるの
で、クロストークノイズが増大するという問題点があっ
た。この逆に、クロストークノイズを低減させようとす
ると、隣接する回路パターンの間隔を大きくしたり各回
路パターン間に接地パターンを形成しなければならず、
高密度化の要請に応じられないという問題点があった。
さらに、絶縁層の表面に半導電層を形成したものでは、
プリント基板表面のマイクロストリップライン構造に限
定されるので、多層基板には適用できないという問題点
があった。
た従来のプリント基板では、特定インピーダンスを所望
の値に設定するために回路パターンの幅を広くすると、
各回路パターンを高密度に形成することが困難となり、
しかも隣接する回路パターンとの間隔が小さくなるの
で、クロストークノイズが増大するという問題点があっ
た。この逆に、クロストークノイズを低減させようとす
ると、隣接する回路パターンの間隔を大きくしたり各回
路パターン間に接地パターンを形成しなければならず、
高密度化の要請に応じられないという問題点があった。
さらに、絶縁層の表面に半導電層を形成したものでは、
プリント基板表面のマイクロストリップライン構造に限
定されるので、多層基板には適用できないという問題点
があった。
【０００６】そこで本発明は、クロストークノイズを低
減しつつ、回路パターンの高密度化が達成可能なプリン
ト基板を提供することを目的とする。
減しつつ、回路パターンの高密度化が達成可能なプリン
ト基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。また前記誘電体は、
それぞれ前記絶縁層の厚み方向に厚く形成されていた
り、前記各回路パターンを覆って形成されているもので
あってもよいし、スクリーン印刷によって形成されるも
のであってもよい。
本発明のプリント基板は、複数の回路パターンが形成さ
れた基材の表面に、前記各回路パターンを覆う絶縁層
と、接地層とが順次積層されたプリント基板において、
前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とする。また前記誘電体は、
それぞれ前記絶縁層の厚み方向に厚く形成されていた
り、前記各回路パターンを覆って形成されているもので
あってもよいし、スクリーン印刷によって形成されるも
のであってもよい。
【０００８】
【作用】上記のとおり構成された本発明のプリント基板
では、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体が設けられて
いるので、各回路パターンと接地層との間の誘電率が隣
り合う回路パターン間の誘電率よりも高くなり、各回路
パターンの自己容量が大きくなる。その結果、隣り合う
回路パターン間の容量性結合係数が小さくなり、クロス
トークノイズが低減する。
では、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体が設けられて
いるので、各回路パターンと接地層との間の誘電率が隣
り合う回路パターン間の誘電率よりも高くなり、各回路
パターンの自己容量が大きくなる。その結果、隣り合う
回路パターン間の容量性結合係数が小さくなり、クロス
トークノイズが低減する。
【０００９】また、各回路パターンの自己容量が大きく
なることで特性インピーダンスが小さくなる。これによ
り、幅の狭い回路パターンで所望の特定インピーダンス
が得られ、各回路パターンの高密度化が可能となる。
なることで特性インピーダンスが小さくなる。これによ
り、幅の狭い回路パターンで所望の特定インピーダンス
が得られ、各回路パターンの高密度化が可能となる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は、本発明のプリント基板の一実施例
の断面図である。本実施例のプリント基板は、図１に示
すように、基材５と、プリプレグで構成された絶縁層６
とからなる積層体の両面に、それぞれ下部接地層３およ
び上部接地層４が形成された多層基板である。基材５の
表面（絶縁層６との境界面）には複数の回路パターン１
（図１では、説明を簡単にするために２つの回路パター
ン１を示したが、これに限定されるものではない）が形
成されており、各回路パターン１はそれぞれ絶縁層６の
厚み方向に厚く形成された誘電体７で覆われている。各
誘電体７は、それぞれ基材５および絶縁層６よりも誘電
率の高いものが用いられる。
の断面図である。本実施例のプリント基板は、図１に示
すように、基材５と、プリプレグで構成された絶縁層６
とからなる積層体の両面に、それぞれ下部接地層３およ
び上部接地層４が形成された多層基板である。基材５の
表面（絶縁層６との境界面）には複数の回路パターン１
（図１では、説明を簡単にするために２つの回路パター
ン１を示したが、これに限定されるものではない）が形
成されており、各回路パターン１はそれぞれ絶縁層６の
厚み方向に厚く形成された誘電体７で覆われている。各
誘電体７は、それぞれ基材５および絶縁層６よりも誘電
率の高いものが用いられる。
【００１２】本実施例のプリント基板の製造にあたって
は、一般的な多層基板の製造方法と同様に、まず、基材
５の表面にエッチングによって各回路パターン１を形成
した後、各回路パターン１上にそれぞれスクリーン印刷
によって誘電体７を塗布する。次いで、誘電体７が塗布
された基材５の表面に絶縁層６を形成して基材５と絶縁
層６とからなる積層体を構成し、さらにこの積層体の両
面に、それぞれ下部接地層３および上部接地層４を形成
する。
は、一般的な多層基板の製造方法と同様に、まず、基材
５の表面にエッチングによって各回路パターン１を形成
した後、各回路パターン１上にそれぞれスクリーン印刷
によって誘電体７を塗布する。次いで、誘電体７が塗布
された基材５の表面に絶縁層６を形成して基材５と絶縁
層６とからなる積層体を構成し、さらにこの積層体の両
面に、それぞれ下部接地層３および上部接地層４を形成
する。
【００１３】このように、各回路パターン１上にそれぞ
れ誘電体７を形成することで、各回路パターン１と上部
接地層４との間の誘電率が、隣り合う回路パターン１間
の誘電率よりも高くなり、各回路パターン１の自己容量
Ｃ0 が大きくなる。これにより、隣り合う回路パターン
１間の結合容量をＣm とすると、Ｃm ／Ｃ0 で表わされ
る容量性結合係数は小さくなるので、クロストークノイ
ズが低減する。
れ誘電体７を形成することで、各回路パターン１と上部
接地層４との間の誘電率が、隣り合う回路パターン１間
の誘電率よりも高くなり、各回路パターン１の自己容量
Ｃ0 が大きくなる。これにより、隣り合う回路パターン
１間の結合容量をＣm とすると、Ｃm ／Ｃ0 で表わされ
る容量性結合係数は小さくなるので、クロストークノイ
ズが低減する。
【００１４】また、各回路パターン１の自己インダクタ
ンスをＬ0 とすると、特性インピーダンスＺ0 は（１）
式で表わされる。
ンスをＬ0 とすると、特性インピーダンスＺ0 は（１）
式で表わされる。
【００１５】
【数１】 （１）式より、各回路パターン１の自己容量Ｃ0 が大き
くなると、特性インピーダンスＺ0 は小さくなることが
わかる。従って、各回路パターン１上に誘電体７が形成
されていない従来のプリント基板と比較して、幅の狭い
回路パターン１で所望の特定インピーダンスＺ0 を得る
ことができ、各回路パターン１を高密度に形成すること
ができる。
くなると、特性インピーダンスＺ0 は小さくなることが
わかる。従って、各回路パターン１上に誘電体７が形成
されていない従来のプリント基板と比較して、幅の狭い
回路パターン１で所望の特定インピーダンスＺ0 を得る
ことができ、各回路パターン１を高密度に形成すること
ができる。
【００１６】ここで、隣り合う回路パターン１の相互イ
ンダクタンスをＬｍとすると、回路パターン１の幅を狭
くした場合には、Ｌm ／Ｌ0 で表わされる誘導性結合係
数が小さくなり、さらにクロストークノイズが低減す
る。
ンダクタンスをＬｍとすると、回路パターン１の幅を狭
くした場合には、Ｌm ／Ｌ0 で表わされる誘導性結合係
数が小さくなり、さらにクロストークノイズが低減す
る。
【００１７】
【００１８】
【発明の効果】以上説明したように本発明のプリント基
板は、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体を設けること
により、各回路パターンの自己容量が大きくなるので、
クロストークノイズを低減させることができる。また、
各回路パターンの自己容量が小さくなることで特性イン
ピーダンスが小さくなるので、幅の狭い回路パターンで
所望の特定インピーダンスが得られ、各回路パターンの
高密度で形成することができる。
板は、絶縁層中の、各回路パターンと接地層との間に、
それぞれ絶縁層よりも誘電率の高い誘電体を設けること
により、各回路パターンの自己容量が大きくなるので、
クロストークノイズを低減させることができる。また、
各回路パターンの自己容量が小さくなることで特性イン
ピーダンスが小さくなるので、幅の狭い回路パターンで
所望の特定インピーダンスが得られ、各回路パターンの
高密度で形成することができる。
【図１】本発明のプリント基板の一実施例の断面図であ
る。
る。
【図２】従来のプリント基板の一例の断面図である。
１ 回路パターン ３ 下部接地層 ４ 上部接地層 ５ 基材 ６ 絶縁層 ７ 誘電体
Claims (4)
- 【請求項１】 複数の回路パターンが形成された基材の
表面に、前記各回路パターンを覆う絶縁層と、接地層と
が順次積層されたプリント基板において、 前記絶縁層中の、前記各回路パターンと前記接地層との
間に、それぞれ前記絶縁層よりも誘電率の高い誘電体が
設けられていることを特徴とするプリント基板。 - 【請求項２】 前記誘電体は、それぞれ前記絶縁層の厚
み方向に厚く形成されている請求項１に記載のプリント
基板。 - 【請求項３】 前記誘電体は、それぞれ前記各回路パタ
ーンを覆って形成されている請求項１または２に記載の
プリント基板。 - 【請求項４】 前記誘電体は、それぞれスクリーン印刷
によって形成される請求項１，２または３に記載のプリ
ント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839693A JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839693A JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774442A JPH0774442A (ja) | 1995-03-17 |
| JP2500783B2 true JP2500783B2 (ja) | 1996-05-29 |
Family
ID=16719258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839693A Expired - Fee Related JP2500783B2 (ja) | 1993-09-02 | 1993-09-02 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500783B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| JP4907281B2 (ja) | 2006-09-26 | 2012-03-28 | 日東電工株式会社 | フレキシブル配線回路基板 |
| KR100948643B1 (ko) * | 2007-10-26 | 2010-03-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP5129041B2 (ja) * | 2008-06-30 | 2013-01-23 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| JP6203802B2 (ja) * | 2015-09-30 | 2017-09-27 | 住友大阪セメント株式会社 | 光変調器 |
-
1993
- 1993-09-02 JP JP21839693A patent/JP2500783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774442A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
| JPH04267586A (ja) | 同軸配線パターンおよびその形成方法 | |
| US5578981A (en) | Laminated inductor | |
| JPH10209580A (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US5353499A (en) | Method of manufacturing a multilayered wiring board | |
| JP2500783B2 (ja) | プリント基板 | |
| US6278356B1 (en) | Flat, built-in resistors and capacitors for a printed circuit board | |
| US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| US6340798B1 (en) | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board | |
| JP2001144452A (ja) | 多層プリント基板 | |
| JP2015204309A (ja) | プリント配線基板及びその製造方法 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JPS63268297A (ja) | 高周波回路 | |
| JPH0525194B2 (ja) | ||
| JP3329487B2 (ja) | 複合インダクタ部品 | |
| JPH1168414A (ja) | シールド線付き伝送線路 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JPS5867089A (ja) | 高周波回路板 | |
| JPH05267059A (ja) | ノイズ対策用積層型電子部品 | |
| JP3198484B2 (ja) | プリント基板の製造方法 | |
| JP2002076644A (ja) | 多層プリント配線板 | |
| JPH05101950A (ja) | チツプ型コモンモードチヨークコイル | |
| KR100948643B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH05327230A (ja) | 多層配線基板 | |
| JP3102415B2 (ja) | 伝送線路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |