JP4161577B2 - 電気配線板 - Google Patents

電気配線板 Download PDF

Info

Publication number
JP4161577B2
JP4161577B2 JP2002011151A JP2002011151A JP4161577B2 JP 4161577 B2 JP4161577 B2 JP 4161577B2 JP 2002011151 A JP2002011151 A JP 2002011151A JP 2002011151 A JP2002011151 A JP 2002011151A JP 4161577 B2 JP4161577 B2 JP 4161577B2
Authority
JP
Japan
Prior art keywords
insulating layer
dielectric constant
wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002011151A
Other languages
English (en)
Other versions
JP2003218535A (ja
Inventor
良一 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2002011151A priority Critical patent/JP4161577B2/ja
Publication of JP2003218535A publication Critical patent/JP2003218535A/ja
Application granted granted Critical
Publication of JP4161577B2 publication Critical patent/JP4161577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、駆動周波数が高速な半導体チップや半導体パッケージ、もしくは無線LANや、Bluetooth対応のアナログ高周波素子を実装し、それらを高速動作させることが可能な高周波対応の電気配線板の製造方法に関する。
【0002】
【従来の技術】
従来の技術は、電気信号の高速化に伴う半導体チップや、半導体パッケージの軽薄短小化に対応するために、半導体の電気配線板の製造では、高密度で微細な配線を形成することが可能な製造プロセスが提案されている。図10は、従来の技術を説明する代表的な製造プロセスであるセミアディティブ法の手順を示したものである。
【0003】
まず図10(a)は、絶縁層1の片面に導体層2が形成された基材上に無電解メッキ法や、スパッタ法で1μm程度の極薄い下地配線層3を形成する。
【0004】
(b)は、前記下地配線層3の上部を感光性のレジスト層14をコーティング形成する。
【0005】
(c)と(d)は、予め準備した配線パターン形成用のマスク15を通して露光現像を行い、配線を形成させたい部分に下地配線層3を露出させる。
【0006】
(e)と(f)は、電解メッキ法によって、露出する下地配線層3上に導体を析出させて配線層4を形成した後に、レジスト層14のみをエッチングによって完全に剥膜除去する。
【0007】
(g)は、更に、ソフトエッチングによって、下地配線層3のうちで配線層4を短絡させている露出部分を除去し、それぞれの配線を電気的に独立させる。
【0008】
次に、(h)は、配線層4を覆うように絶縁層8を形成する。この場合の形成方法は、液体状の絶縁樹脂をコーティングした後に加熱して、架橋固化させてもよいし、シート状の絶縁材料を加熱加圧のラミネートさせる方法もある。多層配線基板の場合には、以上のプロセスを必要とする配線層数分だけ繰り返して、絶縁層8上に配線層4を順番に形成していくことになる。
【0009】
又高密度で微細な配線を形成することが可能な製造プロセスは、この他にサブトラクティブ法もあるが、高精細な配線を作成する場合には、セミアディティブ法が適している。高速な半導体チップや、半導体パッケージは、デザインルールが微細化しているので、それを実装する電気配線板の製造方法としては、セミアディティブ法が主体となっている。
【0010】
しかしながら、従来の電気配線板では、配線層4を多層化した場合の配線層間の絶縁層8は、液体状の絶縁樹脂をコーティングした後に加熱架橋固化させるか、もしくはシート状の絶縁材料を加熱ラミネートさせる方法で一括に形成しているだけなので、単一の絶縁層内では誘電率は一定となっていた。
【0011】
電気信号の周波数が低い場合には、配線パターンによらず誘電率は一定でも信号の伝送特性を確保し、かつ不要電磁輻射を基準以下に抑えることはできるが、周波数がギガヘルツ帯になってくると、配線パターンに応じて誘電率を変化させ、伝送特性とEMI特性を確保する必要性が生じる。
【0012】
配線層4は、電気的な役割として信号線、電源線、グランド線に大別され、それぞれの配置の組み合わせによって、絶縁層8の誘電率を変化させた方が、伝送特性、EMI特性ともに向上する。たとえば、電源線と、電源線とペアとなり閉ループを構成するようなグランド線は、互いに近接して配置される場合が多く、この場合には電源線とグランド線の間に存在する絶縁層8は誘電率が高い方が、電気特性が向上する。
【0013】
信号線とグランド線、もしくは信号線と電源線との間に存在する絶縁層8に関しては、高誘電率とすると特性インピーダンスが低下し、低誘電率にすると伝播遅延が減少する傾向にあるので、この場合の適した誘電率は、そのときの電気配線板に求められる機能によって選択する必要がある。
【0014】
これに対して、リファレンシャルモードで信号を伝送する場合を除けば、2本の信号線間に存在する絶縁層は,誘電率を低くした方が,遅延の原因となる浮遊線間容量を低減させることができる。
【0015】
以上の議論は,同一配線層4内での面内方向の配線の位置関係だけでなく、異なる配線層4における上下方向の配線の位置関係にも適用される。したがって配線層4を取り囲む絶縁層8の誘電率は、配線パターンのデザインによって変化させなければ,良好な高周波電気信号に対する電気特性を確保することができない。
【0016】
従来の電気配線板では,絶縁層8の誘電率は配線パターンのデザインによらず一定であるので、良好な高周波電気特性が得られないという大きな問題点があった。
【0017】
【発明が解決しようとする課題】
本発明の課題は、配線層を取り囲む絶縁層の誘電率を、配線パターンのデザインに応じて変化させることができ、良好な高周波伝送特性ならびにEMI特性を得ることが可能な電気配線板を製造する方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明の請求項1に係る発明は、絶縁層基材上に形成された配線層における互いに隣接する各配線間に部位により異なる誘電率の絶縁層を形成することにより、前記各配線層の信号線、電源線、グランド線等の各々電気的な役割に応じて、前記絶縁層の誘電率をそれぞれ相対的に高誘電率、もしくは低誘電率に形成する電気配線板の製造方法において、各配線間に第一の誘電率の絶縁層を形成し、次いで配線の上部を覆った絶縁層を配線が露出するまで除去し、次いで除去しない部位の絶縁層上に配線層の一部も覆うように保護膜を設け、次いで保護膜の無い部位の絶縁層をエッチングにより除去し、次いで保護膜を除去した後、全面に第二の誘電率の絶縁層を形成することを特徴とする電気配線板の製造方法である。
【0019】
本発明の請求項2に係る発明は、前記第二の誘電率の絶縁層の一部を除去し、除去した部位に第三の誘電率の絶縁層を設けることを特徴とする請求項1に記載の電気配線板の製造方法である。
【0020】
本発明の請求項3に係る発明は、前記第二の誘電率の絶縁層及び/または前記第三の誘電率の絶縁層上に配線層を形成し、多層の配線層からなる電気配線板を得ることを特徴とする請求項2に記載の電気配線板の製造方法である。
【0021】
【作用】
従来の電気配線板では、単一の絶縁層内の誘電率を配線パターンの電気的な役割に関係なく一定となっていたが、本発明の電気配線板では、同一配線層内での面内方向の配線の位置関係だけでなく、異なる配線層における上下方向の配線の位置関係においても、各配線層を取り囲む絶縁層の誘電率を配線パターンの電気的な役割に応じて変化させる。
【0022】
【発明の実態の形態】
本発明を図示の実施形態に基づいて詳細に説明する。
【0023】
図2、図3は、本発明に係る電気配線板の基本となる製造プロセスを示しており、図2(a)〜(h)は、従来の技術のセミアディティブ法と同一であるのでここでは説明を省略する。
【0024】
図2(a)〜(g)は、絶縁層1の片面に導体層2が形成された基材の絶縁層1上には下地配線層3と、配線層4が順次形成されている。
【0025】
図2(h)の配線層4は、その電気的な役割から電源配線4v、グランド配線4g、信号配線4saと、4sbで構成されている。このような配線構造体の配線層4の上部に,高誘電率絶縁層5を形成する。形成方法としては,液状の絶縁樹脂をコーティングするか,もしくはシート状の絶縁樹脂を加熱加圧ラミネートし,配線層4の上部を覆う。配線層4の上部を覆った高誘電率絶縁層5は,導体層4が露出するまで研磨やエッチングなどを施される。
【0026】
図3(i)〜(l)に付いて説明する。
【0027】
図3(i)は、配線層4間に存在する高誘電率絶縁層5のうちで,所定部分のみをエッチングによって除去する。除去すべき高誘電率絶縁層5は,ディファレンシャルモードで信号を伝送しない2本の信号線4saと、信号線4sbの間に存在する部分である。
【0028】
信号線間であってもディファレンシャルモードで信号を伝送する場合には,高誘電率絶縁層5は除去の対象とならない。また、電源線同士もしくはグランド線同士が隣り合う配置となる場合には、その間に存在する高誘電率絶縁層5を除去する。通常、電源線同士,もしくはグランド線同士が隣り合う配置の場合には、2本の配線は1本の幅広な配線に統合されてしまうことがほとんどなので、あまりこういうデザインは多くはみられない。複数の電源、グランド系を持つ電気配線板において、電源、グランド系の異なる電源線同士,もしくはグランド線同士が隣り合う配置の場合には、互いに電磁結合がないようにしっかりと分離する必要があるので、高誘電率絶縁層5は除去されなければならない。また、信号線と電源線、もしくは信号線とグランド線の間の高誘電率絶縁層5は、特性インピーダンスを低減させたい場合にはそのまま残すが、伝搬遅延を低減させたい場合には除去する。すなわち、そのときの電気配線板の仕様によって高誘電率絶縁層5を除去するかどうか決定することになる。
【0029】
高誘電率絶縁層5をエッチングしないで残す部分には保護膜6を形成して,エッチングされるのを防止する。保護膜6は,配線層4の上部を一部分覆ってしまっても問題がないので,厳しい寸法精度による膜形成は不要である。
【0030】
図3(j)は、高誘電率絶縁層5をエッチングによって除去した。
【0031】
図3(k)は、このようにして所定配線間にのみ高誘電率絶縁層5を残存させた後に,低誘電率絶縁層7を配線層4の上部に形成する。形成方法としては,液状の絶縁樹脂をコーティングするか,もしくはシート状の絶縁樹脂を加熱加圧ラミネートし,配線層4の上部を覆う。高誘電率絶縁層5と低誘電率絶縁層7の誘電率の値は、絶対値を規定するものではなく、あくまで相対的な大小関係が成立していることをさしている。
【0032】
図3(l)は、以上のプロセスの繰り返しによって,配線層の多層化を行い、多層の電気配線板を構成する。
【0033】
このような構成の電気配線板においては、配線層4内では信号線、電源線、グランド線の配置に応じて、その線間に存在する絶縁層を高誘電率にするか低誘電率にするかを選択することができる。
【0034】
図4は,本発明の基本構造から2本の配線L1、L2部分を取り出した電気特性評価基板1の断面である。絶縁層1の厚さを20μm、配線L1、L2、の幅を10μm、その厚さを8μm、線間スペースを10μm、絶縁層7の厚さを28μmとしている。配線L1、L2はCu材とし、絶縁層1と、7の比誘電率は2.0としてある。配線L1、L2の間の絶縁層8の比誘電率を2.0と、又は4.0にした場合の線間のクロストークに関するS−parameterはS31とS41は,第9図のようになる。
【0035】
このとき,配線L1の入力側をポート1、出力側をポート2、配線L2の入力側をポート3、出力側をポート4、としている。この結果から絶縁層8の比誘電率が低い方がクロストークが小さいことがわかる。したがって、配線L1、L2がディファレンシャルモードで伝送しない信号線であれば、絶縁層8の誘電率は低い方が伝送特性が良好である。
【0036】
逆に,ディファレンシャルモードで伝送する信号線であれば、線間の結合を強くするために誘電率を高くした方が特性が良くなる。たとえば,絶縁層1の厚さを20μm、配線L1、L2の幅を20μm、その厚さを8μm、線間スペースを20μm絶縁層7の厚さを28μmとする。配線L1、L2はCu材とし、絶縁層1、絶縁層7の比誘電率は2.0とする。このときの単位長さ当たりのキャパシタンスは、絶縁層8の比誘電率が2.0のときには34pF/m、比誘電率が4.0のときには41pF/mとなる。同様に配線L1とL2が閉ループを形成する電源線とグランド線のペアである場合にも、キャパシタンスが大きくなる方が電源やグランド電位が安定するため,絶縁層8は比誘電率が大きい方が電気特性が良くなる。
【0037】
配線L1、L2が信号線と電源線,もしくは信号線とグランド線の組み合わせの場合には,絶縁層8が高誘電率だと、特性インピーダンスが低減し、低誘電率だと伝搬遅延が低減するので、電気配線板の仕様上どちらがより重要であるかに応じて、絶縁層8の誘電率を大小を選択することになる。
【0038】
たとえば、図5は、コプレーナーマイクロストリップラインの線路形態をとった電気特性評価基板2の断面である。
【0039】
絶縁層1の厚さを20μm、配線G1、G2、S1の幅を20μm、その厚さを8μm、線間スペースを20μm、絶縁層7の厚さを28μmとしている。配線G1、G2、S1はCu材とし、絶縁層1、絶縁層7の比誘電率は2.0としてある。グランド線G1、G2と信号線S1との間の絶縁層8の比誘電率を2.0、4.0にした場合の単位長さ当たりのキャパシタンスは,それぞれ55pF/mと70pF/mとなる。絶縁層8の比誘電率を変えることによってキャパシタンスを変えることができるので、電気配線板の仕様に合致した電気特性を得ることができる。
【0040】
また、図4において、配線L1、L2が電源線同士、もしくはグランド線同士の場合には、特に互いの電源、グランド系が異なるとき、絶縁層8の比誘電率を低くして電磁結合しないようにすることが、不要電磁放射を低減させ電気特性を向上させる。
【0041】
このように配線が、信号線、電源線、グランド線のいずれかによって、電気特性を向上させるのに線間の絶縁層に求められる誘電率の大小関係が異なる。したがって、任意の線間に大小いずれかの誘電率を有する絶縁層を配置できることは、電気特性の厳しい高周波信号を伝送させる場合に非常に有利である。
【0042】
次に、図2、図3に示した基本製造プロセスにおける高誘電率絶縁層5と低誘電率絶縁層7の作成順序を入れ換えた第2の製造プロセスを図6(a)〜(f)に示す。
【0043】
図6(a)は、絶縁層1の片面に導体層2が形成された基材の絶縁層1上には、下地配線層3と配線層4が順次形成されている。配線層4は,その電気的な役割から電源配線4v、グランド配線4g、信号配線4sa、4sbで構成されている。
【0044】
図6(b)は、このような配線構造体の配線層4の上部に,低誘電率絶縁層7を形成する。形成方法としては、液状の絶縁樹脂をコーティングするか、もしくはシート状の絶縁樹脂を加熱加圧ラミネートし、配線層4の上部を覆う。配線層4の上部を覆った低誘電率絶縁層8は、導体層4が露出するまで研磨やエッチングなどを施される。
【0045】
図6(c)は、次に、配線層4間に存在する低誘電率絶縁層7のうちで、所定部分のみをエッチングによって除去する。除去すべき低誘電率絶縁層7は、電源線4vと、グランド線4gの間に存在する部分である。また、信号線と電源線、もしくは信号線とグランド線の間の低誘電率絶縁層7は、伝搬遅延を低減させたい場合にはそのまま残すが、特性インピーダンスを低減させたい場合には除去する。すなわち、そのときの電気配線板の仕様によって低誘電率絶縁層7を除去するかどうか決定することになる。図6の実施例では、信号線4saとグランド線4gの間に存在する低誘電率絶縁層7は、特性インピーダンスの低減を優先させるために、エッチングによって除去している。低誘電率絶縁層7のエッチングしないで残す部分には保護膜6を形成して、エッチングされるのを防止する。
【0046】
図6(d)は、低誘電率絶縁層7をエッチングによって除去した。
【0047】
図6(e)は、このようにして所定配線間にのみ低誘電率絶縁層7を残存させた後に、高誘電率絶縁層9を配線層4の上部に形成する。形成方法としては、液状の絶縁樹脂をコーティングするか、もしくはシート状の絶縁樹脂を加熱ラミネートし、配線層4の上部を覆う。
【0048】
図6(f)は、以上のプロセスの繰り返しによって、配線層の多層化を行い、多層の電気配線板を構成する。
【0049】
図2、図3に示した基本製造プロセスだと、例えば、図3(k)にしめすように配線層4の上部には必ず低誘電率絶縁層7が存在する。この場合には、配線層4と上部配線層10との間の絶縁層は低誘電率となるため、配線層4と上部配線層10が主に信号線で構成されている場合には、層間の線間容量が低減される。結果として伝搬遅延を減少させることができるという利点がある。
【0050】
一方、図6記載の製造プロセスによる層構成だと、例えば、図6(e)にしめすように配線層4の上部には必ず高誘電率絶縁層9が存在する。この場合には、配線層4と上部配線層10との間の絶縁層は高誘電率となるため、配線層4と上部配線層10が主にペアとなる電源線とグランド線で構成されている場合には、層間の線間容量を増加させることができる。結果として半導体デバイスの同時スイッチング時などにおいて、電源やグランドの電位の変動を低減させることができるという利点がある。このようなことから、配線層4と上部配線層10が主に担う役割に応じて、図2、図3の基本製造プロセスと、図6の製造プロセスとから、適切なプロセスを選択することができる。
【0051】
今まで述べた製造プロセスは、同一配線層内において、隣り合う配線間の絶縁層の誘電率を選択できるものであった。ここでは、更に電気配線板の上下に隣り合う配線層間の絶縁層の誘電率を選択できる第3の製造プロセスに関して、図7(a)〜(e)に基づいて説明する。
【0052】
図7(a)は、絶縁層1の片面に導体層2が形成された基材の絶縁層1上には、下地配線層3と配線層4が順次形成されている。配線層4は、その電気的な役割から電源配線4v、グランド配線4g、信号配線4sa、4sbで構成されている。電源配線4vとグランド配線4g、グランド配線4gと信号配線4sa間のには、高誘電率絶縁層5が形成されている。このような配線構造体の配線層4の上部には,低誘電率絶縁層7が形成されている。以上の構成は、基本製造プロセスによって作成できる。又、低誘電率絶縁層7の表面の所定の位置に保護層11が形成されている。
【0053】
次に、図7(b)は、配線層4の上部を覆った低誘電率絶縁層7の所定部分を、導体層4が露出するまでエッチングする。除去すべき低誘電率絶縁層7は、配線層4と上部配線層10において、厚さ方向上下に隣接する各配線の役割に応じて決定される。ディファレンシャルモードで信号を伝送しない2本の信号線4saと10sa、4sbと10sbの間に存在する低誘電率絶縁層7は,エッチング除去しないで残す。信号線間であってもディファレンシャルモードで信号を伝送する場合には,低誘電率絶縁層7を除去する。一方、ペアとなる電源線4vとグランド線10g、グランド線4gと電源線10vの間に存在する低誘電率絶縁層7は,エッチング除去する。また,電源線同士,もしくはグランド線同士が上下にする配置となる場合には,その間に存在する低誘電率絶縁層7は除去しない。更に、信号線と電源線、もしくは信号線とグランド線が上下に隣接する場合において、線間の低誘電率絶縁層7は、伝搬遅延を低減させたい場合にはそのまま残すが、特性インピーダンスを低減させたい場合には除去する。すなわち、そのときの電気配線板の仕様によって低誘電率絶縁層7を除去するかどうか決定することになる。低誘電率絶縁層7をエッチングしないで残す部分には保護膜11を形成して,エッチングされるのを防止する。
【0054】
図7(c)は、低誘電率絶縁層7をエッチング除去する。次に保護膜11を薄膜処理により除去した。
【0055】
図7(d)は、このようにして所定配線層間にのみ低誘電率絶縁層7を残存させた後に,高誘電率絶縁層12を配線層4の上部に形成する。形成方法としては,液状の絶縁樹脂をコーティングするか,もしくはシート状の絶縁樹脂を加熱ラミネートし,配線層4の上部を覆う。低誘電率絶縁層7が露出するまで研磨とエッチングを施す。
【0056】
図7(e)は、上部配線層10は通常のセミアディティブプロセスで作成される。以上のプロセスの繰り返しによって,配線層の多層化を行い、多層の電気配線板を構成する。
【0057】
以上のように構成した場合には、同一配線層内だけでなく、異なる配線層間に対しても、隣接する配線間に存在する絶縁層の誘電率を選択することが可能となる。
【0058】
たとえば、第7図に示したような電気特性評価基板3を作成することが可能となる。次に図8において、配線Lbと、上部配線層Lu の間の絶縁層13の誘電率を2.0、4.0とした場合の線間容量は、それぞれ単位長さ当たりの54pF/m、 89pF/mとなる。但し、絶縁層1の厚さを20μm,配線Lb、Luの幅を40μm、その厚さを8μm、低誘電率絶縁層7の厚さを28μmとする。配線Lb、LuはCu材とし、絶縁層1、7の比誘電率は2.0とする。配線Lb、Luがともにディファレンシャルモードで伝送しない信号線であれば、誘電率を低くした方がキャパシタンスが低減され、クロストークや伝搬遅延が低減する。一方、配線Lb、Luがペアとなる電源線とグランド線である場合には、誘電率を高くした方がキャパシタンスが増加して、電源とグランドの電位が安定する。
【0059】
【発明の効果】
以上説明したように本発明に係る電気配線板は,同一配線層内に形成されている配線の信号線、電源線、グランド線などといった電気的な役割に応じて、隣接する配線間に存在する絶縁層の誘電率を変化させることができる。また、電気配線板の厚さ方向上下に隣接する配線層に形成されている配線の信号線、電源線、グランド線などといった電気的な役割に応じて、上下配線層間に存在する絶縁層の誘電率を変化させることもできる。このように、配線の電気的な役割に応じて、配線間に存在する絶縁層の誘電率の相対的な大小を任意に設定することができるので、高周波信号を伝送させる場合における伝搬遅延、クロストークなどを低減させたり、電源やグランドの電位の変動を抑制することができる。良好な高周波伝送特性ならびにEMI特性を得ることが可能な電気配線板を提供できる。又結果として高周波電気信号の波形の歪みや反射を抑え、良好な波形の信号を伝送できるとともに、不要電磁輻射の低減を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る電気配線板の一例の構造を示す側断面図。
【図2】(a)〜(h)は、本発明の製造プロセスを説明する側断面図。
【図3】(i)〜(l)は、本発明の製造プロセスを説明する側断面図。
【図4】電気特性評価基板1の構造を示す側断面図。
【図5】電気特性評価基板2の構造を示す側断面図。
【図6】本発明の第2の製造プロセスを説明する工程側断面図。
【図7】本発明の第3の製造プロセスを説明する工程側断面図。
【図8】本発明の第3の製造プロセスの電気特性評価基板3の構造を示す側断面図。
【図9】電気特性評価基板1のクロストーク特性グラフ。
【図10】(a)〜(h)は、従来の技術であるセミアディティブ法の製造プロセスを説明する側断面図。
【符号の説明】
1…絶縁層
2…導体層
3…下地配線層
4…配線層
4v…電源線
4g…グランド線
4sa…信号線
4sb…信号線
5…高誘電率絶縁層
6…保護膜
7…低誘電率絶縁層
8…絶縁層
9…高誘電率絶縁層
10…上部配線層
10v…電源線
10g…グランド線
10sa…信号線
10sb…信号線
11…保護膜
12…高誘電率絶縁層
13…絶縁層
14…レジスト層
15…マスク
L1…配線
L2…配線
G1…グランド線
G2…グランド線
S1…信号線
Lb…配線
Lu…配線

Claims (3)

  1. 絶縁層基材上に形成された配線層における互いに隣接する各配線間に部位により異なる誘電率の絶縁層を形成することにより、前記各配線層の信号線、電源線、グランド線等の各々電気的な役割に応じて、前記絶縁層の誘電率をそれぞれ相対的に高誘電率、もしくは低誘電率に形成する電気配線板の製造方法において、各配線間に第一の誘電率の絶縁層を形成し、次いで配線の上部を覆った絶縁層を配線が露出するまで除去し、次いで除去しない部位の絶縁層上に配線層の一部も覆うように保護膜を設け、次いで保護膜の無い部位の絶縁層をエッチングにより除去し、次いで保護膜を除去した後、全面に第二の誘電率の絶縁層を形成することを特徴とする電気配線板の製造方法。
  2. 前記第二の誘電率の絶縁層の一部を除去し、除去した部位に第三の誘電率の絶縁層を設けることを特徴とする請求項1に記載の電気配線板の製造方法。
  3. 前記第二の誘電率の絶縁層及び/または前記第三の誘電率の絶縁層上に配線層を形成し、多層の配線層からなる電気配線板を得ることを特徴とする請求項2に記載の電気配線板の製造方法。
JP2002011151A 2002-01-21 2002-01-21 電気配線板 Expired - Fee Related JP4161577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011151A JP4161577B2 (ja) 2002-01-21 2002-01-21 電気配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011151A JP4161577B2 (ja) 2002-01-21 2002-01-21 電気配線板

Publications (2)

Publication Number Publication Date
JP2003218535A JP2003218535A (ja) 2003-07-31
JP4161577B2 true JP4161577B2 (ja) 2008-10-08

Family

ID=27648695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011151A Expired - Fee Related JP4161577B2 (ja) 2002-01-21 2002-01-21 電気配線板

Country Status (1)

Country Link
JP (1) JP4161577B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992394B2 (ja) * 2006-11-20 2012-08-08 日本電気株式会社 プリント配線板
JP5211185B2 (ja) * 2011-02-10 2013-06-12 株式会社フジクラ プリント配線板
JP5626285B2 (ja) * 2012-07-20 2014-11-19 日本電気株式会社 プリント配線板およびそのプリント配線板を備えた電子機器
JP2016026295A (ja) * 2015-09-14 2016-02-12 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP6484532B2 (ja) * 2015-09-14 2019-03-13 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット

Also Published As

Publication number Publication date
JP2003218535A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
KR101573959B1 (ko) 다층 배선 기판
JP3732927B2 (ja) 多層配線基板
US7202755B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
EP1443811A2 (en) High speed circuit board and method for fabrication
JPH04267586A (ja) 同軸配線パターンおよびその形成方法
US20050156693A1 (en) Quasi-coax transmission lines
US20060285273A1 (en) Composite distributed dielectric structure
WO2009028108A1 (en) Multi-layer substrate
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
US9301386B2 (en) Printed circuit board and method of manufacturing the same
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US8278562B2 (en) Multi-layer substrate and manufacturing method thereof
JP4161577B2 (ja) 電気配線板
US20050006137A1 (en) Electronic device carrier adapted for transmitting high frequency signals
JP4834937B2 (ja) 高周波回路用多層配線板
JP2001144452A (ja) 多層プリント基板
JPH0341803A (ja) 信号線相互間のクロストークノイズを低減した配線板およびその製造法
JP2003502968A (ja) 対称ストリップラインと非対称ストリップラインの間の転換部
JP2015204309A (ja) プリント配線基板及びその製造方法
JP2500783B2 (ja) プリント基板
JPH03158002A (ja) 半導体装置
JP2006080162A (ja) プリント配線基板
JP2005236064A (ja) 信号伝送ペア配線およびその製造方法
JP2002084107A (ja) 伝送線路を有する多層配線基板
JP2001284827A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees