JP2001284827A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2001284827A
JP2001284827A JP2000092540A JP2000092540A JP2001284827A JP 2001284827 A JP2001284827 A JP 2001284827A JP 2000092540 A JP2000092540 A JP 2000092540A JP 2000092540 A JP2000092540 A JP 2000092540A JP 2001284827 A JP2001284827 A JP 2001284827A
Authority
JP
Japan
Prior art keywords
conductor layer
ground conductor
wiring
signal
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000092540A
Other languages
English (en)
Inventor
Yasuhiro Sugimoto
康宏 杉本
Masao Kuroda
正雄 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000092540A priority Critical patent/JP2001284827A/ja
Publication of JP2001284827A publication Critical patent/JP2001284827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 配線基板の小型化、低背化を実現し、異なる
特性インピーダンスを持ち、かつ同一の絶縁層間に形成
されてなる複数の信号配線を有する配線基板を提供す
る。 【解決手段】 第一接地導体層2と第二接地導体層3と
の間に複数の絶縁層8、8を有し、絶縁層間8、8に配
置される複数の信号配線を有する配線基板。複数の信号
配線には、少なくとも、第一の特性インピーダンスを持
つ第一信号配線4と、第一の特性インピーダンスよりも
大きな第二の特性インピーダンスを持つ第二信号配線5
を含み、第一信号配線4および第二信号配線5は、同一
の絶縁層間に形成され、第二接地導体層3の少なくとも
第二信号配線5に対応する部分に接地導体層非形成領域
7が設けられてなる配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の接地導体層
の間に絶縁層を介して配置された複数の信号配線層を有
する配線基板に関し、詳しくは半導体集積回路素子(I
Cチップ)等の電子部品を搭載する配線基板のように、
樹脂やセラミックなどの絶縁材の表面または内部に配線
層が形成された配線基板に関する。
【0002】
【従来の技術】従来、ICチップ等の電子部品を搭載す
るための配線基板において、複数の接地導体層の間に絶
縁層を介して配置された信号配線層は、いわゆるストリ
ップライン構造として公知である。このストリップライ
ン構造は、信号配線層を外部からのノイズによる影響を
防止すべく、前記信号配線層を接地導体層により囲む構
造である。近年、ICチップとつながる電子部品は、記
憶メモリー、チップセット、メモリーコントローラー、
グラフィックアクセレーター等の多種に渡り、これらは
それぞれ要求される特性インピーダンスが異なる場合が
多い。よって、IC等の搭載用配線基板においても、複
数の特性インピーダンスを持つ信号配線を配置すること
が要求されている。
【0003】従来、上記のようなストリップライン構造
において、接地導体層に囲まれた領域内で、それぞれ異
なる特性インピーダンスを持つ複数の信号配線層を形成
する場合には、同一層内(つまり、同一の絶縁層間)に
形成せず、複数層に分けて信号配線層を形成していた。
しかし、この場合には、信号配線層が同一の絶縁層間で
はなく複数層に分けて形成されるため、結果として多層
となってしまう。こように、多層化されると、現在の配
線基板の小型化、低背化の要求を充分に満足することが
できなくなる。また、この問題は、求められる信号配線
層の特性インピーダンスが、例えば3種以上の多種にわ
たる場合には、その分余計に層数が増えてしまい、小型
化、低背化の要求を満足することができない。
【0004】また、小型化、低背化を満足すべく、接地
導体層に囲まれた領域内で、同一層内にそれぞれ異なる
特性インピーダンスを持つ複数の信号配線層を形成しよ
うとすると、下記のような問題があり困難であった。す
なわち、ある特性インピーダンス(例えば50Ω)と、
それよりも大きな特性インピーダンス(例えば60Ω)
を持つ信号配線を同一層内に形成しようとすると、50
Ωの特性インピーダンスを持つ信号配線の幅(例えば3
1μm)よりも小さい幅(例えば18μm)にて、60
Ωの特性インピーダンスを持つ信号配線を形成する必要
がある。このように、より大きな特性インピーダンスを
持つ信号配線を形成しようとすると、微細な幅の信号配
線の形成が要求されるため、配線の形成が製造上困難と
なってしまう問題が生じていた。
【発明が解決しようとする課題】
【0005】本発明は、ICチップ等の電子部品を搭載
するための配線基板における、上記の問題点に鑑みて成
されたものであり、その目的は、配線基板の小型化、低
背化を実現し、異なる特性インピーダンスを持ち、かつ
同一の絶縁層間に形成されてなる複数の信号配線を有す
る配線基板を提供することにある。
【0006】
【課題を解決するための手段】本発明の第1の態様は、
第一接地導体層と、第二接地導体層とを有し、前記第一
接地導体層と前記第二接地導体層との間に複数の絶縁層
を有し、前記絶縁層間に配置される複数の信号配線を有
する配線基板であって、前記複数の信号配線は、それぞ
れ異なる特性インピーダンスを持ち、かつ同一の絶縁層
間に形成されてなる配線基板である。
【0007】このような本発明の配線基板は、接地導体
層(グランド層ともいう)の間に挟まれて配置される複
数の信号配線が、それぞれ異なる特性インピーダンスを
持ち、かつ、同一の絶縁層間に形成される。つまり複数
の信号配線が同一層内に形成される。このため、前記複
数の信号配線を複数の配線層に分けて形成しないため、
配線基板の層数の合計を減らすことが可能となり、配線
基板の小型化、低背化を図ることが可能となる。
【0008】そして本発明の第2の態様は、第一接地導
体層と、第二接地導体層とを有し、前記第一接地導体層
と前記第二接地導体層との間に複数の絶縁層を有し、前
記絶縁層間に配置される複数の信号配線を有する配線基
板であって、前記複数の信号配線には、少なくとも、第
一の特性インピーダンスを持つ第一信号配線と、前記第
一の特性インピーダンスよりも大きな第二の特性インピ
ーダンスを持つ第二信号配線とを含み、前記第一信号配
線および前記第二信号配線は、同一の絶縁層間に形成さ
れ、前記第一接地導体層および前記第二接地導体層の、
または前記第一接地導体層もしくは前記第二接地導体層
の少なくとも前記第二信号配線に対応する部分に接地導
体層非形成領域が設けられてなる配線基板である。
【0009】本発明は、接地導体層(グランド層ともい
う)の間に挟まれて配置される複数の信号配線が、それ
ぞれ異なる特性インピーダンスを持ち、これらの信号配
線には、少なくとも、第一の特性インピーダンスを持つ
第一信号配線と、前記第一の特性インピーダンスよりも
大きな第二の特性インピーダンスを持つ第二信号配線と
を含む。かつ、これらの第一および第二信号配線は同一
の絶縁層間に形成される。つまり第一および第二信号配
線が同一層内に形成される。このため、前記複数の信号
配線を複数の配線層に分けて形成しないため、配線基板
の層数の合計を減らすことが可能となり、小型化、低背
化の図られた配線基板となすことが可能となる。
【0010】上記に加えて、本発明は、前記第一接地導
体層および前記第二接地導体層の、または、前記第一接
地導体層もしくは前記第二接地導体層の少なくとも前記
第二信号配線に対応する部分に接地導体層非形成領域が
設けられる。この明細書において、接地導体層非形成領
域とは、例えば、プレーン状(ベタ状)に形成された接
地導体層(グランド層)において、導体層が形成されて
いない抜きの部分(つまり開口部)のことをいう。
【0011】このように、接地導体層のうち、少なくと
も第二信号配線に対応する部分に接地導体層非形成領域
を設けることにより、より大きな特性インピーダンスを
持つ第二信号配線のキャパシタンスが小さくなり、結果
として、特性インピーダンスが大きくなる。このため、
複数の接地導体層の間に完全に挟まれた領域に絶縁層を
介して信号配線を形成する場合と比較して、前記第二信
号配線の幅を小さくすることなく、あるいは変えること
なく、容易に、かつ低コストにて同一層内に複数の特性
インピーダンスを持つ信号配線を有する配線基板となす
ことが可能となる。
【0012】ここで、少なくとも第二信号配線に対応す
る部分に接地導体層非形成領域を設ければよく、第一接
地導体層または第二接地導体層のいずれか一方に接地導
体層の抜きを形成しても、第一接地導体層および第二接
地導体層の両方に接地導体層の抜きを形成しても同様な
効果は得られる。好ましくは、第一接地導体層または第
二接地導体層のいずれか一方に接地導体層の抜きを形成
するのが、両方の接地導体層に抜きを形成する必要がな
く、製造上好ましい。
【0013】一般に、大きな特性インピーダンスを持つ
信号配線を形成する場合には、この信号配線の配線幅
を、小さい特性インピーダンスを持つ信号配線の配線幅
よりも小さくする必要がある。しかし、微細配線の形成
は製造上困難であるし、配線幅の縮小には限界がある。
より微細な配線を形成しようとすると、例えば、フォト
リソグラフィ技術を用いる場合には、露光現像条件、エ
ッチング条件、メッキ条件等を厳密に管理する必要が出
てくるため、コストがかかり、歩留りも悪化してしま
う。本発明によると、ストリップライン構造において、
グランド層に囲まれる同一層に、大きな特性インピーダ
ンスを持つ信号配線を形成する場合にも、微細な配線幅
を形成する必要がなくなり、また、形成するのに不可能
な微細信号配線の持つ特性インピーダンスを、従来に形
成可能な配線幅の信号配線を形成することにより実現す
ることが可能となる。
【0014】また、上記各手段に於いては、前記接地導
体層非形成領域の幅は、前記第二信号配線の幅と同じに
形成する、あるいは、前記第二信号配線の形状と同様な
形状に前記接地導体層非形成領域を形成するのが設計上
および製造上好ましい。また、前記接地導体層非形成領
域の幅を、前記第二信号配線の幅よりも小さく形成して
もよいし、前記接地導体層非形成領域の幅は、前記第二
信号配線の幅よりも大きく形成してもよい。いずれの場
合も、信号配線を求める特性インピーダンスとなるよう
に、前記接地導体層非形成領域(抜き)の幅や形状を制
御する。特性インピーダンスの制御は、抜きの幅を大き
くすると信号配線のインピーダンスは、高くなり、抜き
の幅を小さくすると信号配線のインピーダンスは低くな
る。
【0015】かつ、上記各手段に於いては、前記第二の
特性インピーダンスは、60Ω以上70Ω以下であるこ
とが好ましい。第二の特性インピーダンス、つまり、第
二信号配線の特性インピーダンスが、60Ω以下である
と、配線幅が広くなり、高密度配線を実現する上で好ま
しくない。また、第二信号配線の特性インピーダンスが
70Ω以上であると、配線幅が微細になりすぎるため製
造が困難となる。例えば、70Ωの場合、配線幅は15
μmとなる。また、上記各手段に於いては、前記第二信
号配線の幅は、50μm以下に形成されてなることが高
密度配線を得るために好ましい。
【0016】かつ、上記各手段に於いては、前記第二信
号配線の幅は、前記第一信号配線の幅と略同一に形成さ
れてなることが好ましい。これにより、配線幅を変える
ことなく、多種の特性インピーダンスを持つ信号配線を
設計できるからである。設計上多種の配線幅のデザイン
ルールを設定するよりは、限定された配線幅のうちから
選択する方が、製造管理上好ましい。
【0017】前記各手段において、信号配線の幅とは、
いずれも、信号配線の延伸する方向と垂直な方向の配線
の幅のことをいう。また、特性インピーダンスの測定に
は、公知のTDR法(タイム・ドメイン・リフレクトメ
トリ法)やその他の公知の方法を用いることで測定す
る。
【0018】
【発明の実施の形態】本発明の配線基板の第1実施形態
を図面を参照しながら説明する。図1は、本発明に係る
配線基板1の断面図である。配線基板1は、ガラス−エ
ポキシ樹脂複合材料からなる基板本体10(厚み約0.
8mm)に、エポキシ樹脂を主成分とする複数の絶縁層
8、8(それぞれ厚み30μm、誘電率ε=3.7)お
よび銅からなる複数の信号配線4、5、6(それぞれ厚
み15μm)を多数積層した構造をなす。基板本体10
の表面には、グランド層として銅からなる第一接地導体
層2(厚み20μm)が形成され、その図面上方の表面
に絶縁層8が形成され、その図面上方の表面に第一信号
配線4、第二信号配線5、第三信号配線6、その他の信
号配線が形成されてなる。また、その図面上方の表面に
は、絶縁層8が形成され、さらにその表面には、グラン
ド層として銅からなる第二接地導体層3(厚み15μ
m)が形成されてなる。
【0019】なお、第二接地導体層3の図面上方の表面
には、その略全面を覆うようにエポキシ樹脂からなるソ
ルダーレジスト層9(厚さ25μm、誘電率ε=3.
7)が被覆形成されている。ただし、このソルダーレジ
スト層9は、図示しないICチップとの接続のために形
成された図示しない接続パッドが銅により形成され、表
面に酸化防止のためのNi−Auメッキがなされてい
る。前記接続パッドは、図示しないビア導体により、信
号配線4、5、6および接地導体層2、3と接続され、
ICチップの外部接続端子と接続される。
【0020】第一〜第三信号配線4、5、6は、それぞ
れ異なる特性インピーダンスを持ち、かつ同一の絶縁層
間に形成される。すなわち、第一信号配線は、特性イン
ピーダンスZoが50Ω、第二信号配線は、特性インピ
ーダンスZoが65Ωであり、第三信号配線は、特性イ
ンピーダンスZoが28Ωである。また、配線幅は、そ
れぞれ、第一信号配線は20μm、第二信号配線は、2
0μm、第三信号配線は、65μmにて形成されてい
る。第一および第二信号配線は、特性インピーダンスが
異なるが、配線幅は同一に形成される。
【0021】第一および第二接地導体層2、3は、絶縁
層8、8を介して、複数の信号配線を挟んで配置する、
いわゆるストリップライン構造をなしている。第二接地
導体層3の、少なくとも第二信号配線に対応する部分に
は、接地導体層非形成領域7が設けられている。接地導
体層非形成領域7(すなわち抜きの部分)の幅は、第二
信号配線5の幅と、略同一に形成され、また、第二信号
配線5の形状と略同一の形状となっている。
【0022】仮に、接地導体層非形成領域7(すなわち
抜きの部分)以外の部分に、すなわち、第一〜第三信号
配線と同一層であり、第一および第二接地導体層に完全
に挟まれた絶縁層8、8の間に、第二信号配線5と同一
の特性インピーダンス(65Ω)を持つ信号配線を形成
しようとすると、配線幅は9μmとなり、IC搭載用の
配線基板としては実質、製造不可能な幅となる。
【0023】なお、上記実施形態では、第二接地導体層
3の、少なくとも第二信号配線に対応する部分に、接地
導体層非形成領域7を設けたが、これに限ることはな
い。第一接地導体層2の、少なくとも第二信号配線に対
応する部分に、接地導体層非形成領域7を設けてもよい
し、第一接地導体層2および第二接地導体層3の両方
の、少なくとも第二信号配線に対応する部分に、接地導
体層非形成領域7を設けてもよい。さらに、接地導体層
非形成領域7の幅は、第二信号配線5の幅と、略同一に
形成され、また、上記実施形態では、第二信号配線5の
形状と略同一の形状であるが、これに限ることはない。
第二信号配線5の求める特性インピーダンスが得られる
ならば、接地導体層非形成領域7の幅を、第二信号配線
5の幅よりも小さくしてもよいし、大きくしてもよい。
また、接地導体層非形成領域7の形状は、同様に第二信
号配線5の形状と略同一でなくてもよい。
【0024】ここで、配線基板1の製造方法について説
明する。信号配線および接地導体層は、銅メッキを用い
たサブトラクティブ法、セミアディティブ法、フルアデ
ィティブ法などで形成する。絶縁層およびソルダーレジ
スト層の形成には、予めフィルム化された樹脂を基板本
体10または下層の信号配線または接地導体層の表面に
ラミネートして形成するか、液状の樹脂をロールコータ
等で塗布して形成しても良い。また、絶縁層のビア形成
は、その材料が感光性を有しない樹脂の場合には、レー
ザ加工により穴明けしてもよいし、感光性を有する樹脂
の場合には、フォトリソグラフィ技術により穴明けして
も良い。
【0025】その後、例えば、フォトリソグラフィ技術
を用い、感光性ソルダーレジスト層を塗布し、IC用接
続パッドが開口するように形成されたマスクパターンを
用いて露光し現像、硬化し、ソルダーレジスト層9を形
成する。その後、接続パッド部にNiメッキ、及びAu
メッキをかけ、さらにハンダペーストをスクリーン印刷
により印刷する。
【0026】上記においては、配線基板としてエポキシ
樹脂製の配線基板において具体化したが、本発明の基板
は、ポリイミド樹脂、BT樹脂、PPE樹脂など基板の
材質にかかわらず具体化できることはいうまでもない。
また、コア基板が金属製の、いわゆるメタルコア基板を
有する配線基板や、コア基板のない、いわゆるコアレス
配線基板にも適用可能である。また、樹脂製の配線基板
に限らず、アルミナ、ムライト、窒化珪素、炭化珪素、
窒化アルミニウム等のセラミック、またはガラスセラミ
ック、セラミック金属複合材料からなる配線基板にも適
用できるし、ガラス−樹脂(エポキシ樹脂、BT樹脂)
製などのように有機繊維に、前記した樹脂を含浸させた
もののような複合材料からなる配線基板にも適用でき
る。さらに、基板の材質にかかわらず適用できる。ま
た、セラミック製絶縁層を用いた場合には、信号配線お
よび設置導体層として、W、Mo、Mo−Mn、Cu、
Ag、Ag−Pt、Ag−Pt等が挙げられる。また、
樹脂製絶縁層の場合には、信号配線および設置導体層と
して、Cu、Ni、Au等が挙げられる。また、本発明
は上記タイプに限られず、ストリップライン構造を有す
る配線基板において広く具体化できるものであり、上記
の実施形態に限定されるものではなく、その要旨を逸脱
しない範囲において適宜に設計変更して具体化できる。
【0027】
【発明の効果】以上の説明から明らかなように本発明の
配線基板は、接地導体層(グランド層ともいう)の間に
挟まれて配置される複数の信号配線が、それぞれ異なる
特性インピーダンスを持ち、これらの信号配線には、少
なくとも、第一の特性インピーダンスを持つ第一信号配
線と、前記第一の特性インピーダンスよりも大きな第二
の特性インピーダンスを持つ第二信号配線とを含む。か
つ、これらの第一および第二信号配線は同一の絶縁層間
に形成される。つまり第一および第二信号配線が同一層
内に形成される。このため、前記複数の信号配線を複数
の配線層に分けて形成しないため、配線基板の層数の合
計を減らすことが可能となり、小型化、低背化の図られ
た配線基板となすことが可能となる。
【0028】上記に加えて、本発明は、前記第一接地導
体層および前記第二接地導体層の、または、前記第一接
地導体層もしくは前記第二接地導体層の少なくとも前記
第二信号配線に対応する部分に接地導体層非形成領域が
設けられる。このように、接地導体層のうち、少なくと
も第二信号配線に対応する部分に接地導体層非形成領域
を設けることにより、より大きな特性インピーダンスを
持つ第二信号配線のキャパシタンスが小さくなり、結果
として、特性インピーダンスが大きくなる。このため、
複数の接地導体層の間に完全に挟まれた領域に絶縁層を
介して信号配線を形成する場合と比較して、前記第二信
号配線の幅を小さくすることなく、あるいは変えること
なく、容易に、かつ低コストにて、同一層内に複数の特
性インピーダンスを持つ信号配線を有する配線基板とな
すことが可能となる。
【図面の簡単な説明】
【図1】本発明に係る配線基板の断面図である。
【符号の説明】
1 配線基板 2 第一接地導体層 3 第二接地導体層 4 第一信号配線 5 第二信号配線 6 第三信号配線 7 接地導体層非形成領域 8 絶縁層 9 ソルダーレジスト層 10 基板本体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第一接地導体層と、第二接地導体層とを
    有し、前記第一接地導体層と前記第二接地導体層との間
    に複数の絶縁層を有し、前記絶縁層間に配置される複数
    の信号配線を有する配線基板であって、 前記複数の信号配線は、それぞれ異なる特性インピーダ
    ンスを持ち、かつ同一の絶縁層間に形成されてなる配線
    基板。
  2. 【請求項2】 第一接地導体層と、第二接地導体層とを
    有し、前記第一接地導体層と前記第二接地導体層との間
    に複数の絶縁層を有し、前記絶縁層間に配置される複数
    の信号配線を有する配線基板であって、 前記複数の信号配線には、少なくとも、第一の特性イン
    ピーダンスを持つ第一信号配線と、前記第一の特性イン
    ピーダンスよりも大きな第二の特性インピーダンスを持
    つ第二信号配線とを含み、 前記第一信号配線および前記第二信号配線は、同一の絶
    縁層間に形成され、 前記第一接地導体層および前記第二接地導体層の、また
    は前記第一接地導体層もしくは前記第二接地導体層の少
    なくとも前記第二信号配線に対応する部分に接地導体層
    非形成領域が設けられてなる配線基板。
  3. 【請求項3】 請求項2に記載の配線基板であって、 前記第二の特性インピーダンスは、60Ω以上70Ω以
    下である配線基板。
  4. 【請求項4】 請求項2または3に記載の配線基板であ
    って、 前記第二信号配線の幅は、前記第一信号配線の幅と略同
    一に形成されてなる配線基板。
JP2000092540A 2000-03-29 2000-03-29 配線基板 Pending JP2001284827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000092540A JP2001284827A (ja) 2000-03-29 2000-03-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000092540A JP2001284827A (ja) 2000-03-29 2000-03-29 配線基板

Publications (1)

Publication Number Publication Date
JP2001284827A true JP2001284827A (ja) 2001-10-12

Family

ID=18607858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092540A Pending JP2001284827A (ja) 2000-03-29 2000-03-29 配線基板

Country Status (1)

Country Link
JP (1) JP2001284827A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123361A (ja) * 2005-10-25 2007-05-17 Ricoh Co Ltd プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
KR100822441B1 (ko) 2006-09-04 2008-04-16 대덕전자 주식회사 복합 임피던스를 지닌 고밀도 회로 기판 제조 방법
JP2009054876A (ja) * 2007-08-28 2009-03-12 Sumitomo Bakelite Co Ltd プリント配線板
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123361A (ja) * 2005-10-25 2007-05-17 Ricoh Co Ltd プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
KR100822441B1 (ko) 2006-09-04 2008-04-16 대덕전자 주식회사 복합 임피던스를 지닌 고밀도 회로 기판 제조 방법
JP2009054876A (ja) * 2007-08-28 2009-03-12 Sumitomo Bakelite Co Ltd プリント配線板
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板

Similar Documents

Publication Publication Date Title
US7094060B2 (en) Via providing multiple electrically conductive paths
JP3732927B2 (ja) 多層配線基板
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
US9711441B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US5272600A (en) Electrical interconnect device with interwoven power and ground lines and capacitive vias
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
KR20010071080A (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
JP2002527915A (ja) 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法
JP2001284827A (ja) 配線基板
KR100843220B1 (ko) 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JP4161577B2 (ja) 電気配線板
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
US11715698B2 (en) Wiring substrate
US20230011786A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
US20240008176A1 (en) Wiring substrate
JPH08307056A (ja) 多層配線基板
WO2003100852A1 (fr) Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil
JP2004022890A (ja) 多層配線基板
JP2003168864A (ja) 多層配線基板
JPH05304244A (ja) 半導体素子用パッケージ
CN101155465A (zh) 配线电路基板