JP2002527915A - 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法 - Google Patents

高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法

Info

Publication number
JP2002527915A
JP2002527915A JP2000576689A JP2000576689A JP2002527915A JP 2002527915 A JP2002527915 A JP 2002527915A JP 2000576689 A JP2000576689 A JP 2000576689A JP 2000576689 A JP2000576689 A JP 2000576689A JP 2002527915 A JP2002527915 A JP 2002527915A
Authority
JP
Japan
Prior art keywords
layer
thin film
conductive layer
high density
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000576689A
Other languages
English (en)
Inventor
ジェイムズ エル． セカンド． ライキンス，
ジャン アイ． ストランドバーグ，
Original Assignee
クリッケ アンド ソファ ホールディングス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリッケ アンド ソファ ホールディングス インコーポレイテッド filed Critical クリッケ アンド ソファ ホールディングス インコーポレイテッド
Publication of JP2002527915A publication Critical patent/JP2002527915A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 本発明は高密度相互接続のプリント配線基板中の金属材料の界面および誘電性材料の界面における機械的応力に起因した亀裂の最小化に関する方法を提供する。高密度相互接続のプリント配線基板は、第１に基板上部表面上で形成されるパターニングされた導電層（６）を有する。パターニングされた導電層（６）は、それぞれが導電線の境界を規定するエッジを有する複合導電線を含む。本発明の方法は、第１にパターニングされた導電層（６）上および導電層（６）のエッジの間で複合誘電層（２）を形成する。複合誘電層（２）は、層上で分散された粒子を含む。これは、層の全長を通して伝播するために、層において形成されるいかなる亀裂の可能性を減少させるためおよび防ぐためである。次いで、薄膜導電層（４）は複合誘電層（２）上で形成され、薄膜誘電層（５）は薄膜導電層（４）上で形成される。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は、従来のプリント配線基板上に高密度相互接続を作製する薄膜堆積技
術の使用に関する。より詳細には本発明は、プリント配線基板と上部に堆積され
た薄膜層との間の蓄積された応力の影響を最小化する改良された方法に関する。
本発明の方法は、従来のビルドアップ層および／または初期の従来のビルドアッ
プ層を用いるかまたは用いず使用され得る。単一チップ、マルチチップ、および
レジスタおよびキャパシタ等の支持要素の高密度集積回路パッケージングに有用
である。本発明の方法はまた、実装されたデバイスを保有する高密度ドーターボ
ード上に配線を作製するために有用である。
【０００２】 半導体産業は、複雑さおよび密度が増加する集積回路を生成し続ける。これら
の集積回路のいくつかで増加された複雑さは、順に回路チップ上の増加した入力
／出力のパッドの数を増加させる。同時にチップの増加された密度は、入力／出
力パッドピッチを下方向に移動させる。これら２つの傾向の組み合わせは、チッ
プを外部と整合するパッケージに接続するために必要とされるコネクターピン配
線密度を著しく増加させ、他の集積回路デバイスにチップを配線する。
【０００３】 多数の異なる技術は、一つ以上の集積回路ならびに関連構成要素を配線するた
めに発達し続けてきている。そのような一つの技術は、従来型のプリント配線基
板（ＰＷＢ）技術に基づいており、ある期間、この技術は四角型フラットパック
（ＱＦＰ）のような表面実装型デバイスをパッケージされた集積回路が組み込ま
れという広範な用途を見出した。相互接続多重集積回路が用いられる場合、この
ＰＷＢ技術は、しばしばＭＣＭ−Ｌまたは積層ＭＣＭ技術と呼ばれている。ＰＷ
Ｂ技術は典型的に、要求される相互接続構造を作り出すための基本的要素として
銅および絶縁誘電材料サブラミネートを用いる。ＰＷＢ技術によるサブラミネー
ト上に銅の導電パターンを形成するプロセスは、典型的に銅の層上のフォトレジ
ストのドライフィルムを形成する工程、フォトレジストをパターニングし現像す
ることにより適切なマスクを形成する工程、不要な銅を選択的にエッチングする
ことにより、所望のパターンの導電層を残す工程を含む。
【０００４】 ＰＷＢ技術で用いられる基板は、製造コストを低減させる有効性を与えるため
、広範な面積を持つパネル上で製造され得る。この技術を用いた相互接続法は、
銅と低誘電率（例えば、４．０以下）を用いることでより一般的に比較的に良い
実行特性を持つ。しかしながら、配線基板産業はパッド密度およびパッド数に関
する半導体製造の進歩に遅れを取っている。結果的に、半導体製造業者と相互接
続プリント配線基板製造との間に能力差が生じることになる。
【０００５】 いくつかの用途において、二片以上の薄板は、最終構造を形成するため互いに
積層される。薄板層の間の配線はスルーホール機械穿孔機により提供され、プレ
ーティングが伴われる。穿孔プロセスは相対的に遅く、高価であり広範な基板ス
ペースを必要とされ得る。相互接続パッドの数が増加するにつれ、増加したシグ
ナル層数はしばし相互接続構造を形成するために用いられる。これらの制限によ
り、従来型のプリント配線基板技術は高密度集積回路パッケージングおよびドー
ター基板製造においていくつか応用される多数の金属層（例えば八層以上）に行
き着く必要がある。このコンテクストにおける多数の層を利用することで、一般
的にコストが上がり電気的効率が下がる。また、パッドサイズはこの技術に用い
るいかなる与えられた層の配線密度をも制限する。従って、ＰＷＢ技術はある用
途に対し有用である一方、他の用途に対し要求される接続密度を提供するにあた
り有用ではない。ＰＷＢ技術の配線密度を改良するため、進歩したプリント配線
基板技術のビルドアップマルチレイヤーといわれるアプローチが発達し続けてい
る。この技術において従来型のプリント配線基板のコアは開始点である。標準的
な穿孔あるいはプレーティング技術は、コア内のスルーホールを通してプレーテ
ィングされた形式に対して用いられる。基本コアにより、この形成アプローチは
多くの変形を有する。典型的に、近似的に５０ミクロンの厚さの誘電体層は従来
、プリント配線基板を作り出す上下両方の主表面に対して積層される。バイア（
ｖｉａｓ）はビルドアップ層においてレーザアブレーション、フォトマスク／プ
ラズマエッチング、または既知の方法で作られる。次いで、非電着性金属析出の
シード工程は上下表面の両方をメタライジングするパネルプレーティング工程に
先立って行われる。次いで以降のマスキングおよびはウエットエッチング工程は
、積層された誘電層上で所望の導電パターンを規定する。
【０００６】 この技術は、ビルドアップ層を用いない標準ＰＷＢ技術における密度に関して
大きな改良点を提供する。しかしながら、そのようなビルドアップ基板は、高密
度実装の現像およびドーターボードの要求を満たすために複合層を要求する。従
って、この技術には限界がある。
【０００７】 高密度相互接続の用途を実装するために用いられる他の従来のアプローチは、
相互焼成セラミック基板を用い、そして他の従来型のアプローチは一般的にマル
チチップモジュールコンテキストにおいて、多層セラミックすなわちＭＬＣ技術
、あるいはセラミックＭＣＭを相互焼成したＭＣＭ−Ｃおよび厚膜ＭＣＭ技術と
呼ばれる。基本的にＭＣＬ技術は以下の工程を包含する、すなわちセラミック混
合物をシートに圧延し、シートを乾燥し、バイアをパンチングし、セラミック表
面上にトレースパターンを表わす金属ペーストで圧延シートを被覆し、あらゆる
層を互いに積み重ねおよび積層させ、次いで所望の配線を達成するための高温状
態（例えば８５０℃を超える）で相互焼成することである。
【０００８】 ＭＬＣの構成は、高密度相互接続パッケージのロバスト性がコストの考慮に勝
る高密度および高い信頼性の製品において、広範な用途を見出した。セラミック
において気密シールを作る能力は、従来のプリント配線基板技術に対して耐用性
がない環境に絶える能力を改良した。この技術は高密度パッケージング用途（例
えば１０００パッドを超える）を可能にする一方、また非常に費用を要する。加
えて、信号伝達時間のような性能特性が、セラミック物質の比較的高い誘電率（
例えば５．０〜９．０）のために影響される。ＭＬＣ技術はＰＷＢ技術よりより
高い接合密度を提供するが、いくつかの現代の高密度相互接続の用途に対して必
要とされる相互接続密度を提供することができない。
【０００９】 高密度相互接続およびパッケージング産業は、それらの高密度相互接続用途を
アドレスするように第３のアプローチに移動し、その第３のアプローチは薄膜堆
積技術を用い、時には広い意味において積層体に堆積したもの、すなわちＤＯＮ
Ｌ技術、およびＭＣＭ−Ｄすなわちマルチチップモジュールコンテキストにおけ
るＭＣＭ堆積技術と呼ばれる。ある用途においてそのようなＤＯＮＬ技術は上述
の積層プリント配線基板のような大きな基板上で薄膜フィルムの導電性トレース
を形成しパターニングすることを含んでいる。そのように大きな基板は表面積が
４０センチメーター×４０センチメーターまたはそれ以上であり得、その結果、
生産コストを下げる効果を与える。
【００１０】 ＤＯＮＬ技術は、高密度および低コストの相互接続要求を併せ持つことを出発
点として、プリント配線基板上のビルドアップマルチレイヤーの使用により、ま
たは未使用で低価格のプリント配線基板構造の組み合わせを利用している。従来
の現存する大きな容積のプリント配線基板技術および進歩した薄膜堆積技術の組
み合わせは、すでに議論したＰＷＢおよびＭＬＣ技術と比較して有意な経済的利
点および密度の改良を意味している。
【００１１】 ＤＯＮＬ技術の一つの有意な特徴は、プリント配線基板の片側のみにおいて薄
膜プロセスを用いることで、高密度相互接続基板を作り出すことである。高密度
相互接続は、交互に導電および絶縁薄膜層を堆積することにより形成される。そ
れらの堆積された層のいくつかの全体の厚さは、単一の従来のビルドアップ層の
厚さよりも薄いものである。これは、基板の反りを防ぐために上下両面のビルド
アップ層を釣り合わせる必要性を取り除いている。
【００１２】 ＤＯＮＬプロセスは、第一に絶縁誘電体層をプリント配線基板の上部表面上に
形成し、誘電体層上に導電材料を堆積させ、導電材料に回路パターンを作り、次
いで次の絶縁導電体層を堆積させる。そのように作られた種々の層は、ウエット
ケミカルエッチング、露光および現像またはレーザーアブレーションのような既
知の技術を用いて作成されたバイアを通して接続される。この方法で、３次元的
にに堆積した積層構造は微少物理領域において作られた高密度相互接続パターン
を製造することを可能にするように達成される。ＤＯＮＬ技術の限定的な利点に
も関わらず、上にある堆積された薄膜層が適切に実現できない場合、結果とし失
敗モードおよび性能限界となる潜在的な問題が存在している。プリント配線基板
構造の表面上における堆積された薄膜層を実現する一つの重要な側面は、処理お
よび動作両方により発生する機械的応力の制御である。これらの機械的応力を制
御する鍵は、それらの原因を理解し、それらを最小化させ得る方法および構造を
提供することである。
【００１３】 高密度相互接続構造の応力は、誘電体と金属材料との間の熱膨張係数の差、物
理的処理、プリント配線基板構造および堆積された薄膜ビルドアップ層両方にお
いて、誘電材料のポリマーにより吸収された水蒸気を含む多くの原因に起因して
いる。それらの応力は互いに、誘電材料の亀裂および／または導電材料の剥離の
ような欠陥の原因になり得る。それらの場合のいずれもオープン（ｏｐｅｎ）と
ショート（ｓｈｏｒｔ）は、完全な高密度相互接続構造の機能が破壊し得る。物
理的処理に付随する応力は、適切なプロセス設計、操作員の訓練、適切な固定具
の設計を通して実質的に除去され得る。しかしながら、熱変化に関する応力は、
高密度相互接続構造の最適設計によって最小化されるべきである。
【００１４】 熱変化に関連した応力は様々な理由に対して起こる、しかし結果的に金属導電
機能および高密度相互接続構造の周囲の誘電体の間の界面において応力が蓄積す
る。十分な応力が蓄積する場合、亀裂が発達し、それらが連続したとき上にある
堆積された薄膜層を通して亀裂が伝播し、欠陥を生成する。応力が全体的に除去
され得ないが、薄膜構造の適切な設計を通して、そのような応力により生成され
得るいくらかの不利な影響をなくす、または少なくとも最小化するために応力を
制御することが重要である。
【００１５】 （発明の要旨） 本発明は、高密度相互接続のプリント配線基板上の金属および誘電材料の界面
における機械的応力を制御する問題についての解法策を提供する。本発明は、そ
れらの応力のために亀裂の最小化を可能にし、および今日の高密度相互接続の用
途の必要性を満たし得る経済的に魅力的な工程でそれを実現することである。
【００１６】 本発明の方法によれば比較的粗く、下にあるプリント配線基板の金属特性、お
よびより脆弱性であり、上にある堆積された薄膜層の間で応力緩衝層を提供する
構造を作り出す設計プロセスが用いられている。この応力緩衝層は２０〜３５ミ
クロンの厚さの誘電層であり、この層は基板と上にある薄膜層との間で全体構造
を強化する物理バリアとして作用し、そしてそれは亀裂に対する抵抗性を増加さ
せ、層内のいかなる開始された亀裂の伝播を妨げる。
【００１７】 一つの実施形態において本発明の方法は、基板の上部表面上で形成される初期
段階でパターニングされた導電層を有する高密度相互接続のプリント配線基板に
おける機械的応力を減少させる。パターニングされた導電体層は、それぞれが導
電線の境界を規定するエッジを有する多重導電線を含んでいる。応力緩衝層とし
て、本発明の実施形態は、初期にパターニングされた導電層上および導電層のエ
ッジ間で複合誘電層を形成する。この複合誘電層は、層の全長にわたる伝播によ
り層で形成されるいかなる亀裂の可能性を減少させるため、およびその亀裂を妨
げるために層内に分散した（ｓｕｓｐｅｎｄ）粒子を含んでいる。次いで、薄膜
導電層は、複合誘電層上で形成され、薄膜誘電層は薄膜導電層上で形成される。
好適な実施形態において、複合誘電層はカーテンコーティングプロセスにより堆
積されたＣｉｂａ ＰｒｏｂｉｍｅｒTM層である。
【００１８】 本発明の方法の他の実施形態としては、均一誘電層が応力緩衝層として利用さ
れる。その層は下にあるＰＷＢ基板と、上にある薄膜相互接続層との間に発生す
るいかなる応力も緩衝および拡散する。そのためこの応力は応力破壊または応力
亀裂を発生させない。均一誘電体層が基板が受ける典型的な熱変化の間に発生す
る応力を十分に拡散するために、層は少なくとも１０％の伸び率、より好ましく
は少なくとも約１３％の伸び率を有さなければならない。この実施形態において
、均一誘電体層を緩衝する応力は、基板の上部表面を有するプリント配線基板上
に形成されるパターニングされた導電層上で形成される。パターニングされた導
電層は、それぞれが導電線の境界を規定するエッジを有する多重導電線を含み、
本発明の実施形態の方法は、導電線上および導電線のエッジ間の均一誘電層を形
成する。次いで、薄膜導電層および薄膜誘電層は、複合誘電層上で形成される。
均一誘電層の比較的高い伸び率は、その層が導電線のエッジにおいて発生する応
力を吸収および拡散することを可能にし、それによって上にある薄膜相互接続構
造を破壊し得る層中で、亀裂または割れの形成を防いでいる。好適な実施形態に
おいて、複合誘電層はＰＷＢ基板に対して積層されたポリイミド（ｐｏｌｙｍｉ
ｄｅ）材料である。
【００１９】 本発明におけるそれらおよび他の実施形態は、その利点および特性と同様に以
下の文章および添付図面を組み合わせることでより詳細に議論されている。
【００２０】 （好適な実施形態の詳細な説明） 図１Ａは高密度積層プリント配線基板１０を単純化した断面図である。積層基
板はＮＥＭＡ ＦＲ４またはＦＲ５エポキシ樹脂のような絶縁材料１４の単層か
ら形成され、基板の下面および上面に積層された銅シート１２および１６を有す
る。所望の導電パターン１８は、例えば光リソグラフィーにより銅に対して転写
される。その時、基板はウエットケミカルエッチ中に置かれ、所望の回路パター
ンを残したまま不要な銅を取り除く。数個の回路パターンを有するサブラミネー
トは互いに積層され、その結果、図１Ｂに示すように多層プリント配線基板を形
成する。
【００２１】 図１Ｂは、本発明の利用し得る４層プリント配線基板１５の単純化された断面
図である。基板１５は３つのサブラミネート基板層１４ａ，１４ｂ、および１４
ｃを含む。層１４ｂはより低い導電度の層７およびより高い導電度の層７’を有
し、さらに上層１４ａは高導電度の層６を含み、そして層１４ｃはより低い導電
度の層６’を含む。内部導電層７および７’は出力（ｐｏｗｅｒ）面および接地
（ｇｒｏｕｎｄ）面に用いられ、剛性を与える。プレーティングされたスルーホ
ール（例えば、典型的に絶縁体または導電性エポキシで満たされる材料２６）は
基板１５の上部および下部表面上の導電層間で接続を形成し、その上、埋め込み
スルーバイア（図示しない）は、内部層７および７’への接続および内部層７お
よび７’の間の接続を形成する。導電層７、７’、６、および６’とともに記載
された基板１５のような４層基板はＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅ
ｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ（ＩＢＭ）およびＭｉｃｒｏ
Ｖｉａ Ｃｏｒｐｏｒａｔｉｏｎのような基板製造業者から購買され得る。
【００２２】 図２に、図１Ｂの基板１５と同様の４層プリント配線基板上で、ＤＯＮＬ技術
を用い形成された典型的な高密度相互接続構造２０を示す。高密度相互接続構造
は、誘電体の平坦化した層２、薄膜メタライゼーション層（例えば、クロム／銅
堆積層）４、および薄膜誘電不動体化層５を含む。図２に示された種々の層の厚
さが縮尺通りに描かれていないことに注意を払うことが重要である。典型的に例
示的な適用として、メタライゼーション層７および７’は約３５ミクロンの厚さ
であり、メタライゼーション層６および６’は約２０ミクロンの厚さである。対
照的に、および同様の例示的な適用として、薄膜堆積メタライゼーション層４は
厚さ約５ミクロンで、薄膜堆積不動体化層５は、１０から１２ミクロンの厚さで
ある。当業者は、それぞれの上述の層の実際の厚さが異なることを理解する。
【００２３】 相互接続またはバイア１２’は金属構造６と４との間で写真露光および現像サ
イクル、レーザーアブレーションまたはプラズマエッチング、あるいは使用され
る誘電体材料に依存する同様の方法によって形成される。不動体化層５の最上部
中のコンタクトパッド１２は、高密度はんだ接続パッドを集積回路装置に提供し
、その集積回路装置は例えば、当該者に理解され得るワイヤボンディング方式ま
たはフリップチップ方式によって、電気的に基板２０に接続され得る。電気的相
互接続はプレーティングされたスルーホール３を満たすことによって作られ、そ
のスルーホールは金属でキャップされてもよいし、またはキャップされなくても
よく、下部表面上のパッド（図示しない）に接続され、その結果、４層基板２０
の下部表面上で次レベルの界面の低密度はんだ接続パッドを提供する。
【００２４】 発明の背景で議論されたように、積層プリント配線基板上の薄膜層は機械的応
力にさらされている。それらの応力の原因の多くは記載された通りであり、操作
の間かまたは製造プロセスの間かどちらかの物理的処理および温度変化、ならび
にプリント配線基板の絶縁誘電性ポリマー中に吸収されている水蒸気の除去を含
んでいる。本発明との特別の関連性は、温度変化を原因とする蓄積された応力で
ある。
【００２５】 高密度相互接続構造の絶縁材料と導電材料との間の熱膨張係数の差を想起する
と、主として蓄積応力が原因となり、図３はプリント配線基板４０の上部表面の
詳細を提供する。図３中で、層６ａに示されるようにプレーティングされたスル
ーホール３を穿孔する前に基板表面は基板に積層された０．５オンス（約１７ミ
クロン）の金属箔を有する。層６ａは寸法Ａの厚さを有する。プレートされたス
ルーホール３が穿孔された後、基板はスルーホール３を内部平面７、７’および
適切な基板底部に接続するようにプレーティングされる。このプレーティング処
理は層６ｂに示されるように、さらに金属導電体の約０．５オンス（約１７ミク
ロン）についての追加を加える。層６ｂは、当該者に理解されるように研磨され
る以前に、寸法Ｂの厚さを有する。
【００２６】 従って、プレーティングされたスルーホール３は材料２６で充填され、そして
平坦な平面を形成するために研磨される。充填は多くの目的のため達成される。
第一に、真空を基板の処理に適用させ得るために、ホールを塞がなければならな
い。第二に、充填されたホールは表面形状を最小化しようとし、後続の層の平坦
化を容易にする。第三に、ホールを充填することによって、後続の誘電性被膜は
ホールの開口部上でディップ（ｄｉｐ）を形成することを防ぐ。材料２６は、例
えば導電性エポキシ、または非導電性エポキシである。
【００２７】 堆積された層６ａ、６ｂが研磨された後、導電体特性パターン１８ａは基板表
面上で、例えば光リソグラフィー手段により作られ、基板はエッチングされ最終
回路パターンを形成する。箔上でプレーティングした結果、研磨およびエッチン
グ処理は、約２０±６ミクロンの導電体の垂直平面寸法である。
【００２８】 図４は、図３に示された段階に引き続く製造段階における本発明の方法による
、プリント配線基板４０の断面図である。図４で、誘電体層２は基板４０の表面
上でコーティングされる。コーティング２は、上にある堆積された薄膜メタライ
ゼーション層の適用のため基板４０の上部表面を平坦化し、下にある金属層６ａ
、６ｂの比較的粗い構造と、後続の堆積された薄膜層と誘電体層との間で応力緩
衝層を提供する。従って、誘電体層２は続いて「応力緩衝層２」と呼ばれる。
【００２９】 本発明によれば、応力緩衝層２は、約１０〜１５％の伸び率、好ましくは少な
くとも約１３％の伸び率を有する複合誘電材料または均質誘電材料のどちらかで
ある。応力緩衝層２は少なくとも２０ミクロンの厚さに堆積され、距離Ｚに示さ
れるように、下にある粗い金属構造の最上部で多くとも３５ミクロンの厚さに堆
積される。さらに好ましくは、層２は約２５〜３０ミクロンの厚さである。２０
ミクロン未満の厚さにおいて、応力緩衝層２は基板と上にある薄膜層の間に発生
した応力を適切に緩衝し得ない、そして上部メタライゼーション層からパターニ
ングされた線１８ａを十分に絶縁し得ない。３５ミクロンを超える厚さにおいて
は、効率的な費用で、層２中のバイアを形成および充填することは非常に難しく
なる。２０〜３５ミクロンの範囲内では、より厚い応力緩衝層２は全体的な高密
度相互接続構造を増強させる更なる利点を有する。そして、全体の層の厚さを通
して任意の個々の亀裂も伝播する機会を減少させる。それらの寸法において、層
２の段差被覆性はアスペクト比（パターニングされた構造１８ａの間の間隔の幅
に対する高さの比）が３：１未満であれば適切である。
【００３０】 比較の方法として、続いて堆積された薄膜誘電体層（例えば、図６Ａおよび図
６Ｂの層５）、および続いて堆積された薄膜メタライゼーション層（例えば、図
６Ａおよび６Ｂの層４および層４’）は有意により薄い。例えば、好適な実施形
態において、続いて堆積された薄膜メタライゼーション層は、２〜５ミクロンの
厚さであり、続いて堆積された薄膜誘電体層は薄膜メタライゼーションの領域上
で１０〜１６ミクロンの厚さである。
【００３１】 本発明の実施形態において、応力緩衝層２が複合材料中で粒子を分散させる複
合誘電材料であり、複合誘電材料は層の全体の厚さを通して伝えることから層内
で形成された任意の亀裂の伝播も防害または減少させる。粒子の特性および層２
により要求されるジオメトリによって、層２中の粒子が直径Ｚミクロン未満であ
ることが好ましい。一つの好適形態で、応力緩衝層２は、カーテンコーティング
によって堆積されたＣｉｂａ ＰｒｏｂｉｍｅｒTM複合誘電体層である。Ｃｉｂ
ａ ＰｒｏｂｉｍｅｒはＣｉｂａ Ｃｏｒｐｏｒａｔｉｏｎより入手可能である
。その複合性質に加えて、Ｃｉｂａ Ｐｒｏｂｉｍｅｒの誘電材料の熱膨張係数
は、典型的に６０〜７０ｐｐｍである。これは、プリント配線基板中の典型的な
銅の導電体および絶縁誘電体１４の熱膨張係数１５〜１７ｐｐｍと比較して、Ｎ
ｉｐｐｏｎ Ｓｔｅｅｌ Ｃｈｅｍｉｃａｌの薄膜誘電材料の典型的な熱膨張係
数５０〜６０ｐｐｍと非常に近く一致する。従って、応力緩衝層と後続の堆積さ
れた薄膜誘電体層の間の境界で発生した応力は、バッファ層が存在しない場合よ
りずっと少ない。応力はプリント配線基板の大きなジオメトリ導電体の端に集中
する傾向があるため、応力緩衝層２の付加は応力を拡散させる傾向があり、従っ
て、上述の平坦化した誘電層により少なく伝える。好ましくは、応力緩衝層２の
ＣＴＥは下にあるＰＷＢ基板材料のＣＴＥと可能な限り接近させるべきである。
【００３２】 応力緩衝層２が均質誘電材料である本発明の実施形態では、材料は少なくとも
１０％およびより好適には約１３％の伸び率を有さなければいけない。そのよう
な伸び率は、層２が蓄積された応力により発生した機械的応力のいくらかを吸収
することを可能にする。１つの実施形態で、応力緩衝層２は、４層ＰＷＢ基板に
対して積層された均質ポリイミド層である。比較のため、好適には均一で光分解
可能な（ｐｈｏｔｏｄｅｆｉｎａｂｌｅ）後続の堆積された薄膜誘電層を用いた
誘電材料、Ｎｉｐｐｏｎ Ｓｔｅｅｌ Ｃｈｅｍｉｃａｌ Ｖ−２５９ＰＡ（以
降「Ｎｉｐｐｏｎ Ｓｔｅｅｌ」）は、その伸び率が約２．３％しかないために本
発明の実施形態による層２に対する使用に適さない。
【００３３】 誘電層２が複合層か、または均一層かに関わらず、層を形成するために用いる
材料は２０〜３５ミクロンの厚さの層で薄膜金属線から粗い構造の金属線を適切
に絶縁するため、３．５〜５．０の誘電率を有する必要がある。バイア開口部１
２’を形成するためのレジスト材料の付加的層の堆積を要求せずにパターニング
され得るためには、層２が光分解可能かレーザーアブレート可能（ｌａｚｅｒ
ａｂａｔａｂｌｅ）材料であることはまた好ましい。
【００３４】 いくつかの実施形態では、４層プリント配線基板製造により堆積された応力緩
衝層２を有することが可能である。それらの実施形態は、プリント配線基板の取
得によってメタライゼーション層にパターニングするためその表面は即時型薄膜
リソグラフィー工程を行う準備が整っている利点を有する。従って、基板はしか
るべき場所で平坦化された表面およびシードメタライゼーションを受ける。これ
は内部薄膜プロセス工程数を減少させ、製造の経済性を改良し得る。
【００３５】 本発明により、近似的に採寸された応力緩衝層２の使用は多くの利点を提供す
る。第一に、応力緩衝層はプリント配線基板を上にある堆積された薄膜層から分
離する物理的絶縁バリアとして作用する。応力緩衝層の比較的大きな垂直方向の
寸法は、応力緩衝層自体の応力および強度特性を拡散させる傾向があり、脆弱な
誘電材料中で形成されるいくらかの亀裂が現在の層に形成されることを妨げる。
さらに、応力緩衝層の熱膨張係数および上にある堆積された薄膜層の熱膨張係数
は互いに、プリント配線基板の熱膨張係数より極めて一致する。応力がより大き
な厚さにわたって散逸しかつ誘電特性により拡散されるまで、この２層の絶縁は
効果的に亀裂を最小化する。
【００３６】 第２に、以前述べたように、応力緩衝層２が複合層である場合、その複合層は
その層の全体厚さを通した、層上で形成するいくらかの個々の亀裂が伝播する可
能性を減少させる。亀裂の伝播は、層２中で分散した粒子（例えば、ケイ酸粒子
）の存在で停止する。基本的に、下にある粗い構造の１つの上の応力緩衝層上に
おいて亀裂が形成し、上向きに伝播した場合、その亀裂は分散した粒子の１つと
衝突した時停止し得る。
【００３７】 応力緩衝層２はまた、薄膜相互接続構造を作られ得ることによって高度に平坦
化された表面を提供する。平坦であり応力を吸収する緩衝層を提供することによ
って、より薄くより均一に堆積された薄膜誘電層に対して用いられる。さらに、
応力が緩衝層により拡散および吸収されるので、他の優れた特性を有するより脆
性の誘電性が薄膜層に選択され得る。これら後続の誘電およびメタライゼーショ
ン薄膜層は、より小さな分布を有し，従って高度集積回路の入力／出力構成に対
する完全な接続を達成するために必要な層の全体数を減少させる高密度相互接続
パターンを可能にする。
【００３８】 図５は、図４に示す段階に続く製造段階でのプリント配線板基板４０の断面図
である。図５に示すように、第１の堆積された薄膜金属被覆層４が、誘電コーテ
ィング２の上に形成される。金属被覆層４は、バイア１２’および導線パターン
４を含み、それは、１つの実施形態において、米国特許出願第０９／１２７，５
７９号に開示されている方法によって、堆積されたグラウンドプレーンである。
同一譲受人に譲渡されているこの出願は、「Ａ ＭＥＴＨＯＤ ＦＯＲ ＣＯＮ
ＴＲＯＬＬＩＮＧ ＳＴＲＥＳＳ ＩＮ ＴＨＩＮ ＦＩＬＭ ＬＡＹＥＲＳ
ＤＥＰＯＳＩＴＥＤ ＯＶＥＲ Ａ ＨＩＧＨ ＤＥＮＳＩＴＹ ＩＮＴＥＲＣ
ＯＮＮＥＣＴ ＣＯＭＭＯＮ ＣＩＲＣＵＩＴ ＢＡＳＥ」という名称であり、
Ｓｃｏｔｔ Ｍ． ＷｅｓｔｂｒｏｏｋおよびＪａｎ Ｉ． Ｓｔｒａｎｄｂｅ
ｒｇの名前が発明者として挙げられており、１９９８年７月３１日に出願された
。出願第０９／１２７，５７９号を、その全文を通じて、本明細書中で参考とし
て援用する。
【００３９】 層２および４のような堆積された薄膜層を用いる、高密度相互接続の応力の１
つの原因として、下にあるプリント配線板基板の導電性フィーチャ（ｆｅａｔｕ
ｒｅ）と、堆積された薄膜層との寸法の大きな違いがある。例えば、２０〜３５
ミクロンのオーダーの図４の導電性フィーチャ１８ａ、および、２．０〜５．０
ミクロンのオーダーの、堆積された薄膜層４のフィーチャのような、プリント配
線板基板の表面フィーチャにおいて、この違いは、殆どいつも３対１より大きく
、典型的には、５対１までか、それより大きい。蓄積された応力は、プリント配
線板基板の比較的大きい表面金属フィーチャのコーナーに集中する。クラックが
このような位置で始まる場合、上に重ねられる堆積された薄膜層に対して上方向
に伝わる傾向がある。
【００４０】 プリント配線板基板と、基板の上に重ねられる堆積された薄膜層との間の応力
の問題は、応力バッファを設けることによって最小化され得る。金属被覆層４を
グラウンドプレーンとして用いることによって、高密度相互接続層の、よりこわ
れやすい上に重ねられるフィーチャが機械的に孤立化される。このことは、出願
第０９／１２７，５７９号により詳細に説明され、図６Ａおよび６Ｂを参照しな
がら以下で説明される。
【００４１】 図６Ａおよび６Ｂに、このようなバッファの形状を示す。図６Ａにおいて、基
板５０は、平面化（ｐｌａｎａｒｉｚａｔｉｏｎ）層誘電体２の上に製造される
、２つの堆積された薄膜金属被覆層４および４’を有する。堆積された薄膜金属
被覆層は、他の誘電層、すなわち、層５によって分離される。内部バイア１２’
は、様々な金属被覆層を接続し、半田バンプパッド１２は、集積回路装置用の取
り付け機構を提供する。この例示的な適用例において、半田パッド１２は、フリ
ップチップ装置用に用いられる。機械的応力バッファは、堆積された薄膜金属被
覆層４がプリント配線板基板５０の表面の粗い金属フィーチャのエッジの上に、
少なくとも１０〜１００ミクロン、より好適には少なくとも２５ミクロン重なる
ことを保証することによって、形成される。
【００４２】 再度図５を参照すると、Ｇによって示される領域が、上に重なる部分を詳細に
示す。メッキされたスルーホール３の粗いフィーチャのコーナーは、堆積された
薄膜グラウンドプレーン金属被覆層４が上に重ねられるか、または金属被覆層４
の陰になる。内部バイア１２’の場合、堆積された薄膜層の比較的細かいフィー
チャは、メッキされたスルーホール３のコーナーの内部に隠される。当業者にと
って明らかであるように、プリント配線板基板の表面上の回路パターンについて
、メッキされたスルーホール用と、同じタイプの、陰にする構成が用いられ得る
。
【００４３】 図７Ａおよび７Ｂは、本発明の方法によって、高密度相互接続４層基板を形成
するために用いられる様々な処理工程を示すフローチャートである。工程１００
で開始すると、次の３つのうちのいずれかの状態のプリント配線板基板が受け取
られる（例えば、製造業者から購入される）。さらなる処理の準備ができている
状態（すなわち、メッキされ、パターニングされた状態）、メッキされて、マス
キングの準備ができている状態、または全くメッキされていない状態である。３
つの状態は、的確な高密度相互接続適用に依存して、用いられ得る連続的な選択
肢を提供する。第１の構成は、堆積された薄膜製造位置で必要な処理工程がより
少ないので最も経済的であるが、フィーチャの制御がいくらか失われる。この連
続的な選択肢の反対側の端にある第３の構成は、薄膜堆積技術を用いて、フィー
チャの厳密な制御を可能にするが、製造コストが増加する。
【００４４】 プリント配線板基板が、第１の構成で受け取られる場合、工程２００に示すよ
うに、薄膜堆積処理に直接進む。そうでない場合、フローは工程３００に進む。
工程３００において、第１の金属層が位置するプリント配線板基板が受け取られ
る場合、エッチングに備えてマスキングする工程５００に送られる。第１の金属
層のないプリント配線板基板が受け取られる場合、フローは工程４００に進む。
【００４５】 図７Ｂは、工程４００の処理ボックス内部で取られる工程を含む。第１の金属
層の作製には、３つの取り得る工程がある。工程４１０において、第１の金属層
全体をスパッタリングするかどうかが判定される。結果がはいである場合、第１
の金属層は、工程４１５で適切な厚さｎまでスパッタリングされ、フローは、図
７Ａの工程５００に戻る。答えがいいえである場合、工程４２０は、シードのみ
をスパッタリングして、その後適切な厚さまでメッキするかどうかを判定する。
答えがはいである場合、工程４２５は、シード金属を塗布し、工程４２７は、第
１の金属層を適切な厚さまでメッキする。フローは、ここから、また、図７Ａの
工程５００に戻る。工程４２０の判定に対する答えがいいえである場合、工程４
３０で、シード金属が所定の位置にスパッタリングされる。工程４４０は、その
後、硬化したフォトレジストを用いて、シード金属をパターニングし、工程４５
０において、導線のみが適切な厚さまでメッキされるようにする。フローは、そ
の後、図７Ａの工程６００に戻る。
【００４６】 工程５００で、回路導線パターンが基板の表面上に位置される。例示的な適用
例において、導電性をなくすべき領域は、マスキングされて、所望の回路パター
ンのシード金属を露出させたままにされる。工程６００において、露出されたま
まの領域は、例えば、銅のような導電性材料によって適切な厚さまでメッキされ
る。
【００４７】 その後、基板は、マスクレジストが取り除かれ、工程６００において、湿式化
学エッチングに浸漬される。表面全体、すなわち、シード金属およびメッキされ
た回路導線パターンの両方にエッチングが作用する。回路パターンを表す領域が
より厚くメッキされているので、シード金属が完全に取り除かれても、回路パタ
ーンは残る。工程７００は、その後、プラズマエッチング工程を用いて、残って
いるシード残留物を基板の表面から除去する。
【００４８】 図６Ａおよび６Ｂに、本発明の２つの実施形態を示す。図６Ａにおいて、プリ
ント配線板基板３０には、平面化されたＣｉｂａ Ｐｒｏｂｉｍｅｒ誘電体２の
１つの層が塗布されている。コートは、プリント配線板基板の上の金属フィーチ
ャ間の空間を誘電体が充填し、メッキされたスルーホール３のような金属フィー
チャの表面を、約２０〜３５ミクロンの厚さまで覆うようにされる。好適な実施
形態において、堆積された薄膜金属被覆層４および４’は、銅であるか、または
クロム／銅の組合せのような、一部の銅冶金である。これらの金属被覆層は、Ｎ
ｉｐｐｏｎ Ｓｔｅｅｌ Ｃｈｅｍｉｃａｌ Ｖ−２５９ＰＡ誘電体５によって
分離される。
【００４９】 図６Ｂに示すように、第２の好適な実施形態において、プリント配線板基板３
５は、Ｃｉｂａ Ｐｒｏｂｉｍｅｒ誘電体２が上面に塗布され、反射Ｃｉｂａ
Ｐｒｏｂｉｍｅｒ誘電体２’が底面に塗布されている。底面層２’は、マザーボ
ードのような従来のプリント配線板に接続させる半田ボール（ｓｏｌｄｅｒ ｂ
ａｌｌ）用の半田マスクを提供し、プリント配線基板の応力の均衡を取るために
役に立つ。いくつかの従来の高密度相互接続構造において、反りを防ぐために、
この均衡化層が必要とされる。
【００５０】 上述した実施形態のみが本発明の可能な適用例でないことが、当業者にとって
明らかである。当業者であれば、上述の本発明の様々な実施形態の説明を読めば
、他の同等物または本発明を実施する魅力ある方法を理解する。例えば、本発明
の細部は、プリント配線板基板に関して示されるが、薄膜誘電層および薄膜金属
被覆相互接続構造が任意の共通回路ベースに堆積される場合、応力の不均衡およ
びこのような不均衡によって起こり得る逆効果を低減するために本発明が用いら
れ得ることが理解される。この適用例において用いられる場合、共通回路ベース
は、チップレベルかつ／または部材レベルでの相互接続が形成される、任意の基
板、ドーターボード、またはマルチチップモジュールである。共通回路ベースの
例には、プリント配線板基板、シリコン基板、セラミック基板、およびアルミニ
ウム基板等が含まれる。集積回路ダイ自体は、共通回路ベースではない。代わり
に、ダイのボンディングパッドは、典型的には、第１のレベルの相互接続方式（
例えば、ワイヤーボンディング、自動テープボンディング、フリップチップボン
ディング等）によって、電源および接地導体、ならびに、ダイを他のダイに接続
し、かつ／またはコンデンサおよび抵抗器のような他の構成要素を支持する信号
相互接続ラインを含む共通回路ベースに接続され得る。本発明の方法は、これら
の信号相互接続ラインの形成において有用である。
【００５１】 さらに、本発明の他の実施形態において、プリント配線板基板の誘電材料は、
Ｍｉｔｓｕｂｉｓｈｉ ＢＴ ＨＬ８１０樹脂であり、金属は半オンス（すなわ
ち、約１７ミクロン）の銅箔である。代替的な好適な実施形態において、ＰＷＢ
誘電体は、ＮＥＭＡ ＦＲ５であり、金属は、同じ半オンスの銅箔である。他の
実施形態において、堆積された薄膜誘電層は、好適な実施形態において用いられ
るＮｉｐｐｏｎ Ｓｔｅｅｌ Ｃｈｅｍｉｃａｌ Ｖ２５９ＰＡ誘電体以外の感
光によって規定可能なカード（ｐｈｏｔｏ−ｄｅｆｉｎａｂｌｅ ｃａｒｄｏ）
アクリラート材料を用いて形成される。当業者であれば、説明された材料以外の
材料が、本発明の方法を用いて首尾よく用いられ得ることを理解する。従って、
他の方法および構成が本発明から利益を受けることが可能であり、制限する要因
は、特許請求の範囲のみである。
【図面の簡単な説明】
【図１Ａ】 従来の単層プリント配線基板の単純化した断面図である。
【図１Ｂ】 プレーティングされたスルーホールを有する従来型の４層プリント配線基板の
単純化した断面図である。
【図２】 メタライズされた単一の形成層を有する従来型の４層プリント配線基板の単純
化した断面図である。
【図３】 配線基板上の薄膜相互接続構造の生成の前に４層プリント配線基板の上部表面
のより詳細な断面図である。
【図４】 初期の薄膜相互接続組み立て段階における図３の基板の上部表面のより詳細な
断面図である。
【図５】 本発明の方法の１つの実施形態に従って、前述の作製段階における図４の基板
の上部表面の詳細な断面図である。
【図６Ａ】 基板の上部表面上の従来の形成層および形成層上の薄膜相互接続層を有する高
密度相互接続のプリント配線基板の断面図である。
【図６Ｂ】 基板の上部表面上における従来の形成層および形成層上に形成される薄膜配線
層を持つ高密度相互接続のプリント配線基板ならびに、基板の下部表面上で形成
された第２の形成層を持つ高密度相互接続のプリント配線基板の詳細な断面図で
ある。
【図７Ａ】 本発明の方法の１つの実施形態を示すフローチャートである。
【図７Ｂ】 本発明の方法の１つの実施形態を示すフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/14 Ｒ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ストランドバーグ， ジャン アイ． アメリカ合衆国 カリフォルニア 95014， キュパーティノ， グレン プレイス ナンバー６ 21327 Ｆターム(参考） 5E346 AA13 AA15 AA42 AA43 CC10 CC32 DD12 DD32 FF04 GG15 HH11

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 高密度相互接続プリント配線基板を形成する方法であって、
    該高密度相互接続プリント配線基板は、該基板の上部表面上に形成された、複数
    の導電線の境界を規定するエッジを有する該複数の導電線を含む、第１のパター
    ニングされた導電層を有し、該方法は、 （ａ）該第１のパターニングされた導電層上および該導電層のエッジ間に応力
    緩衝層を形成する工程であって、該応力緩衝層は、該第１のパターニングされた
    層の直上に２０〜３５ミクロンの厚さで存在し、該応力緩衝層は、該層内に分散
    した粒子を有する複合誘電層、または少なくとも１０パーセントの伸び率を有す
    る均一誘電層である工程と、 （ｂ）該複合誘電層上に薄膜導電層を形成する工程と、 （ｃ）該薄膜導電層上に薄膜誘電層を形成する工程と、 を包含し、 該薄膜導電層は２〜５ミクロンの厚さであり、該第１のパターニングされた導
    電層は１４〜２６ミクロンの厚さである、方法。
  2. 【請求項２】 前記応力緩衝層はＣｉｂａ Ｐｒｏｂｉｍｅｒを含む、請求
    項１に記載の方法。
  3. 【請求項３】 前記応力緩衝層は、光分解可能なまたはレーザアブレート可
    能な材料である、請求項１に記載の方法。
  4. 【請求項４】 前記複合誘電層が形成された後、前記誘電層を介したバイア
    はフォトリソグラフィックプロセッシングシーケンスによって形成される、請求
    項３に記載の方法。
  5. 【請求項５】 前記応力緩衝層は、前記パターニングされた導電線上に２５
    〜３０ミクロンの厚さで堆積される、請求項１に記載の方法。
  6. 【請求項６】 前記薄膜誘電層は、約１０〜約１６ミクロンの厚さで堆積さ
    れる、請求項５に記載の方法。
  7. 【請求項７】 前記応力緩衝層は、均一ポリイミド誘電材料を含む、請求項
    １に記載の方法。
  8. 【請求項８】 前記応力緩衝層は、少なくとも約１３パーセントの伸び率を
    有する均一誘電層を含む、請求項１に記載の方法。
  9. 【請求項９】 高密度相互接続基板を製造する方法であって、該方法は、 （ａ）高密度相互接続プリント配線基板を提供する工程であって、該高密度相
    互接続プリント配線基板は、該基板の上部表面上に形成された、複数の導電線の
    境界を規定するエッジを有する該複数の導電線を含む、第１のパターニングされ
    た導電層を有し、該第１のパターニングされた導電層上および該導電層のエッジ
    間に形成された複合誘電層を有する工程と、 （ｂ）該複合誘電層上に薄膜導電層を形成する工程と、 （ｃ）該薄膜導電層上に薄膜誘電層を形成する工程と、 を包含し、 該薄膜導電層は、２〜５ミクロンの厚さであり、該第１のパターニングされた
    導電層が１４〜２６ミクロンの厚さである、方法。
  10. 【請求項１０】 高密度相互接続プリント配線基板であって、 該基板の上部表面上に形成された、複数の導電線の境界を規定するエッジを有
    する該複数の導電線を含む、第１のパターニングされた導電層であって、１４〜
    ２６ミクロンの厚さである第１のパターニングされた導電層と、 該第１のパターニングされた導電層上および該導電層のエッジ間に形成された
    誘電層であって、２０〜３５ミクロンの厚さであり、複合誘電材料または少なく
    とも１０パーセントの伸び率を有する均一誘電材料である誘電層と、 該複合誘電層上の２〜５ミクロンの厚さの薄膜導電層と、 該薄膜導電層上の１０〜１６ミクロンの厚さの薄膜誘電層と、 を備える、高密度相互接続プリント配線基板。
JP2000576689A 1998-10-13 1999-10-12 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法 Withdrawn JP2002527915A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/172,178 US6440641B1 (en) 1998-07-31 1998-10-13 Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US09/172,178 1998-10-13
PCT/US1999/022946 WO2000022899A1 (en) 1998-10-13 1999-10-12 Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates

Publications (1)

Publication Number Publication Date
JP2002527915A true JP2002527915A (ja) 2002-08-27

Family

ID=22626669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000576689A Withdrawn JP2002527915A (ja) 1998-10-13 1999-10-12 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法

Country Status (7)

Country Link
US (1) US6440641B1 (ja)
EP (1) EP1133904A1 (ja)
JP (1) JP2002527915A (ja)
KR (1) KR20010088866A (ja)
AU (1) AU1099700A (ja)
TW (1) TW449887B (ja)
WO (1) WO2000022899A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875956B2 (en) 2003-11-28 2011-01-25 Paratek Microwave, Inc. Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
WO2005076683A1 (ja) 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
WO2007130471A2 (en) * 2006-05-01 2007-11-15 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
JP2008091552A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
TWI347809B (en) * 2008-04-10 2011-08-21 Ase Electronics Inc Method of forming measuring target for measuring dimensions of substrate in the substrate process
TWI419275B (zh) * 2009-03-25 2013-12-11 Unimicron Technology Corp 封裝基板結構及其製法
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695868A (en) 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
JPH0716094B2 (ja) 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US4761303A (en) * 1986-11-10 1988-08-02 Macdermid, Incorporated Process for preparing multilayer printed circuit boards
US4847146A (en) 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
JP2548602B2 (ja) 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US4871316A (en) 1988-10-17 1989-10-03 Microelectronics And Computer Technology Corporation Printed wire connector
US5108825A (en) 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5126192A (en) 1990-01-26 1992-06-30 International Business Machines Corporation Flame retardant, low dielectric constant microsphere filled laminate
US5514624A (en) 1990-08-07 1996-05-07 Seiko Epson Corporation Method of manufacturing a microelectronic interlayer dielectric structure
JP3128811B2 (ja) 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5274270A (en) 1990-12-17 1993-12-28 Nchip, Inc. Multichip module having SiO2 insulating layer
US5135556A (en) 1991-04-08 1992-08-04 Grumman Aerospace Corporation Method for making fused high density multi-layer integrated circuit module
US5473120A (en) 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
EP0602258B1 (de) 1992-12-14 1997-04-09 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
JPH06188568A (ja) 1992-12-18 1994-07-08 Toshiba Corp 薄膜多層配線基板
US5393864A (en) * 1993-04-26 1995-02-28 E. I. Du Pont De Nemours And Company Wet-etchable random polyimide copolymer for multichip module applications
JP3325351B2 (ja) 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3431247B2 (ja) 1993-12-28 2003-07-28 株式会社日立製作所 薄膜製造方法および薄膜多層基板製造方法
DE69603664T2 (de) 1995-05-30 2000-03-16 Motorola Inc Hybrid-Multichip-Modul und Verfahren zur seiner Herstellung
US5945203A (en) * 1997-10-14 1999-08-31 Zms Llc Stratified composite dielectric and method of fabrication
US6203967B1 (en) * 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875956B2 (en) 2003-11-28 2011-01-25 Paratek Microwave, Inc. Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same

Also Published As

Publication number Publication date
TW449887B (en) 2001-08-11
EP1133904A1 (en) 2001-09-19
KR20010088866A (ko) 2001-09-28
US6440641B1 (en) 2002-08-27
AU1099700A (en) 2000-05-01
WO2000022899A1 (en) 2000-04-20

Similar Documents

Publication Publication Date Title
US6586682B2 (en) Printed wiring board with controlled line impedance
US7222420B2 (en) Method for making a front and back conductive substrate
US7326061B2 (en) Via providing multiple electrically conductive paths
US6242279B1 (en) High density wire bond BGA
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US20080102410A1 (en) Method of manufacturing printed circuit board
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2522869B2 (ja) 多層回路装置の製造方法
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
US6203967B1 (en) Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
TW587322B (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2002527915A (ja) 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法
JP3577421B2 (ja) 半導体装置用パッケージ
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
US7388158B2 (en) Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
US6888218B2 (en) Embedded capacitor multi-chip modules
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
JPH0832244A (ja) 多層配線基板
JP4488664B2 (ja) 印刷回路板の表面を平らにする方法
JP2001284827A (ja) 配線基板
TWI226808B (en) Circuit board structure and method fabricating the same
JPH1098131A (ja) 拡散パターニング技術を用いたファインピッチ・バイア形成
JP2001168526A (ja) 多層回路基板
JP2003527740A (ja) 応力を低減した低インピーダンス・高密度の積層上堆積構造体の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109