KR20010088866A - 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판 - Google Patents

고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판 Download PDF

Info

Publication number
KR20010088866A
KR20010088866A KR1020017004617A KR20017004617A KR20010088866A KR 20010088866 A KR20010088866 A KR 20010088866A KR 1020017004617 A KR1020017004617 A KR 1020017004617A KR 20017004617 A KR20017004617 A KR 20017004617A KR 20010088866 A KR20010088866 A KR 20010088866A
Authority
KR
South Korea
Prior art keywords
layer
thin film
conductive layer
dielectric layer
printed wiring
Prior art date
Application number
KR1020017004617A
Other languages
English (en)
Inventor
제임스엘.라이킨스2세
얀아이.스트랜드버그
Original Assignee
추후
쿠릭 앤드 소파 홀딩스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후, 쿠릭 앤드 소파 홀딩스, 인코포레이티드 filed Critical 추후
Publication of KR20010088866A publication Critical patent/KR20010088866A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Abstract

본 발명의 고밀도 내부연결의 인쇄 배선기판의 금속과 유전성 재료의 경계면에서 기계적인 응력에 기인하는 크랙을 최소화하기 위한 방법을 제공한다. 고밀도 내부연결 인쇄 배선기판은 기판의 상부 표면에 걸쳐서 형성된 제1패턴화 도전성 층(6)을 갖는다. 패턴화 도전성 층(6)은 다중 도전성 라인을 포함하고, 이들 각각은 도전성 라인의 경계를 정의하는 엣지를 갖는다. 본 발명의 방법은 제1패턴화 도전성 층(6)에 걸쳐서 그리고, 도전성 층(6)의 엣지 사이에 합성 유전성 층(2)을 형성한다. 크랙의 발생 가능도를 감소시키고, 층의 전체 길이를 통해서 층 내에 형성된 크랙이 전파되는 것을 방지하기 위해서, 합성 유전성 층(2)은 층 내에 떠 있는 입자를 포함한다. 그 다음, 박막 도전성 층(4)은 합성 유전성 층(2)에 걸쳐서 형성되고, 박막 유전성 층(50)은 박막 도전성 층(4)에 걸쳐서 형성된다. 바람직한 실시예에 있어서, 합성 유전성 층(2)은 커튼 코팅 공정으로 퇴적된 Ciba Probimer 층이다.

Description

고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른 퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성 방법 및 그 배선기판{DEPOSITED THIN BUILD-UP LAYER DIMENSIONS AS A METHOD OF RELIEVING STRESS IN HIGH DENSITY INTERCONNECT PRINTED WIRING BOARD SUBSTRATES}
반도체 산업은 보다 복잡해지고 보다 밀집된 집적회로를 계속적으로 생산하고 있다. 이러한 집적회로의 증가된 복잡성은, 차례로 회로칩 상의 다수의 입/출력 패드의 증가로 귀결된다. 동시에, 칩의 증가된 밀도는 입/출력 패드 피치(pitch)아래로 떨어뜨린다. 이들 2가지 경향의 조합은, 칩을 외부 세계와 경계를 이루는 패키지에 연결시키고, 칩을 다른 집적회로 장치에 내부 연결시키는데 필요한 커넥터 핀 배선 밀도의 중대한 증가이다.
하나 이상의 집적회로와 연관된 소자를 내부연결시키기 위해 다수의 다른 기술이 개발되고 있다. 이러한 기술 중 하나는, 집적회로가 쿼드 평판 팩(QFP;quad flat pack)과 같은 표면 탑재 장치에 패키지된 기간 동안 널리 사용된 종래의 인쇄 배선판(PWB)기술에 기초하고 있다. 내부연결 다중 집적회로에 사용될 때, 이 PWB기술은 흔히 MCM-L 또는 적층 MCM기술로서 언급된다. 전형적으로, PWB기술은 구리를 사용하고, 요구되는 내부연결 구조를 생성하기 위해서 축적되는 블록으로서 절연용 유전성 서브-적층을 사용한다. 전형적으로, PWB기술에서 서브-적층상의 구리 도전성 패턴을 형성하는 공정은 구리층에 걸쳐서 포토레지스트의 건조 막을 형성하고, 적절한 마스크로 포토레지스트를 현상하며, 불필요한 구리를 선택적으로 에칭하여 제거하므로 요구되는 패턴화 도전성 층을 남기는 공정을 포함한다.
PWB기술에서 사용되는 기판은 낮은 생산비용으로 효율을 제공하는 큰 영역 패널로 제조될 수 있다. 일반적으로, 이 기술을 사용하는 내부연결 해결책은 채용된 구리 및 낮은 유전상수(예컨대, 4.0이나 그 미만) 때문에 비교적 양호한 성능 특성을 갖는다. 그런데, 인쇄 배선판 산업은, 반도체 제조에 있어서 패드 밀도 및 패드 총계의 조건의 개선과 발맞추어 나가지 못하고 있다. 결과적으로, 반도체 제조와 내부연결 인쇄 배선판 제조 사이에는 성능상의 차이가 있다.
몇몇 적용에 있어서, 2개 이상의 적층이 함께 적층되어 최종 구조를 형성한다. 적층된 층 사이의 내부연결은 기계적으로 구멍 뚫린 관통홀에 의해 제공될 수있다. 구멍 뚫기 공정(drilling process)은 비교적 느리고 비용이 들며, 큰 기판 공간을 요구할 수 있다. 내부연결 패드의 수가 증가됨에 따라 증가된 다수의 신호층이 내부연결 구조를 형성하는데 흔히 사용된다. 이러한 적층 때문에, 종래의 인쇄 배선판기술은 고밀도 집적회로 패키징 및 보조기판 조립의 몇몇 적용을 위해서 다수의 금속 층(예컨대, 8층 이상)에 행해질 필요가 있었다. 이 문맥에서 다수의 층을 사용하는 것은, 일반적으로 비용을 증가시키고, 전기적인 성능을 감소시킨다. 또한, 이 기술에서, 패드 크기는 소정의 층상에서 배선 밀도를 제한한다. 따라서, 몇몇 적용에 유용하지만 PWB기술은 다른 적용들에 요구되는 연결 밀도를 제공할 수 없다. PWB기술의 내부연결 밀도를 개선하기 위해서, 소위 축적 다중 층으로 불리는 진보된 인쇄 배선판기술 접근이 개발되고 있다. 이 기술에 있어서는, 통상적인 인쇄 배선판 고어(core)가 출발점이다. 표준의 구멍 뚫기 및 판금기술이 코어에 판금된 관통홀을 형성하는데 사용된다. 기본적인 코어로부터 이 축적 접근은 다양하게 변화될 수 있다. 전형적으로, 대략 50㎛ 두께의 유전성 층은 종래의 방법으로 조립된 인쇄 배선기판의 주요 표면의 상부 및 바닥에 적층된다. 레이저 애블레이션, 포토마스크/플라즈마 에칭, 또는 그 밖의 공지의 방법으로, 경유로가 축적 층에 만들어진다. 그 다음, 상부 및 하부 표면 모두를 금속화하는 패널 판금 스텝에 앞서서, 일렉트로리스 시딩 스텝(electroless seeding step)이 행해진다. 그 다음, 이어지는 마스크 및 왯 에칭 스텝은 적층된 유전성 층에 걸쳐서 원하는 도전성 패턴을 정의한다.
이 기술은, 축적 층 없이 표준 PWB기술에 있어서 밀도에 대한 큰 개선을 제공하지만, 고밀도 패키징의 개선 및 보조기판 요구를 충족하기 위해서 이러한 축적 기판은 다중 층을 요구한다. 따라서, 이 기술은 여전히 적층을 갖는다.
고밀도 내부연결 적용에 사용되는 다른 종래의 접근은 함께 구워진(cofired) 세라믹 기판을 사용하는데, 일반적으로 다중 층 세라믹 또는 MLC기술로서 언급되거나, 다중 칩 모듈 문맥에서 MCM-C, 함께 구워진 MCM 및 두꺼운 막 MCM기술로서 언급된다. 기본적으로, MLC기술은 세라믹 혼합물을 시트로 압연(rolling)하고, 시트를 건조하며, 경유로를 펀칭(punching)하고, 세라믹 표면상에 트레이스 패턴(trace pattern)을 나타내는 압연된 시트를 금속 페이스트(paste)로 차단하며, 모든 층들을 함께 축적하여 적층하고, 그 다음 고온(예컨대, 850℃ 보다 높은)에서 함께 구워서 요구되는 내부연결을 달성하는 단계들을 포함한다.
MLC구성은, 비용의 고려보다 고밀도 내부연결 패키지의 강성이 중요한 고밀도 및 고신뢰성의 제품에 광범위하게 사용되어 왔다. 밀동을 세라믹 내에 야기시키기 위한 능력은, 종래의 인쇄 배선판기술이 견디지 못한 환경에서 견디는 능력을 개선시킨다. 이 기술은 고밀도 패키징(예컨대, 1000패드 보다 많은)에 적용될 수 있는 반면, 비용이 많이 든다. 더욱이, 신호 전파시간과 같은 성능 특성은 세라믹 재료의 비교적 높은 유전상수(예컨대 5.0 내지 9.0)에 기인하여 충돌된다. MCL기술은 PWB기술 보다 높은 연결 밀도를 제공하지만, 현재 요구되는 몇몇 고밀도 내부연결 적용에 대한 연결 밀도를 제공할 수 없다.
고밀도 내부연결 및 패키징 산업이 이들 고밀도 내부연결 적용을 어드레스 하는 방향으로 움직이는 제3접근은 박막 퇴적기술을 사용하고, 몇몇 경우에 있어서는 넓은 의미로 적층판 상에 퇴적된 것 또는 DONL기술로 언급되고, 다중 칩 모듈 문맥에 있어서는 MCM-D 또는 MCM 퇴적기술로 언급된다. 몇몇 적용에 있어서, 이러한 DONL기술은 큰 기판에 걸쳐서 박막의 도전성 트레이스를 형성 및 패터닝하는 것을 포함한다. 이러한 큰 기판은 가로 40cm 세로 40cm 이상의 표면 영역을 가질 수 있으므로, 생산 비용을 보다 감소시킬 수 있다.
출발점이 고밀도 및 저비용 내부연결 요구를 충족시키는 것이므로, DONL기술은 인쇄 배선판상의 축적-다중 층과 함께 또는 축적 다중 충 없이 저비용 인쇄 배선판 구조의 조합을 사용한다.
현존하는 종래의 큰 체적의 인쇄 배선판기술 및 개선된 박막 퇴적기술의 조합은 이전에 논의된 PWB 및 MLC기술과 비교해서 중대한 경제적인 장점 및 밀도 개선을 나타낸다.
하나의 중요한 DONL기술의 형태는, 인쇄 배선판의 한 측면에만 박막공정을 사용해서 높은 내부연결 밀도의 기판을 생성시키는 것이다. 고밀도 내부연결은 교대하는 도전성 및 절연성 박막 층에 의해 형성된다. 다수의 이들 퇴적층의 전체 두께는 단일의 통상적인 축적 층의 두께 보다 작다. 이는, 기판의 뒤틀림을 방지하기 위해서 상부 및 바닥 모두에서 축적 층을 균형 잡아야 하는 필요성을 제거한다.
DONL공정은, 먼저 인쇄 배선기판의 상부 표면상의 절연성 유전체의 층을 아래에 놓는 공정과, 유전성 층에 걸쳐서 도전성 재료를 퇴적하는 공정, 도전성 재료에 회로 패턴을 생성하는 공정 및, 다음의 절연 및 도전성 층을 퇴적시키는 공정을포함한다. 생성된 다양한 층은 왯 화학 에칭, 광 노출 및 현상 또는, 레이저 애블레이션과 같은 다양한 공지의 기술로 형성된 경유로를 통해서 연결된다. 이 방법에 있어서, 3차원의 층착된 적층 구조는 작은 물리적인 영역에서 조립되는 고밀도 내부연결 패턴의 달성을 가능하게 한다. DONL기술의 정의된 장점에도 불구하고, 위쪽에 퇴적된 박막 층이 적절히 실행되지 않으면, 고장 모드 및 실행의 제한으로 귀결될 수 있는 잠재적인 문제점이 있다. 인쇄 배선기판의 표면상에 퇴적된 박막 층의 하나의 중요한 측면은 공정 및 동작에 의해 생성된 기계적인 응력을 제어하는 것이다. 이런 응력을 제어하기 위한 열쇠는 그들의 원천을 이해하고, 이들을 최소화하기 위한 방법 및 구조를 제공하는 것이다.
고밀도 내부연결 구조에서 응력은 유전체와 금속 재료 사이의 열팽창계수의 차이, 물리적인 조작 및, 인쇄 배선기판 및 퇴적된 박막 축적 층 모두에서 유전성 재료인 폴리머에 의해 흡수되는 수증기를 포함하는 다수의 원천에 기인한다. 이들 각각에 의한 응력은 유전성 재료에서의 크랙(crack)의 발생 및/또는 도전성 재료에서 적층이 제거되는 것과 같은 고장의 원인일 수 있다. 이들 경우에 있어서, 개방 및 단락은 완전한 고밀도 내부연결 구조의 기능성을 파괴시킬 수 있다. 물리적인 조작과 연관된 응력은, 공정의 적절한 설계와 작동 훈련 및 장착물의 적절한 설계를 통해서 실질적으로 제거시킬 수 있다. 그런데, 열 변화와 관련된 응력은 고밀도 내부연결 구조의 적절한 설계를 통해서 최소화되어야 한다.
열 변화와 연결된 응력은 몇몇 이유에 의해 발생되지만, 이 응력은 금속의 도전성 피처(metal conducting feature)와 고밀도 내부연결 구조 주변의 유전성 재료 사이의 경계에 축적되는 것으로 귀결된다. 충분한 응력이 축적되면 크랙이 진행하게 되는데, 이를 차단하지 않으면 위쪽에 퇴적된 박막 층을 통해 진행하여 고장을 야기할 수 있다. 응력이 모두 제거될 수 없다고 할지라도 박막 구조의 적절한 설계를 통해서 응력이 제거되도록 제어하거나, 이러한 응력에 의해 야기될 수 있는 소정의 역효과를 적어도 최소화시키는 것은 중요하다.
본 발명은, 종래의 인쇄 배선기판상에 고밀도 내부연결을 생성시키기 위한 고밀도 박막 퇴적기술의 사용에 관한 것이다. 특히, 본 발명은 인쇄 배선기판과 위쪽에 퇴적된 박막 층 사이에 축적된 응력의 효과를 최소화하기 위한 방법을 개선하기 위한 것이다. 본 발명의 방법은, 종래의 축적 층 및/또는 초기의 종래 축적 층과 함께 또는 이들 없이 사용될 수 있고, 단일 칩, 다중-칩과, 레지스터 및 캐패시터와 같은 지지 소자의 고밀도 집적회로 패키징(packaging)에 유용하다. 또한, 본 발명의 방법은 패키지된 장치를 수반하는 보조기판(daughter board)에서 내부연결을 생성하는데 유용하다.
도 1a는 종래의 단일층 인쇄 배선기판의 단순화된 단면도,
도 1b는 판금된 관통홀이 구비된 4층 인쇄 배선기판의 단순화된 단면도,
도 2는 단일 금속화 축적 층이 구비된 종래의 4층 인쇄 배선기판의 단순화된 단면도,
도 3은 와이어 기판에 걸쳐서 박막 내부연결 구조를 형성하기 앞서서 4층 인쇄 배선기판의 상부 표면을 보다 상세히 나타낸 단면도,
도 4는 초기 박막 내부연결 조립 단계에서 도 3의 기판의 상부 표면을 상세히 나타낸 단면도,
도 5는 본 발명 방법의 1실시예에 따른 후속 조립 단계에서 도 4의 기판의 상부 표면을 상세히 나타낸 단면도,
도 6a는 기판의 상부 표면에 종래의 축적 층과 축적 층에 걸쳐 형성된 박막 내부연결 층을 갖는 고밀도 내부연결 인쇄 배선기판을 나타낸 단면도,
도 6b는 기판의 상부 표면에 종래의 축적 층과 축적 층에 걸쳐 형성된 박막 내부연결 층을 갖고, 기판의 하부 표면에 형성된 제2축적 층을 갖는 고밀도 내부연결 인쇄 배선기판을 나타낸 단면도,
도 7a 및 도 7b은 본 발명의 방법의 1실시예를 나타낸 플로우챠트이다.
본 발명은, 고밀도 내부연결의 인쇄 배선기판에서의 금속과 유전성 재료의 경계면에서 기계적인 응력을 제어하는 문제에 대한 해결책을 제공한다. 본 발명은, 이들 응력에 기인하는 크랙의 발생을 최소화 할 수 있고, 이에 따라 현재의 고밀도 내부연결 적용의 필요성을 충족할 수 있고 경제적으로 매혹적인 공정을 제공할 수 있다.
본 발명의 방법에 따라서, 인쇄 배선기판의 비교적 거친 바닥의 금속 피처와 깨지기 쉬운 위쪽에 퇴적된 박막 층 사이에 응력 완화층을 제공하는 구조를 생성하는 설계 공정이 사용된다. 응력 완화층은 20-35㎛ 두께의 유전성 층으로, 기판과 전체 구조를 견고하게 하는 위쪽의 박막 층 사이의 물리적인 장벽으로서의 역할을 하므로 크랙의 발생되지 않게 하며, 층 내에서 시작된 소정의 크랙의 전파를 방지한다.
1실시예에 있어서, 본 발명의 방법은 기판의 상부 표면에 걸쳐서 형성된 제1패턴화 도전성 층을 갖는 고밀도 내부연결 인쇄 배선기판에서 기계적인 응력을 감소시킨다. 패턴화 도전성 층은 다중 도전성 라인을 포함하는데, 이들 각각은 도전성 라인의 경계를 정의하는 엣지를 갖는다. 본 발명의 이 실시예는 제1패턴화 도전성 층에 걸쳐서 그리고 도전성 층의 엣지 사이에, 응력 완화층으로서 합성의 유전성 층을 형성한다. 크랙의 발생 가능도를 감소하고 층 내에 형성된 크랙이 층의 전체 길이를 통해서 전파하는 것을 방지하기 위해서, 합성의 유전성 층은 층내에 떠 있는 입자를 포함한다. 그 다음, 박막 도전성 층은 합성 유전성 층에 걸쳐 형성되고, 박막 유전성 층은 박막 도전성 층에 걸쳐서 형성된다. 바람직한 실시예에 있어서, 합성의 유전성 층은 커튼 코팅 공정으로 퇴적된 Ciba ProbimerTM층이다.
본 발명의 다른 실시예에 있어서, 균질의 유전성 층이 응력 완화층으로서 채용된다. 이 층은 바닥의 PWB기판과 위쪽의 박막 내부연결 층 사이에 생성된 소정의 응력을 완화하고 분산시키므로, 응력 파쇄 또는 크랙을 생성시키지 않는다. 전형적인 열 변화동안 생성된 응력을 균질의 유전성 층이 충분히 분산시키기 위해서, 기판은 적어도 10%, 보다 바람직하게는 적어도 대략 13%의 신장률을 가져야 하는 층에 종속된다. 이 실시예에 있어서, 응력을 완화하는 균질의 유전성 층은, 기판의 상부 표면을 갖는 인쇄 배선기판에 걸쳐서 형성된 패턴화 도전성 층에 걸쳐서 형성된다. 패턴화 도전성 층은 다중 도전성 라인을 포함하고, 이 도전성 라인 각각은 도전성 라인의 경계를 정의하는 엣지를 갖는데, 본 발명의 이 실시예의 방법은 도전성 라인에 걸쳐서, 그리고 도전성 라인의 엣지 사이에 균질의 유전성 층을 형성한다. 그 다음, 박막의 도전성 및 유전성 층이 합성 유전성 층에 걸쳐서 형성된다. 비교적 높은 신장률의 균질의 유전성 층은 도전성 라인의 엣지에서 생성된응력을 흡수하고 분산하도록 되고, 이에 의해 위쪽의 박막 내부연결 구조를 손상시킬 수 있는 크랙 또는 층내의 틈(fissure)의 형성을 방지한다. 바람직한 실시예에 있어서, 합성의 유전성 층은 PWB기판에 적층된 폴리마이드 재료이다.
본 발명의 다른 실시예의 형태 및 장점은 이하의 도면을 참조로 보다 상세히 논의된다.
도 1a는 고밀도 적층형 인쇄 배선기판(10)의 개략적인 단면도이다. 적층된 기판은 NEMA FR4 또는 FR5 에폭시수지와 같은 절연재료의 단일 층으로 형성되는 데, 그 하부 및 상부 표면에 각각 구리시트(12,16)가 갖추어진다. 바람직한 도체패턴(18)이, 예컨대 포토리스그래피에 의해 구리에 전사된 후, 기판은 식각용 왯 화학제 내에 놓여져서 불필요한 구리가 제거되면서 바람직한 회로패턴이 남게 된다. 회로패턴이 구비되는 다수의 이들 서브-적층이 함께 적층되어 도 1b에 나타낸 바와 같은 다중 층 인쇄 배선기판을 형성할 수 있다.
도 1b는 본 발명을 사용할 수 있는 4층 인쇄 배선기판(15)의 개략적인 단면도이다. 기판(15)은 3개의 서브-적층 기판 층(14a,14b,14c)을 갖는다. 층(14b)은 하부 및 상부 도체층(7 및 7')을 갖는 반면, 층(14a)은 상부 도전성 층(6)을 포함하고 층(14c)은 하부 도전성 층(6')을 포함한다. 내부의 도전성 층(7 및7')은 전력과 접지판으로 사용되며, 강성(stiffness)이 제공된다.
판금된 관통홀(전형적으로, 예컨대 절연성 또는 도전성 에폭시 재료(26)로 충진된다)이 기판(15)의 상부 및 하부 표면상의 도전성 층들 사이에 연결을 형성하고, 매설된 관통 경유로(도시생략)가 내부의 도체층(7 과 7') 사이, 그리고 이들로의 연결을 형성한다. 도전성 층(7,7',6,6') 만으로 나타낸 기판(15)과 같은 4층 기판은 International Business Machines Corporation(IBM)과 Micro ViaCorporation과 같은 기판 제조업체로부터 구매할 수 있다.
도 2에는 도 1b의 기판(15)과 유사한 4층 인쇄 배선기판에 DONL기술을 사용하여 형성된 전형적인 고밀도 내부연결 구조(20)가 나타난다. 고밀도 내부연결 구조는 유전성 평탄화 층(2)과, 박막 금속화 층(4; 예컨대, 크롬/구리 축적 층), 패시베이션층(5)을 포함한다. 도 2에 나타낸 다양한 층의 두께는 스케일(scale)을 따라 그려지지는 않았다. 전형적인 1예에 있어서, 금속화 층(7,7')은 대략 35㎛두께이고, 금속화 층(6,6')은 대략 20㎛두께이다. 이에 비해, 동일 실시예에 있어서, 박막 퇴적 평탄화 층(4)은 대략 5㎛두께이고, 박막 퇴적 패시베이션층(5)은 10 내지 12㎛두께이다. 당업자에 있어서 이들 층 각각의 실제 두께는 변화될 수 있는 것으로 이해된다.
광 노출 및 현상 사이클, 레이저 애블레이션, 플라즈마 에칭 또는, 사용되는 재료에 따른 유사한 방법에 의해 내부연결 또는 경유로(12')가 금속 피처(6 및 4) 사이에 형성된다. 패시베이션층(5)의 상부의 콘택트 패드(12)는 집적회로 장치용 고밀도 땜납 연결 패드를 제공하는데, 이 집적회로 장치는, 예컨대 와이어 본딩이나 플립 칩(flip chip)기술과 같은 공지된 기술에 의해 기판(20)에 전기적으로 연결될 수 있다. 전기 연결이 충진되고 판금된 관통홀(3)로 만들어지는데, 이 관통홀은 금속 캡이 구비되거나 구비되지 않을 수 있고, 하부 표면 상의 패드(도시생략)에 연결되어, 4층 기판(20)의 하부 표면상의 다음 레벨과 경계를 이루는 저밀도 땜납 연결 패드를 제공한다.
본 발명의 배경기술에서 논의된 바와 같이, 적층된 인쇄 배선기판상의 박막은 기계적인 응력에 종속된다. 작동이나 조립공정 동안의 물리적인 조작과 열 변화와 인쇄 배선기판의 절연성 유전체의 폴리머 내로 흡수되는 수증기 발생을 포함하는 이들 응력의 다수의 원천이 논의되었다. 특히, 본 발명과 연관된 것은 열 변화시 발생되어 축적되는 응력이다.
고밀도 내부연결 구조의 절연성 및 도전성 금속 사이의 열팽창계수의 차이가 축적된 응력의 주요 원천이고, 도 3은 인쇄 배선기판(40)의 상세한 상부 표면을 나타낸다. 도 3에 있어서, 판금된 관통홀(3)을 구멍 뚫기 앞서서 기판의 표면은 적층된 1/2온스(대략 17㎛) 금속 호일(foil)을 갖는데, 이는 참조부호 6a로 나타낸 층으로 보여진다. 층(6a)은 디멘션 A의 두께를 갖는다. 판금된 관통홀(3)이 구멍 뚫려진 후, 기판은 관통홀(3)을 내부 평면(7,7')에 연결시키고 기판의 바닥에 적절하게 연결시키기 위해 판금된다. 판금공정이, 층(6b)으로 나타낸 바와 같이, 1/2온스(대략 17㎛)의 금속 도체에 추가된다. 당업자에 있어서, 층(6b)은 연마(polish)에 앞서서 디멘션 B의 두께를 갖게 되는 것으로 이해된다.
그 다음, 판금된 관통홀(3)은 재료(26)로 충진되고, 평탄한 표면을 만들기 위해서 연마된다. 충진은 다수의 목적을 위해서 수행된다. 첫째로, 처리를 위한 진공이 기판에 인가될 수 있도록, 홀은 막혀져야 한다. 둘째로, 홀을 충진하는 것은 표면 지세(surface topology)를 극소화하므로 후속되는 층의 평탄화를 용이하게 하고, 셋째로 유전성의 후속하는 코팅으로 홀을 충진함으로써 홀의 개구에 걸쳐 딥(dip)이 형성하는 것을 방지시킨다. 재료(26)는 도전성, 예컨대 도전성 에폭시 또는, 비도전성 일 수 있다.
축적된 층(6a,6b)이 연마된 후, 도체 피처 패턴(18a)이, 예컨대 포토리소그래픽 수단에 의해 기판의 표면상에 만들어지고, 그 다음 기판이 에칭되어 최종 회로 패턴이 만들어진다. 호일상의 판금과 연마 및 에칭공정의 결과는, 대략 20±6㎛의 도체의 수직 표면 디멘션이 된다.
도 4는 도 3의 단계에 후속하는 조립 단계에서 본 발명의 방법에 따른 인쇄 배선기판(40)의 단면도이다. 도 4에 있어서, 유전성 층(2)이 기판(40)의 표면상에 코팅된다. 코팅(2)은 위쪽에 퇴적된 박막 금속화 층의 적용을 위해서 기판(40)의 상부 표면을 평탄화하고, 바닥 금속 층(6a,6b)의 비교적 거친 피치와 다음에 퇴적된 박막 금속 및 유전성 층 사이에 응력 완화층을 제공한다. 따라서, 유전성 층(2)은 이하 "응력 완화층(2)"으로 언급된다.
본 발명에 따르면, 응력 완화층(2)은, 10~15%, 바람직하게는 적어도 대략 13%의 신장률을 갖는 합성의 유전성 재료이거나 균질 유전성 재료이다. 응력 완화층(2)은 거리(Z)로 나타낸 바와 같이 바닥의 거친 금속 피처의 상부에 걸쳐서, 적어도 20㎛, 최대 35㎛의 두께로 퇴적된다. 더욱 바람직하게는, 층(2)은 대략 25-30㎛ 사이의 두께이다. 20㎛ 미만의 두께에서, 응력 완화층(2)은 기판과 위쪽의 박막 층 사이에서 생성된 응력을 충분히 완화할 수 없고, 패턴된 라인(18a)을 상부 금속화 층으로부터 충분히 절연할 수 없다. 35㎛를 초과하는 두께에서는, 비용 효과적인 방법으로 층(2)내에 경유로를 형성하고 충진하는 것은 어렵게 된다. 20-35㎛ 범위 내에서, 보다 두꺼운 응력 완화층(2)은 전체 고밀도 내부연결 구조를 강화시키고, 층의 전체 두께에 걸쳐서 소정의 개별적인 크랙이 진행하게 되는 기회를감소시키는 부가적인 이익을 갖는다. 이들 디멘션에서, 층(2)의 스텝 커버리지(step coverage)는 3:1 미만의 애스펙트비(패턴된 피처(18a) 사이의 간격의 높이에 대한 폭의 비)를 제공하기에 충분하게 된다.
비교를 위해서, 다음에 퇴적된 박막 유전성 층(예컨대 도 6a 및 도 6b의 층(5))과 다음에 퇴적된 박막 금속화 층(예컨대, 도 6a 및 도 6b의 층(4 및4'))은 상당히 얇게 된다. 예컨대, 바람직한 실시예에 있어서, 다음에 퇴적된 박막 금속화 층은 2-5㎛ 사이의 두께이고, 박막 금속화의 영역에 걸쳐서 다음에 퇴적된 박막 유전성 층은 10-16㎛ 사이의 두께이다.
본 발명의 실시예에 있어서, 응력 완화층(2)은, 층 내에 형성된 소정 크랙의 전파가 층의 전체 두께에 걸쳐서 진행하는 것을 방지하거나 감소시키는 합성 재료내에 입자를 떠 있게 한 합성 유전성 재료이다. 입자의 성질 및 층(2)에 요구되는 기하형상 때문에, 층(2) 내에서 입자는 Z㎛ 이하의 직경으로 된다. 바람직한 실시예에 있어서, 응력 완화층(2)은 커튼 코팅방법에 의해 퇴적된 Ciber ProbimerTM합성 유전성 재료이다. Ciba Probimer는 Ciba Corporation으로부터 이용할 수 있다. 그 합성 성질에 부가해서, Ciba Probimer 유전성 재료의 열팽창계수는, 전형적으로 60-70part/million이다. 이는, 인쇄 배선기판의 전형적인 구리 도체 및 절연성 유전체(14)의 15-17part/million과 비교해서, Nippon Steel Chemical의 박막 유전성 재료의 열팽창계수 50-60part/million과 매우 밀접하게 부합된다. 따라서, 완화층이 없을 때 보다 응력 완화층과 다음에 퇴적된 박막 유전성 층 사이의 경계에서 훨씬 작은 응력이 생성된다. 응력은 인쇄 배선판의 표면상에서 큰 기하형상 도체의 엣지에 집중되는 경향이 있으므로, 응력 완화층(2)의 부가는 응력을 분산시키고, 따라서 유전성 평탄화 층상에 덜 전달되게 한다. 바람직하게는, 응력 완화층(2)의 CTE는 바닥의 PWB기판 재료의 CTE에 가능한 한 근접하게 된다.
본 발명의 바람직한 실시예에 있어서, 응력 완화층(2)은 균질의 유전성 재료인데, 이 재료는 적어도 10%, 보다 바람직하게는 대략 13%의 신장률을 가져야 한다. 이러한 신장 특성은 축적된 응력에 의해 생성되는 기계적인 몇몇 응력을 층(2)이 흡수하게 한다. 1실시예에 있어서, 응력 완화층(2)은 4층 PWB기판에 적층되는 균질의 폴리마이드(polymide)층이다. 비교를 위해서, 다음에 퇴적된 박막 유전성 층, 예컨대 Nippon Steel Chemical V-259PA(이하, Nippon Steel이라 함)에 바람직하게 사용되는 균질의, 광-한정 유전성 재료는 그 신장률이 단지, 대략 2.3%이기 때문에 본 발명의 실시예에 따라서 층(2)에 대해 사용하기 적합하지 않다.
유전성 층(2)이 합성층인지 또는 균질 층인지에 관계없이, 20-35㎛ 두께의 층에서 박막 금속 라인으로부터 거친 피처 금속 라인을 충분히 절연하기 위해서, 층을 형성하는데 사용되는 재료는 3.5 내지 5.0의 유전상수를 가질 필요가 있다. 또한, 층(2)이 광 한정이나 레이저 애블레이션 재료 중 어느 하나로 되는 것이 바람직한데, 레지스트 재료의 부가 층이 퇴적될 필요 없이 패턴되어 경유용의 개구(12')를 형성할 수 있다.
가능한 몇몇 실시예에 있어서는, 4층 인쇄 배선판 제조업자에 의해 퇴적된 응력 완화층(2)을 갖는 것이 가능하다. 이들 실시예는, 인쇄 배선기판의 구매시,기판에 금속화 층을 패터닝하기 위한 직접적인 박막 리소그래피 스텝이 준비된다는 장점을 갖는다. 따라서, 기판은 평탄화된 표면과, 재 위치의 시드 금속화와 함께 수취된다. 이는 다수의 내부 박막공정 스텝을 감소시키고, 경제적으로 제조할 수 있게 한다.
본 발명에 따른 적절한 디멘션으로 된 응력 완화층(2)의 사용은, 다수의 장점을 제공한다. 우선, 응력 완화층은 인쇄 배선기판을 위쪽에 퇴적된 박막 층으로부터 분리시키는 물리적인 절연 장벽의 역할을 한다. 응력 완화층의 비교적 큰 수직 디멘션은 응력과 응력 완화층 자체의 강도 특성을 분산시키는 경향이 있으므로, 부서지기 쉬운게 유전성 재료에 형성되는 몇몇 크랙이 현재의 층에 형성되는 것을 방지한다. 부가적으로, 응력 완화층과 위쪽에 퇴적된 박막 층의 열팽창계수는 인쇄 배선기판의 열팽창계수 보다 서로 밀접하게 부합된다. 이 2-겹침(fold) 절연은, 응력이 보다 큰 두께에 걸쳐서 흩어지고 유전 특성에 의해 분산되게 하므로, 크랙의 발생을 효과적으로 최소화시킨다.
둘째로, 상기된 바와 같이, 응력 완화층(2)이 합성층이면 이 층은 층 내에 형성된 소정의 개별적인 크랙이 층의 전체 두께에 걸쳐서 전파되는 가능도를 감소시킨다. 크랙의 전파는 층(2) 내에 떠 있는 입자(예컨대, 규산염 입자)의 존재에 의해 중단된다. 기본적으로, 크랙이 바닥의 거친 피처 중 하나의 상부에서 응력 완화층(2) 내에 형성되어 위쪽으로 전파되기 시작하면, 크랙은 떠 있는 입자 중 하나와 마주쳐서 정지될 수 있다.
또한, 박막 내부연결 구조가 조립될 수 있으므로, 응력 완화층(2)은 보다 높은 평탄화 표면을 제공한다. 평탄하고 응력을 흡수하는 완화층을 제공함으로써, 보다 얇고 보다 균일하게 퇴적된 박막 유전성 층이 퇴적된 박막 층용으로 사용될 수 있다. 더욱이, 응력이 완화층에 의해 분산되고 흡수됨으로써, 다른 우수한 특성을 갖는 부서지기 쉬운 유전성 재료가 박막 층용으로 선택될 수 있다. 이들 유전성 및 평탄화된 후속의 박막 층은 보다 작은 지형을 갖고, 따라서 진보된 집적회로 입력/출력 구성과의 완전한 연결을 달성하기 위해 요구되는 전체 층 수를 감소시키는 고밀도 내부연결 패턴이 될 수 있다.
도 5는 도 4에 도시된 단계에 후속되는 조립 단계에 있는 인쇄 배선기판의 단면도이다. 도 5에 나타낸 바와 같이, 제1퇴적 박막 금속화 층(4)은 유전성 코팅(2)의 상부에 형성된다. 금속화 층(4)은 경유로(12')와 도체 패턴(4)을 포함하는데, 1실시예로는 Scott M. Westbrook과 Jan I.Strandberg가 공동 발명자로 기재되어 있으며, 본 발명의 출원인에게 양도된 1998년 7월 31일 출원된 "A METHOD FOR CONTROLLING STRESS IN THIN FILM LAYERS DEPOSITED OVER A HIGH DENSITY INTERCONNECT COMMON CIRCUIT BASE"로 명명된 미국 특허출원번호 제09/127,579호에 개시된 방법에 따라서 퇴적된 접지판이 있다. 미국 특허출원번호 제09/127,579호의 전체 내용은 참조로 본 명세서에 통합된다.
층(2 및 4)과 같은 퇴적된 박막 층을 사용하는 고밀도 내부연결에서 하나의 응력 원천은 바닥의 인쇄 배선기판 및 퇴적된 박막 층상의 도전성 피처의 디멘션과 큰 차이를 갖는다. 예컨대, 20-35㎛ 정도의 도 4의 도전성 피처(18a)와 2.0-5.0㎛ 정도의 퇴적된 박막 층(4)의 피처인 인쇄 배선기판의 표면 피처와 함께, 이 차이는3대1 보다 거의 항상 크게되고, 전형적으로는 5대1 이상으로 까지된다. 축적된 응력은 인쇄 배선기판의 비교적 큰 표면 금속 피처의 엣지에 집중된다. 이러한 위치에서 크랙이 시작되면, 크랙은 위쪽에 퇴적된 박막 층을 향해 전파된다.
인쇄 배선기판과 기판의 위쪽에 있는 퇴적된 박막 층 사이의 응력의 문제는 응력 완화를 제공함으로써 최소화될 수 있다. 접지판으로서의 금속화 층(4)의 사용은, 이하 도 6a 및 도 6b와 함께 논의된 출원 09/127,579호에 보다 상세히 기재된 고밀도 내부연결층의 깨지기 쉬운 위쪽의 피처를 기계적으로 절연시키게 한다.
도 6a 및 도 6b는 이러한 완화 구성을 나타낸다. 도 6a에 있어서, 기판(50)은 유전성 평탄화 층(2)의 상부에 조립된 2개의 퇴적된 박막 금속화 층(4 및 4')을 갖는다. 퇴적된 박막 금속화 층은 다른 유전성 층, 층(5)에 의해 분리된다. 내부의 경유로(12')는 다양한 금속화 층을 연결시키고, 땜납 범프 패드(solder bump pad)는 집적회로 장치를 위한 탑재 체제를 제공한다. 이 실시예의 적용에 있어서, 땜납 패드(12)는 플립 칩 장치를 위해 사용된다. 기계적인 응력 완화는, 퇴적된 박막 금속화 층(4)이, 적어도 10-100㎛, 보다 바람직하게는 적어도 25㎛로 인쇄 배선기판(50)의 표면상의 거친 금속 피처의 엣지와 겹치는 것을 보장함으로써 형성된다.
도 5를 참조하면, 참조부호 G에 의해 한정된 영역은 겹침(overlap)을 상세히 나타낸다. 판금된 관통홀(3)의 거친 피처의 엣지는 퇴적된 박막 접지판 금속화 층(4)에 의해 겹쳐지거나, 가려진다. 내부 경유로(12')의 경우에 있어서, 퇴적된 박막 층의 비교적 미세한 피처는 판금된 관통홀(3)의 엣지를 내측에 감추게 한다.당업자에 있어서는, 동일한 형태의 가리는 구성이 인쇄 배선기판의 표면상의 회로패턴 뿐 아니라 판금된 관통홀을 위해 사용될 수 있는 것으로 이해된다.
도 7a 및 도 7b는 본 발명의 방법과 관련하여 고밀도 내부연결 4층 기판을 형성하기 위해 사용되는 다양한 공정 스텝을 나타낸 플로우챠트를 제공한다. 스텝(100)이 시작되면, 또 다른 공정(예컨대, 판금 및 패턴)을 위한 준비 상태나, 마스크를 위한 판금 및 준비 상태 또는, 전혀 판금되지 않는 상태 3개 중 하나로 인쇄 배선기판이 수취된다(예컨대, 제조업자로부터 구매). 이 3개의 상태는 정확한 고밀도 내부연결 적용에 의존하여 사용될 수 있는 선택의 연속을 제공한다. 제1구성은, 퇴적된 박막 조립 장소에서 보다 작은 공정 스텝이 요구되므로 가장 경제적인데, 피처의 몇몇 제어가 필요없게 된다. 스펙트럼의 다른 단부에서, 제3구성은 박막 퇴적기술을 사용하여 피처의 매우 빈틈없는 제어를 허용하지만, 조립 비용을 증가시킨다.
인쇄 배선기판이 제1구성으로 수취되면, 스텝(200)에 나타낸 바와 같이 박막 퇴적 공정으로 직접 진행한다. 그렇지 않으면, 흐름은 스텝(300)으로 진행한다. 스텝(300)에서, 인쇄 배선기판이 재 위치의 제1금속 층으로 수취되면, 이는 에칭을 위한 준비로 마스크를 위한 스텝(500)으로 보내진다. 인쇄 배선기판이 제1금속 층 없이 수취되면, 흐름은 스텝(400)으로 진행한다.
도 7b는 스텝(400)의 처리 박스 내부의 스텝을 나타낸다. 제1금속 층을 야기하기 위한 3개의 가능한 처리가 있다. 스텝(410)에서, 전체 제1금속 층을 스퍼터(sputter)할 지의 판정이 만들어진다. 결과가 yes이면, 제1금속 층이 적정한 두께로 스텝(412)에서 스퍼터되고, 도 7a의 스텝(500)으로 되돌려 흐르게 된다. 답변이 no이면, 스텝(420)은 시드만을 스퍼터할 지를 판정하고, 그 다음 적정한 두께로 판금한다. 답변이 yes이면, 스텝(425)이 시드 금속에 적용되고, 스텝(427)은 제1금속 층을 적당한 두께로 판금한다. 여기서, 흐름은 다시 도 7a의 스텝(500)으로 되돌려진다. 스텝(420)의 판정에 대한 답변이 no이면, 시드 금속은 스퍼터되어 스텝(430)에 위치된다. 그 다음, 스텝(440)은 경화된 포토레지스트를 사용하여 시드 금속을 패턴하여 스텝(450)에서 도체만이 적당한 두께로 판금되게 한다. 그 다음, 흐름은 도 7a의 스텝(600)으로 되돌려진다.
스텝(500)은 기판 표면상에 회로 도체 패턴을 위치시킨다. 1실시예의 적용에 있어서, 도전성이 아닌 이들 영역은 마스크되어 노출된 원하는 회로 패턴 시드 금속을 남긴다. 스텝(600)에서, 노출되어 남은 영역은 도체 금속, 예컨대 구리로, 적당한 두께로 판금된다.
그 다음, 기판은 스트립된 마스크 레지스트를 갖게 되고, 스텝(600)에서 식각용 왯 화학제에 담겨진다. 이 화학제는 시드 금속과 판금된 회로 도체 패턴 모두의 모든 표면을 공격한다. 그러나, 회로 패턴을 나타내는 영역은 보다 두껍게 판금되므로, 회로 패턴이 남겨지는 반면, 시드 금속은 완전히 스트립된다. 그 다음, 단계(700)은 기판 표면에서 남아 있는 시드 잔류물을 플라즈마 에칭 스텝을 사용하여 세정한다.
도 6a 및 도 6b는 본 발명의 2실시예를 나타낸다. 도 6a에서, 인쇄 배선기판(30)는 적용된 단일층의 Ciba Probimer 유전성 평탄화 층(2)을 갖는다. 코팅은인쇄 배선기판의 상부의 금속 피처 사이의 공간을 유전성 재료로 충진시키고, 판금된 관통홀(3)과 같은 금속 피처의 표면을, 대략 20-35㎛의 두께로 덮는다. 바람직한 실시예에 있어서, 퇴적된 박막 금속화 층(4 및 4')은 구리 또는 크롬/구리 조성물과 같은 몇몇 구리 야금으로 된다. 이들 금속화 층은 Nippon Steel Chemical V-259PA 유전성 층(5)에 의해 분리된다.
바람직한 제2실시예에 있어서는, 도 6b에 나타낸 바와 같이, 인쇄 배선기판(35)은 상부 표면에 적용된 미러(mirror) Ciba Probimer 유전성 층(2)과 바닥 표면에 적용된 Ciba Probimer 유전성 층(2')을 갖는다. 바닥층(2')은, 주기판(mother board)과 같은 종래의 인쇄 배선판과 연결되고 인쇄 배선기판상에 응력이 균형잡히도록 돕는 땜납볼을 위한 땜납 마스크를 제공한다. 몇몇 종래의 고밀도 내부연결 구조에 있어서, 이 균형층은 뒤틀림을 방지하기 위해서 요구된다.
당업자에 있어서, 위의 내용만이 본 발명의 가능한 적용으로 이해되는 것은 아니다. 본 발명을 실시하기 위한 그 밖의 등가적인 방법이, 상기 내용을 참조하여 다양하게 실시될 수 있는 것으로 여겨진다. 예컨대, 본 발명의 상세한 내용은 인쇄 배선기판에 대해서 나타내고 있지만, 본 발명은 응력 불균형 및 박막 유전성 층과 박막 금속화 내부연결 구조가 통상의 회로 베이스에 걸쳐서 퇴적될 때, 이러한 불균형의 잠재적인 역효과를 감소시키기 위해 사용될 수 있는 것으로 이해되어야 한다. 이러한 적용에 사용되는 바와 같이, 통상의 회로 베이스는 칩-레벨 및/또는 소자-레벨 내부연결이 형성된 소정의 기판, 보조기판 또는, 다중 칩 모듈이다. 통상의 회로 베이스의 예로는 인쇄 배선기판, 실리콘 기판, 세라믹 기판 및,알루미늄 기판 등을 포함한다. 집적된 회로 다이(die) 자체는 통상적인 회로 베이스가 아니다. 대신, 다이의 본딩 패드는, 전형적으로 제1레벨 내부연결 방안(예컨대, 와이어 본딩, 테이프 자동화 본딩, 플립 칩 본딩 등)에 의해 전력 및 접지 도체를 포함하는 통상적인 회로 베이스에 연결되고, 신호 내부연결 라인에 의해 다이를 다른 다이 및/또는 캐패시터 및 레지스터와 같은 지지 소자에 연결시킨다. 본 발명의 방법은 이러한 신호 내부연결 라인의 형성에 유용하다.
더욱이, 본 발명의 다른 실시예에 있어서, 인쇄 배선 또는 기판 내의 유전성 재료는 Misubishi BT HL810수지이고, 금속은 1/2온스(예컨대, 대략 17㎛) 구리 호일이다. 대안적인 바람직한 실시예에 있어서, PWB 유전성 재료는 NEMA FR5이고, 금속은 동일한 1/2온스 구리 호일이다. 바람직한 실시예에 있어서, 퇴적된 박막 필름 유전성 층은 바람직한 실시예에서 사용된 Nippon Steel Chemical V 259PA와 다른 광-한정 카도(cardo) 아크릴 재료를 사용하여 형성된다. 당업자에 있어서, 이와 다른 재료가 본 발명의 방법과 함께 성공적으로 사용될 수 있는 것은 자명하다. 따라서, 본 발명에 이득이 되는 다른 방법 및 구성이 본 발명의 청구범위 내에서 가능하다.

Claims (12)

  1. 기판의 상부 표면에 걸쳐서 형성되고, 도전성 라인의 경계를 정의하는 엣지를 갖춘 복수의 도전성 라인을 포함하는 제1패턴화 도전성 층을 갖춘 고밀도 내부연결 인쇄 배선기판을 형성하는 방법으로서, 이 방법이,
    (a) 상기 제1패턴화 도전성 층에 걸쳐서, 그리고 상기 도전성 층의 엣지 사이에 응력 완화층을 형성하고, 이 응력 완화층이 상기 제1패턴화층 바로 위의 영역에서 20 내지 35㎛ 사이의 두께로 되며, 상기 층 내에 떠 있는 입자를 갖는 합성 유전성 층 또는, 적어도 10%의 신장률을 갖는 균질의 유전성 층 중 어느 하나이고,
    (b) 상기 합성 유전성 층에 걸쳐서 박막 도전성 층을 형성하며,
    (c) 이 박막 도전성 층에 걸쳐서 박막 유전성 층을 형성하고,
    상기 박막 도전성 층은 2 내지 5㎛ 사이의 두께이고, 상기 제1패턴화 도전성 층은 14 내지 26㎛ 사이의 두께인 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  2. 제1항에 있어서, 상기 응력 완화층은 Ciba Probimer를 구비하여 구성된 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  3. 제2항에 있어서, 상기 Ciba Probimer층은 커튼 코팅기술에 의해 퇴적되는 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  4. 제1항에 있어서, 상기 응력 완화층은 광 한정이나 레이저 애블레이션 재료인 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  5. 제4항에 있어서, 상기 합성 유전성 층이 형성된 후, 이 유전성 층을 통한 경유로가 포토리소그래픽 공정 시퀀스에 의해 형성된 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  6. 제1항에 있어서, 상기 응력 완화층은 Ciba Probimer를 구비하여 구성되고, 상기 박막 유전성 층은 Nippon Steel을 구비하여 구성된 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  7. 제1항에 있어서, 상기 응력 완화층은 상기 패턴화 도전성 라인에 걸쳐서 25-30㎛ 사이의 두께로 퇴적되는 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  8. 제7항에 있어서, 상기 박막 유전성 층은, 대략 10 내지 16㎛ 사이의 두께로 퇴적되는 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  9. 제1항에 있어서, 상기 응력 완화층은 균질의 폴리마이드 유전성 재료를 구비하여 구성된 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  10. 제1항에 있어서, 상기 응력 완화층은, 적어도 대략 13%의 신장률을 갖는 균질의 유전성 층을 구비하여 구성된 것을 특징으로 하는 고밀도 내부연결 인쇄 배선기판을 형성하는 방법.
  11. (a) 기판의 상부 표면에 걸쳐 형성되고, 도전성 라인의 경계를 정의하는 엣지를 갖춘 복수의 도전성 라인을 포함하며 제1패턴화 도전성 층에 걸쳐서 그리고 도전성 층의 엣지 사이에 형성된 합성 유전성 층을 갖춘 제1패턴화 도전성 층을 갖춘 고밀도 내부연결 인쇄 배선기판을 제공하고,
    (b) 상기 합성 유전성 층에 걸쳐서 박막 도전성 층을 형성하며,
    (c) 이 박막 도전성 층에 걸쳐서 박막 유전성 층을 형성하고,
    상기 박막 도전성 층은 2 내지 5㎛ 사이의 두께이고, 상기 제1패턴화 도전성 층은 14 내지 26㎛ 사이의 두께인 것을 특징으로 하는 고밀도 내부연결 기판을 조립하기 위한 방법.
  12. 기판의 상부 표면에 걸쳐서 형성되고, 도전성 라인의 경계를 정의하는 엣지를 갖춘 복수의 도전성 라인을 포함하며, 14 내지 26㎛ 사이의 두께를 갖는 제1패턴화 도전성 층과,
    이 제1패턴화 도전성 층에 걸쳐서 그리고 상기 도전성 층의 엣지 사이에 형성되고, 20 내지 35㎛ 사이의 두께이고, 합성 유전성 재료나 적어도 10%의 신장률을 갖는 균질의 유전성 재료 중 하나로 이루어지는 유전성 층,
    이 합성 유전성 층에 걸친 2-5㎛ 박막 도전성 층 및,
    상기 박막 도전성 층에 걸친 10-16㎛ 박막 유전성 층을 구비하여 구성된 것을 특징으로 하는 고밀도 내부연결 배선기판.
KR1020017004617A 1998-10-13 1999-10-12 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판 KR20010088866A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/172,178 US6440641B1 (en) 1998-07-31 1998-10-13 Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US09/172,178 1998-10-13
PCT/US1999/022946 WO2000022899A1 (en) 1998-10-13 1999-10-12 Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates

Publications (1)

Publication Number Publication Date
KR20010088866A true KR20010088866A (ko) 2001-09-28

Family

ID=22626669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004617A KR20010088866A (ko) 1998-10-13 1999-10-12 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판

Country Status (7)

Country Link
US (1) US6440641B1 (ko)
EP (1) EP1133904A1 (ko)
JP (1) JP2002527915A (ko)
KR (1) KR20010088866A (ko)
AU (1) AU1099700A (ko)
TW (1) TW449887B (ko)
WO (1) WO2000022899A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
KR101107976B1 (ko) * 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
US7727806B2 (en) * 2006-05-01 2010-06-01 Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
JP2008091552A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
TWI347809B (en) * 2008-04-10 2011-08-21 Ase Electronics Inc Method of forming measuring target for measuring dimensions of substrate in the substrate process
TWI419275B (zh) * 2009-03-25 2013-12-11 Unimicron Technology Corp 封裝基板結構及其製法
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695868A (en) 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
JPH0716094B2 (ja) 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US4761303A (en) * 1986-11-10 1988-08-02 Macdermid, Incorporated Process for preparing multilayer printed circuit boards
US4847146A (en) 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
JP2548602B2 (ja) 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US4871316A (en) 1988-10-17 1989-10-03 Microelectronics And Computer Technology Corporation Printed wire connector
US5108825A (en) 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5126192A (en) 1990-01-26 1992-06-30 International Business Machines Corporation Flame retardant, low dielectric constant microsphere filled laminate
JP3128811B2 (ja) 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
US5514624A (en) 1990-08-07 1996-05-07 Seiko Epson Corporation Method of manufacturing a microelectronic interlayer dielectric structure
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5274270A (en) 1990-12-17 1993-12-28 Nchip, Inc. Multichip module having SiO2 insulating layer
US5135556A (en) 1991-04-08 1992-08-04 Grumman Aerospace Corporation Method for making fused high density multi-layer integrated circuit module
US5473120A (en) 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
EP0602258B1 (de) 1992-12-14 1997-04-09 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
JPH06188568A (ja) 1992-12-18 1994-07-08 Toshiba Corp 薄膜多層配線基板
US5393864A (en) * 1993-04-26 1995-02-28 E. I. Du Pont De Nemours And Company Wet-etchable random polyimide copolymer for multichip module applications
JP3325351B2 (ja) 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3431247B2 (ja) 1993-12-28 2003-07-28 株式会社日立製作所 薄膜製造方法および薄膜多層基板製造方法
DE69603664T2 (de) 1995-05-30 2000-03-16 Motorola Inc Hybrid-Multichip-Modul und Verfahren zur seiner Herstellung
US5945203A (en) * 1997-10-14 1999-08-31 Zms Llc Stratified composite dielectric and method of fabrication
US6203967B1 (en) * 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base

Also Published As

Publication number Publication date
AU1099700A (en) 2000-05-01
US6440641B1 (en) 2002-08-27
EP1133904A1 (en) 2001-09-19
TW449887B (en) 2001-08-11
WO2000022899A1 (en) 2000-04-20
JP2002527915A (ja) 2002-08-27

Similar Documents

Publication Publication Date Title
US6242279B1 (en) High density wire bond BGA
US6586682B2 (en) Printed wiring board with controlled line impedance
US5774340A (en) Planar redistribution structure and printed wiring device
CA2160501C (en) Laminar stackable circuit board structure and manufacture
KR100499006B1 (ko) 도금 인입선이 없는 패키지 기판의 제조 방법
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
WO1988002552A1 (en) Multichip integrated circuit packaging configuration and method
JPH10214920A (ja) 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US6203967B1 (en) Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
TW201021102A (en) Coreless substrate package with symmetric external dielectric layers
KR20010088866A (ko) 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판
JPH0832244A (ja) 多層配線基板
CN112447533A (zh) 玻璃基板结构及封装方法
US11523505B2 (en) Embedded component structure and manufacturing method thereof
JP7334819B2 (ja) 配線基板、および配線基板を有する半導体装置
WO2000007222A2 (en) Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress
JP2003513456A (ja) 積層印刷回路板の製造方法
CN117594550A (zh) 走线基板及走线基板的制作方法
CN115632041A (zh) Tmv结构及其制备方法、封装结构
TW423034B (en) Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress
JP2000353871A (ja) プリント配線板及びその製造方法
JPH0851257A (ja) 超小型電子部品の実装用基板及びその製造方法
JPH06120369A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested