JPH06120369A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH06120369A JPH06120369A JP26989292A JP26989292A JPH06120369A JP H06120369 A JPH06120369 A JP H06120369A JP 26989292 A JP26989292 A JP 26989292A JP 26989292 A JP26989292 A JP 26989292A JP H06120369 A JPH06120369 A JP H06120369A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- substrate
- interlayer insulating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 ＩＣチップが搭載される多層配線基板におい
て、Ｓｉ基板２０の上面にＳｉ基板２０の熱膨張係数に
近い熱膨張係数を有する絶縁層２５ａ，２５ｂが接地層
２１と電源層２２とをはさんで形成され、絶縁層２５
ａ，２５ｂの上面に比誘電率の低い絶縁層２６ａ，２６
ｂが信号層２３ａ，２３ｂをはさんで形成され、最上層
には感光性物質からなるパッシベーション膜２７が形成
されている多層配線基板。 【効果】 多層配線基板全体のソリを極めて小さなもの
に抑えることができ、また、信号処理の高速化に対応す
ることができ、さらには製造工程の簡略化を図ることが
できる。
て、Ｓｉ基板２０の上面にＳｉ基板２０の熱膨張係数に
近い熱膨張係数を有する絶縁層２５ａ，２５ｂが接地層
２１と電源層２２とをはさんで形成され、絶縁層２５
ａ，２５ｂの上面に比誘電率の低い絶縁層２６ａ，２６
ｂが信号層２３ａ，２３ｂをはさんで形成され、最上層
には感光性物質からなるパッシベーション膜２７が形成
されている多層配線基板。 【効果】 多層配線基板全体のソリを極めて小さなもの
に抑えることができ、また、信号処理の高速化に対応す
ることができ、さらには製造工程の簡略化を図ることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は多層配線基板に関し、よ
り詳細には通信機器、ワークステーションあるいは大型
コンピュータ等に用いられる多層配線基板に関する。
り詳細には通信機器、ワークステーションあるいは大型
コンピュータ等に用いられる多層配線基板に関する。
【０００２】
【従来の技術】近年、多層配線基板には半導体素子（Ｌ
ＳＩ、ＩＣ等）が搭載されて小型電子部品が構成され、
通信機器あるいはコンピュータなどに使用されている。
これらの製品においては信号処理の高速化が要求され、
ＩＣの動作速度の高速化が急速に進められてきている。
また、ＩＣを搭載する多層配線基板も信号処理の高速化
に対応するため、配線の多層化により配線を伝送する間
に消費される信号伝送時間を短縮し、あるいは層間絶縁
物の低誘電率化により誘導性回路における伝送時間の遅
れの発生を少なくすること等が図られている。
ＳＩ、ＩＣ等）が搭載されて小型電子部品が構成され、
通信機器あるいはコンピュータなどに使用されている。
これらの製品においては信号処理の高速化が要求され、
ＩＣの動作速度の高速化が急速に進められてきている。
また、ＩＣを搭載する多層配線基板も信号処理の高速化
に対応するため、配線の多層化により配線を伝送する間
に消費される信号伝送時間を短縮し、あるいは層間絶縁
物の低誘電率化により誘導性回路における伝送時間の遅
れの発生を少なくすること等が図られている。
【０００３】図２は従来の多層配線基板の一例を示す模
式的断面図である。図中１０はその表面に酸化膜が形成
されたＳｉ基板を示しており、Ｓｉ基板１０の上面には
接地層１１をはさんで汎用されている非感光性のポリイ
ミドを用いて形成された絶縁層１５ａが積層されてい
る。また、この絶縁層１５ａの上面には複数個の電源層
１２が形成されており、これらの電源層１２をはさんで
絶縁層１５ａと同様のポリイミドを用いて形成された１
５ｂが積層されている。絶縁層１５ｂの上面には信号層
１３ａが形成され、信号層１３ａをはさんで絶縁層１５
ａと同様のポリイミドを用いて形成された絶縁層１５ｃ
が積層され、さらに絶縁層１５ｃの上面には信号層１３
ｂが形成され、信号層１３ｂをはさんで絶縁層１５ａと
同様のポリイミドを用いて形成された絶縁層１５ｄが積
層されている。さらに絶縁層１５ｄの上面にはパッド１
４が形成されこのパッド１４をはさんで同様のポリイミ
ドを用いてパッシベーション膜１５ｅが形成されてい
る。
式的断面図である。図中１０はその表面に酸化膜が形成
されたＳｉ基板を示しており、Ｓｉ基板１０の上面には
接地層１１をはさんで汎用されている非感光性のポリイ
ミドを用いて形成された絶縁層１５ａが積層されてい
る。また、この絶縁層１５ａの上面には複数個の電源層
１２が形成されており、これらの電源層１２をはさんで
絶縁層１５ａと同様のポリイミドを用いて形成された１
５ｂが積層されている。絶縁層１５ｂの上面には信号層
１３ａが形成され、信号層１３ａをはさんで絶縁層１５
ａと同様のポリイミドを用いて形成された絶縁層１５ｃ
が積層され、さらに絶縁層１５ｃの上面には信号層１３
ｂが形成され、信号層１３ｂをはさんで絶縁層１５ａと
同様のポリイミドを用いて形成された絶縁層１５ｄが積
層されている。さらに絶縁層１５ｄの上面にはパッド１
４が形成されこのパッド１４をはさんで同様のポリイミ
ドを用いてパッシベーション膜１５ｅが形成されてい
る。
【０００４】そして絶縁層１５ａ，１５ｂ，１５ｃ，１
５ｄには接地層１１、電源層１２、信号層１３ａ，信号
層１３ｂ及びパッド１４間における電気的接続を確保す
るためのコンタクトホール１８が形成されている。
５ｄには接地層１１、電源層１２、信号層１３ａ，信号
層１３ｂ及びパッド１４間における電気的接続を確保す
るためのコンタクトホール１８が形成されている。
【０００５】
【発明が解決しようとする課題】現在開発されている感
光性のポリイミドでは膜質の良好なものがなく、このた
め絶縁層１５ａ、パッシベーション膜１５ｅには非感光
性のポリイミドが用いられ、この汎用されているポリイ
ミドは熱膨張係数αが５×１０-5程度、比誘電率εが
3.4程度である。他方Ｓｉ基板１０の熱膨張係数αsiは
2.3×１０-6程度であり、従って上記したような多層配
線基板では、多層化すればする程絶縁層１５ａ、パッシ
ベーション膜１５ｅの膜厚が厚くなることから、基板１
０と絶縁膜１５ａ、パッシベーション膜１５ｅとの熱膨
張係数の差により基板にソリが発生し、基板製造プロセ
ス及びＬＳＩチップ実装時に問題が生じるという課題が
あった。
光性のポリイミドでは膜質の良好なものがなく、このた
め絶縁層１５ａ、パッシベーション膜１５ｅには非感光
性のポリイミドが用いられ、この汎用されているポリイ
ミドは熱膨張係数αが５×１０-5程度、比誘電率εが
3.4程度である。他方Ｓｉ基板１０の熱膨張係数αsiは
2.3×１０-6程度であり、従って上記したような多層配
線基板では、多層化すればする程絶縁層１５ａ、パッシ
ベーション膜１５ｅの膜厚が厚くなることから、基板１
０と絶縁膜１５ａ、パッシベーション膜１５ｅとの熱膨
張係数の差により基板にソリが発生し、基板製造プロセ
ス及びＬＳＩチップ実装時に問題が生じるという課題が
あった。
【０００６】また、パッシベーション膜１５ｅの形成に
も非感光性のポリイミドが使用されており、パッシベー
ション膜１５ｅの加工工程が複雑であるという課題があ
った。
も非感光性のポリイミドが使用されており、パッシベー
ション膜１５ｅの加工工程が複雑であるという課題があ
った。
【０００７】本発明は上記した課題に鑑み発明されたも
のであって、各層に適した特性の異なるポリイミドを使
用して積層することにより、基板のソリの発生を抑える
ことができると共に、製造工程を簡素化することができ
る多層配線基板を提供することを目的としている。
のであって、各層に適した特性の異なるポリイミドを使
用して積層することにより、基板のソリの発生を抑える
ことができると共に、製造工程を簡素化することができ
る多層配線基板を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層配線基板はＩＣチップが搭載される
多層配線基板において、下地基板の上面に該下地基板の
熱膨張係数に近い熱膨張係数を有する第一の層間絶縁層
が接地層と電源層とをはさんで形成され、前記第一の層
間絶縁層の上面に比誘電率の低い第二の層間絶縁層が信
号層をはさんで形成され、最上層には感光性物質からな
るパッシベーション膜が形成されていることを特徴とし
ている。
に本発明に係る多層配線基板はＩＣチップが搭載される
多層配線基板において、下地基板の上面に該下地基板の
熱膨張係数に近い熱膨張係数を有する第一の層間絶縁層
が接地層と電源層とをはさんで形成され、前記第一の層
間絶縁層の上面に比誘電率の低い第二の層間絶縁層が信
号層をはさんで形成され、最上層には感光性物質からな
るパッシベーション膜が形成されていることを特徴とし
ている。
【０００９】
【作用】上記した構成によれば、ＩＣチップが搭載され
る多層配線基板において、下地基板の上面に該下地基板
の熱膨張係数に近い熱膨張係数を有する第一の層間絶縁
層が接地層と電源層とをはさんで形成されているので、
基板全体のソリの発生が緩和される。また前記第一の層
間絶縁層の上面に比誘電率の低い第二の層間絶縁層が信
号層をはさんで形成されているので、信号層における伝
送時間の遅れの発生が抑制され、高速化に対応すること
が可能になっている。さらに最上層には感光性物質から
なるパッシベーション膜が形成されているので、フォト
リソグラフィー技術を用いて加工することができる、製
造工程の簡素化が図られる。
る多層配線基板において、下地基板の上面に該下地基板
の熱膨張係数に近い熱膨張係数を有する第一の層間絶縁
層が接地層と電源層とをはさんで形成されているので、
基板全体のソリの発生が緩和される。また前記第一の層
間絶縁層の上面に比誘電率の低い第二の層間絶縁層が信
号層をはさんで形成されているので、信号層における伝
送時間の遅れの発生が抑制され、高速化に対応すること
が可能になっている。さらに最上層には感光性物質から
なるパッシベーション膜が形成されているので、フォト
リソグラフィー技術を用いて加工することができる、製
造工程の簡素化が図られる。
【００１０】
【実施例】以下、本発明に係る多層配線基板の実施例を
図面に基づいて説明する。図１は実施例にかかる多層配
線基板を示す断面図であり、図中２０はＳｉ基板を示し
ておりＳｉ基板２０の上面には接地層２１をはさんでＳ
ｉ基板２０と熱膨張係数差の小さい、例えば日立化成製
ＰＩＱＬ１００、誘電率３．２、熱膨張係数３×１０-6
／℃のポリイミドを用いて絶縁層２５ａが形成されてい
る。このポリイミドの比誘電率は少し高いものであるが
接地層２１を覆うものであり、高速化に対する悪影響は
与えない。また、この絶縁層１５ａの上面には複数の電
源層２２が形成され、これら電源層２２をはさんで絶縁
層２５ｂ（日立化成製ＰＩＱＬ１００、誘電率３．２、
熱膨張係数３×１０-6／℃）が形成されている。さらに
絶縁層２５ｂの上面には導電性材料を用いて形成された
信号層２３ａが積層され、この信号層２３ａをはさんで
熱膨張係数は絶縁層２５ａ、２５ｂのものより少し大き
いが、比誘電率εが低い、例えば日立化成製ＰＩＱ９２
００、誘電率２．８、熱膨張係数５０×１０-6／℃の比
感光性ポリイミドを用いて絶縁層２６ａが形成される。
絶縁層２６ａの上面にはさらに信号層２３ｂをはさんで
絶縁層２６ａと同様のポリイミドを用いて絶縁層２６ｂ
が形成され、絶縁層２６ｂの上面には導電性材料を用い
て形成されたパッド２４ａが積層されている。このパッ
ド２４ａをはさんで絶縁層２６ｂの上面には感光性のポ
リイミドを用いてパッシベーション膜２７が形成されて
いる。そして絶縁層２５ａ，２５ｂ，２６ａ，２６ｂ，
には接地層２１、電源層２２、信号層２３ａ，信号層２
３及びパッド２４間における電気的接続を確保するため
のコンタクトホール２８が形成されている。
図面に基づいて説明する。図１は実施例にかかる多層配
線基板を示す断面図であり、図中２０はＳｉ基板を示し
ておりＳｉ基板２０の上面には接地層２１をはさんでＳ
ｉ基板２０と熱膨張係数差の小さい、例えば日立化成製
ＰＩＱＬ１００、誘電率３．２、熱膨張係数３×１０-6
／℃のポリイミドを用いて絶縁層２５ａが形成されてい
る。このポリイミドの比誘電率は少し高いものであるが
接地層２１を覆うものであり、高速化に対する悪影響は
与えない。また、この絶縁層１５ａの上面には複数の電
源層２２が形成され、これら電源層２２をはさんで絶縁
層２５ｂ（日立化成製ＰＩＱＬ１００、誘電率３．２、
熱膨張係数３×１０-6／℃）が形成されている。さらに
絶縁層２５ｂの上面には導電性材料を用いて形成された
信号層２３ａが積層され、この信号層２３ａをはさんで
熱膨張係数は絶縁層２５ａ、２５ｂのものより少し大き
いが、比誘電率εが低い、例えば日立化成製ＰＩＱ９２
００、誘電率２．８、熱膨張係数５０×１０-6／℃の比
感光性ポリイミドを用いて絶縁層２６ａが形成される。
絶縁層２６ａの上面にはさらに信号層２３ｂをはさんで
絶縁層２６ａと同様のポリイミドを用いて絶縁層２６ｂ
が形成され、絶縁層２６ｂの上面には導電性材料を用い
て形成されたパッド２４ａが積層されている。このパッ
ド２４ａをはさんで絶縁層２６ｂの上面には感光性のポ
リイミドを用いてパッシベーション膜２７が形成されて
いる。そして絶縁層２５ａ，２５ｂ，２６ａ，２６ｂ，
には接地層２１、電源層２２、信号層２３ａ，信号層２
３及びパッド２４間における電気的接続を確保するため
のコンタクトホール２８が形成されている。
【００１１】上記した構成の多層配線基板にあってはＳ
ｉ基板２０の熱膨張係数αsiが2.3×１０-6であるのに
対し、絶縁層２５ａ，２５ｂの熱膨張係数αは３×１０
-6程度であり、Ｓｉ基板２０と絶縁層２５ａ，２５ｂと
の熱膨張係数差はかなり小さくなっている。このため熱
膨張係数差に基づく多層配線基板全体のソリを極めて小
さなものに抑えることができる。また、信号層２３ａ，
２３ｂを覆う絶縁層２６ａ，２６ｂの比誘電率は 2.7と
低く、低誘電率化が図られている。このため信号層２３
ａ，２３ｂにおける伝送時間の遅れの発生を抑制し、信
号処理の高速化に対応することができる。さらにパッシ
ベーション膜２７の形成には感光性のポリイミドが用い
られており、ドライエッチング加工を施すことなく、フ
ォトリソグラフィ工程によりパターンの形成をすること
ができ、工程の簡略化を図ることができる。
ｉ基板２０の熱膨張係数αsiが2.3×１０-6であるのに
対し、絶縁層２５ａ，２５ｂの熱膨張係数αは３×１０
-6程度であり、Ｓｉ基板２０と絶縁層２５ａ，２５ｂと
の熱膨張係数差はかなり小さくなっている。このため熱
膨張係数差に基づく多層配線基板全体のソリを極めて小
さなものに抑えることができる。また、信号層２３ａ，
２３ｂを覆う絶縁層２６ａ，２６ｂの比誘電率は 2.7と
低く、低誘電率化が図られている。このため信号層２３
ａ，２３ｂにおける伝送時間の遅れの発生を抑制し、信
号処理の高速化に対応することができる。さらにパッシ
ベーション膜２７の形成には感光性のポリイミドが用い
られており、ドライエッチング加工を施すことなく、フ
ォトリソグラフィ工程によりパターンの形成をすること
ができ、工程の簡略化を図ることができる。
【００１２】
【発明の効果】以上の説明により明らかなように本発明
に係る多層配線基板あっては、下地基板の上面に該下地
基板の熱膨張係数に近い熱膨張係数を有する第一の層間
絶縁層が形成されているので、多層配線基板全体のソリ
を極めて小さなものに抑えることができる。また、前記
第一層間絶縁層の上面には比誘電率の低い第二の層間絶
縁層が信号層をはさんで形成されているので、該信号層
における伝送時間の遅れの発生を抑制し信号処理の高速
化に対応することができる。さらに最上層には感光性物
質からなるパッシベーション膜が形成されており、フォ
トリソグラフィ工程によりパターンの形成をすることが
でき、工程の簡略化を図ることができる。このように本
発明に係る多層配線基板にあっては、各絶縁層に要求さ
れる特性に適した材料を用いて各絶縁層が形成されてお
り、全体として優れた特性の多層配線基板を提供するこ
とができる。
に係る多層配線基板あっては、下地基板の上面に該下地
基板の熱膨張係数に近い熱膨張係数を有する第一の層間
絶縁層が形成されているので、多層配線基板全体のソリ
を極めて小さなものに抑えることができる。また、前記
第一層間絶縁層の上面には比誘電率の低い第二の層間絶
縁層が信号層をはさんで形成されているので、該信号層
における伝送時間の遅れの発生を抑制し信号処理の高速
化に対応することができる。さらに最上層には感光性物
質からなるパッシベーション膜が形成されており、フォ
トリソグラフィ工程によりパターンの形成をすることが
でき、工程の簡略化を図ることができる。このように本
発明に係る多層配線基板にあっては、各絶縁層に要求さ
れる特性に適した材料を用いて各絶縁層が形成されてお
り、全体として優れた特性の多層配線基板を提供するこ
とができる。
【図１】本発明に係る多層配線基板の実施例を示す模式
的断面図である。
的断面図である。
【図２】従来の多層配線基板の一例を示す模式的断面図
である。
である。
２０ Ｓｉ基板（下地基板） ２１ 接地層 ２２ 電源層 ２３ａ，２３ｂ 信号層 ２５ａ，２５ｂ 絶縁層（第一の層間絶縁層） ２６ａ，２６ｂ 絶縁層（第二の層間絶縁層） ２７ パッシベーション膜
Claims (1)
- 【請求項１】 ＩＣチップが搭載される多層配線基板に
おいて、下地基板の上面に該下地基板の熱膨張係数に近
い熱膨張係数を有する第一の層間絶縁層が接地層と電源
層とをはさんで形成され、前記第一の層間絶縁層の上面
に比誘電率の低い第二の層間絶縁層が信号層をはさんで
形成され、最上層には感光性物質からなるパッシベーシ
ョン膜が形成されていることを特徴とする多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26989292A JPH06120369A (ja) | 1992-10-08 | 1992-10-08 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26989292A JPH06120369A (ja) | 1992-10-08 | 1992-10-08 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120369A true JPH06120369A (ja) | 1994-04-28 |
Family
ID=17478675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26989292A Pending JPH06120369A (ja) | 1992-10-08 | 1992-10-08 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133586A (ja) * | 2018-04-26 | 2018-08-23 | 大日本印刷株式会社 | 多層配線構造体 |
-
1992
- 1992-10-08 JP JP26989292A patent/JPH06120369A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133586A (ja) * | 2018-04-26 | 2018-08-23 | 大日本印刷株式会社 | 多層配線構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488542A (en) | MCM manufactured by using thin film multilevel interconnection technique | |
| US5565706A (en) | LSI package board | |
| JPH0220848Y2 (ja) | ||
| US5768108A (en) | Multi-layer wiring structure | |
| US6203967B1 (en) | Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base | |
| KR20010088866A (ko) | 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판 | |
| US6888218B2 (en) | Embedded capacitor multi-chip modules | |
| GB2189084A (en) | Integrated circuit packaging | |
| JPH06120369A (ja) | 多層配線基板 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JP3272945B2 (ja) | 配線基板の製造方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPH04167596A (ja) | 多層配線基板 | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| EP0735806B1 (en) | Package board | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH07307434A (ja) | 実装基板 | |
| JPS6319896A (ja) | 多層配線基板 | |
| JPH1079578A (ja) | 配線基板の製造方法 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| TWM631476U (zh) | 應用於基板結構的圖案化線路層及基板結構 | |
| JPH06188571A (ja) | 多層配線基板 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| JP3272831B2 (ja) | 多層配線基板、及びこれを用いた半導体装置 |