JPS6319896A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6319896A JPS6319896A JP16379486A JP16379486A JPS6319896A JP S6319896 A JPS6319896 A JP S6319896A JP 16379486 A JP16379486 A JP 16379486A JP 16379486 A JP16379486 A JP 16379486A JP S6319896 A JPS6319896 A JP S6319896A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- insulating film
- multilayer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000000919 ceramic Substances 0.000 claims description 13
- 229920001721 polyimide Polymers 0.000 claims description 11
- 239000009719 polyimide resin Substances 0.000 claims description 8
- 239000004809 Teflon Substances 0.000 claims description 2
- 229920006362 Teflon® Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 55
- 238000009413 insulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチＬＳＩパッケージに適用される多層配線
基板に関するものである。
基板に関するものである。
１枚のセラミック配線基板上に多数のＬＳＩチップを搭
載する、いわゆるマルチチップパッケージ技術は、大型
コンピュータ等の大規模、高速デジタルシステムの主流
をなす実装技術と々シっつあシ、この技術に用いられる
多層配線基板の技術上の進歩にも著しいものがある。こ
の種の多層配線基板の代表例としては、日本電気株式会
社製のスーパーコンピュータＳＸシリーズに用いられた
多層セラミック基板がある（例えば日経エレクトロニク
ス、１９８５年６月１７日号のＰ、２４３〜Ｐ、２６６
）。
載する、いわゆるマルチチップパッケージ技術は、大型
コンピュータ等の大規模、高速デジタルシステムの主流
をなす実装技術と々シっつあシ、この技術に用いられる
多層配線基板の技術上の進歩にも著しいものがある。こ
の種の多層配線基板の代表例としては、日本電気株式会
社製のスーパーコンピュータＳＸシリーズに用いられた
多層セラミック基板がある（例えば日経エレクトロニク
ス、１９８５年６月１７日号のＰ、２４３〜Ｐ、２６６
）。
この多層セラミック基板は、第３図に示すようにセラミ
ック多層配線基板１０上にポリイミド系樹脂を絶縁膜と
する多層配線層２ｏが形成されている。このセラミック
多層配線基板１ｏは、信号用配線層１１．電源用配線層
１２およびスルホール１３が複数のアルミナ・セラミッ
ク基板１４間に積層して形成されている。また、多層配
線層２゜は薄膜状の接地メツシュ層２１および信号層２
２が複数のポリイミド系絶縁膜２３間に積層形成され、
さらにその表面にはＬＳＩチップ３０の電極端子３１と
電気的に接続される最上配線層２４が形成されている。
ック多層配線基板１０上にポリイミド系樹脂を絶縁膜と
する多層配線層２ｏが形成されている。このセラミック
多層配線基板１ｏは、信号用配線層１１．電源用配線層
１２およびスルホール１３が複数のアルミナ・セラミッ
ク基板１４間に積層して形成されている。また、多層配
線層２゜は薄膜状の接地メツシュ層２１および信号層２
２が複数のポリイミド系絶縁膜２３間に積層形成され、
さらにその表面にはＬＳＩチップ３０の電極端子３１と
電気的に接続される最上配線層２４が形成されている。
なお、４０はスルーホール１３に接合された取付パッド
、４１は入出力ビンである。
、４１は入出力ビンである。
そして、絶縁膜２３を形成するポリイミド系樹脂は、有
機材料でありながら耐熱性が高く、絶縁特性が安定、か
つ誘電率が低い。マルチチップＬＳＩパッケージ内の配
線遅延を削減するには配線の静電容量を低減すれば良く
、そのためには誘電率の低いポリイミド系樹脂が適して
いる。前述したＳＸシリーズではこのような構造をとる
ことにより、マシン−サイクル６ｎｓを実現している。
機材料でありながら耐熱性が高く、絶縁特性が安定、か
つ誘電率が低い。マルチチップＬＳＩパッケージ内の配
線遅延を削減するには配線の静電容量を低減すれば良く
、そのためには誘電率の低いポリイミド系樹脂が適して
いる。前述したＳＸシリーズではこのような構造をとる
ことにより、マシン−サイクル６ｎｓを実現している。
〔発明が解決しようとする問題点〕
しかしながら、多層配線層２０の絶縁膜２３を形成する
ポリイミド系樹脂は、誘電正接が０．０２（ＩＭＨ，時
）であり、５１０１の０．００００１ （ＬＭ）Ｉ。
ポリイミド系樹脂は、誘電正接が０．０２（ＩＭＨ，時
）であり、５１０１の０．００００１ （ＬＭ）Ｉ。
時）あるいはＡｔ宜への０．０００２ （ＩＭＨｚ時）
と比べて極めて大きい。この誘電正接が大きいことは、
マシン・サイクル６ｎａ程度では太き々問題でまいが、
マシン・サイクル２ｎｓ以下のシステムを実現しようと
すると、問題となる。すなわち、メツシュ層２１．信号
層２２等の配線導体と接触する絶縁Ｍ２３の材質の特性
は、ｉｉｔ正接が小さいことが望ましい。したがって、
ポリイミド系樹脂を眉間絶縁膜２３の材料として用いる
ことは、パルスの減衰が大きく、マシン・サイクル２ｎ
ＩＩ以下の超高速システムに用いる多層配線基板には不
向きであることがわかった。
と比べて極めて大きい。この誘電正接が大きいことは、
マシン・サイクル６ｎａ程度では太き々問題でまいが、
マシン・サイクル２ｎｓ以下のシステムを実現しようと
すると、問題となる。すなわち、メツシュ層２１．信号
層２２等の配線導体と接触する絶縁Ｍ２３の材質の特性
は、ｉｉｔ正接が小さいことが望ましい。したがって、
ポリイミド系樹脂を眉間絶縁膜２３の材料として用いる
ことは、パルスの減衰が大きく、マシン・サイクル２ｎ
ＩＩ以下の超高速システムに用いる多層配線基板には不
向きであることがわかった。
本発明は前述した従来の問題に鑑みてなされたものであ
シ、その目的とするところは、眉間絶縁膜の実効的な比
誘電正接の値を低下させ、超高速パルスの伝播を可能と
した多層配線基板を提供することにある。
シ、その目的とするところは、眉間絶縁膜の実効的な比
誘電正接の値を低下させ、超高速パルスの伝播を可能と
した多層配線基板を提供することにある。
本発明の多層配線基板は、導電体を内部および表面に有
するセラミック多層基板と、このセラミック多層基板上
に形成された多層回路とを有しており、この多層回路の
絶縁膜が有機樹脂絶縁膜と無機絶縁膜との多層膜よシな
シ、配線導体層がとの多層Ｐ３縁膜で挾持されている構
造を特徴としている。
するセラミック多層基板と、このセラミック多層基板上
に形成された多層回路とを有しており、この多層回路の
絶縁膜が有機樹脂絶縁膜と無機絶縁膜との多層膜よシな
シ、配線導体層がとの多層Ｐ３縁膜で挾持されている構
造を特徴としている。
本発明においては、多層回路の眉間絶縁膜が有機樹脂絶
縁膜と無機絶縁膜との多層膜で形成されるので、比誘電
率、誘電正接の値がさらに低減される。
縁膜と無機絶縁膜との多層膜で形成されるので、比誘電
率、誘電正接の値がさらに低減される。
次に本発明について図面を参照して説明する。
第１図は本発明による多層配線基板の一実施例を示す断
面図であシ、前述の図と同一部分には同一符号を付しで
ある。同図において、内部に配線層１１．１２およびス
ルーホール１３を有するセラミック多層配線基板１０上
には、多層回路５０が形成されている。この多層回路５
０は、複数層の絶縁層５１と配線導体層５２とから構成
されておシ、この絶縁層５１は無機絶縁膜５１ｍの上に
有機樹脂１８縁膜５１ｂが形成され、さらＫその上に無
機絶縁膜５１ｍが形成されるという三層構成に々つてい
る。この有機樹脂絶縁膜５１ｂはポリイミド系樹脂よシ
なシ、無機絶縁膜５１ａはＳＩＯ，よシ々つている。ま
た、この有機樹脂絶縁膜５１ｂの厚さは５〜１５μｍ程
度でらシ、無機絶縁膜５１龜の厚さは５〜１０μｍ程度
である。したがって、絶縁層５１の厚さは１５〜３５μ
ｍとなる。この厚さは配線導体層５２の電気的特性の要
請から決定される。また、配線導体Ｊ１５２の配線の線
幅は１０〜５０μｍの範囲であシ、膜厚は５〜２０μｍ
の範囲にある。
面図であシ、前述の図と同一部分には同一符号を付しで
ある。同図において、内部に配線層１１．１２およびス
ルーホール１３を有するセラミック多層配線基板１０上
には、多層回路５０が形成されている。この多層回路５
０は、複数層の絶縁層５１と配線導体層５２とから構成
されておシ、この絶縁層５１は無機絶縁膜５１ｍの上に
有機樹脂１８縁膜５１ｂが形成され、さらＫその上に無
機絶縁膜５１ｍが形成されるという三層構成に々つてい
る。この有機樹脂絶縁膜５１ｂはポリイミド系樹脂よシ
なシ、無機絶縁膜５１ａはＳＩＯ，よシ々つている。ま
た、この有機樹脂絶縁膜５１ｂの厚さは５〜１５μｍ程
度でらシ、無機絶縁膜５１龜の厚さは５〜１０μｍ程度
である。したがって、絶縁層５１の厚さは１５〜３５μ
ｍとなる。この厚さは配線導体層５２の電気的特性の要
請から決定される。また、配線導体Ｊ１５２の配線の線
幅は１０〜５０μｍの範囲であシ、膜厚は５〜２０μｍ
の範囲にある。
また、配線導体層５２の材料はＣｕ、Ａｕ もしくはＡ
ｔである。配線導体層５２と直接接触している絶縁層は
無機絶縁膜５１＆となっておシ、低い誘電正接の特性に
なっている。配線導体１５２の上下の導体層はグランド
層５３を含んでおシ、配線導体層５２の特性インピーダ
ンスは配線蔵幅と、絶縁層５１の膜厚と、比誘電率とか
ら決定される。
ｔである。配線導体層５２と直接接触している絶縁層は
無機絶縁膜５１＆となっておシ、低い誘電正接の特性に
なっている。配線導体１５２の上下の導体層はグランド
層５３を含んでおシ、配線導体層５２の特性インピーダ
ンスは配線蔵幅と、絶縁層５１の膜厚と、比誘電率とか
ら決定される。
例えば配線導体層５２がｉ［２５ｕｍで絶縁層５１の比
誘電率が３．５の場合、特性インピーダンスを７５Ω程
度にするためには、グランド層５３のパターンがメツシ
ュ状で絶縁層５１の膜厚は約２０μｍ程度が必要である
。この絶縁層５１は、膜厚をすべて５ｌｏｌ膜で形成す
ることは、ストレスが強く、クラックがはいり易いので
、実際的では々く、また、ピンホールが増え、良質々絶
縁膜となシにくい。逆にポリイミド膜のみで形成した場
合は前述した通シ誘電正接が大きく、高速信号伝播には
不向きである。本実施例では絶縁層５１を、ＳｔＯ。
誘電率が３．５の場合、特性インピーダンスを７５Ω程
度にするためには、グランド層５３のパターンがメツシ
ュ状で絶縁層５１の膜厚は約２０μｍ程度が必要である
。この絶縁層５１は、膜厚をすべて５ｌｏｌ膜で形成す
ることは、ストレスが強く、クラックがはいり易いので
、実際的では々く、また、ピンホールが増え、良質々絶
縁膜となシにくい。逆にポリイミド膜のみで形成した場
合は前述した通シ誘電正接が大きく、高速信号伝播には
不向きである。本実施例では絶縁層５１を、ＳｔＯ。
−ポリイミドー８１０２の三層膜で形成することにより
、約２０μｍ膜厚でクラックが々く、良好な絶縁性を有
しかつ高速信号伝播可能な絶縁層が得られる。また、絶
縁層５１をこのように有機樹脂膜５１ｂと、無機絶縁膜
５１１Ｌとの多層膜で形成することにより、有機樹脂膜
５１ｂのみで形成した場合と比べてよシ硬く、逆に無機
絶縁膜５１ａのみで形成した場合と比べてよシ柔軟とな
シ、機械的ストレスに対して強くなる。
、約２０μｍ膜厚でクラックが々く、良好な絶縁性を有
しかつ高速信号伝播可能な絶縁層が得られる。また、絶
縁層５１をこのように有機樹脂膜５１ｂと、無機絶縁膜
５１１Ｌとの多層膜で形成することにより、有機樹脂膜
５１ｂのみで形成した場合と比べてよシ硬く、逆に無機
絶縁膜５１ａのみで形成した場合と比べてよシ柔軟とな
シ、機械的ストレスに対して強くなる。
第２図は本発明の他の実施例を示す断面図であシ・、前
述の図と同一部分には同一符号を付しである。同図にお
いて、セラミック多層配線基板１０の内部には信号用配
線層１１．電源用配線層１２およびスルーホール１３等
からなる導電体があり、表面には多層回路５０が形成さ
れている。裏面にはピン取付パッド４Ｇがアシ、これに
入出力ピン４１が接合されている。多層回路５０は絶縁
層５１′と導体層５２とからなシ、さらに絶縁ｍ ５１
’は無機絶縁膜５１＆と有機樹脂絶縁膜５１ｂとの二層
膜よシなっている。多層回路５０の表面にはＬＳＩチッ
プ３０がリード３２を介して多層回路５０の導体層５２
と電気的に接続されている。多層回路５０内の導体層５
２はセラミック多層配線基板１０の導電体と電気的に接
続されてお）、その一部はスルーホール１３を介して入
出力ピン４０に接続されていも。本実施例では絶縁層５
１′は無機絶縁膜５１ｍと有機樹脂絶縁膜５１ｂとの二
層膜になっている。導体層５２の下部で接する絶縁は有
機樹脂絶縁膜５１ｂであるが、上部及び側面は無機絶縁
膜５１＆が接しており、誘電正接を十分に下げることが
できる。また絶縁層５１′は無機−有機−無機の三層膜
からなる絶縁層５１と比べて二層膜構造であるので、形
成工程が簡単となる効果が得られる。
述の図と同一部分には同一符号を付しである。同図にお
いて、セラミック多層配線基板１０の内部には信号用配
線層１１．電源用配線層１２およびスルーホール１３等
からなる導電体があり、表面には多層回路５０が形成さ
れている。裏面にはピン取付パッド４Ｇがアシ、これに
入出力ピン４１が接合されている。多層回路５０は絶縁
層５１′と導体層５２とからなシ、さらに絶縁ｍ ５１
’は無機絶縁膜５１＆と有機樹脂絶縁膜５１ｂとの二層
膜よシなっている。多層回路５０の表面にはＬＳＩチッ
プ３０がリード３２を介して多層回路５０の導体層５２
と電気的に接続されている。多層回路５０内の導体層５
２はセラミック多層配線基板１０の導電体と電気的に接
続されてお）、その一部はスルーホール１３を介して入
出力ピン４０に接続されていも。本実施例では絶縁層５
１′は無機絶縁膜５１ｍと有機樹脂絶縁膜５１ｂとの二
層膜になっている。導体層５２の下部で接する絶縁は有
機樹脂絶縁膜５１ｂであるが、上部及び側面は無機絶縁
膜５１＆が接しており、誘電正接を十分に下げることが
できる。また絶縁層５１′は無機−有機−無機の三層膜
からなる絶縁層５１と比べて二層膜構造であるので、形
成工程が簡単となる効果が得られる。
なお本実施例では無機絶縁膜５１＆として５ｌｏｚ膜も
しくは５ｉｓＮ４が用いられる。また、有機樹脂膜５１
ｂはポリイミド樹脂膜もしくはテフロン樹脂膜である。
しくは５ｉｓＮ４が用いられる。また、有機樹脂膜５１
ｂはポリイミド樹脂膜もしくはテフロン樹脂膜である。
厚さはそれぞれ５〜２０μｍ程度である。
以上説明したように本発明は絶縁層を、有機樹脂絶縁膜
と無機絶縁膜との多層膜で形成することによシ、実効的
な比誘電率、誘電正接の値を下げ、この絶縁膜でかこま
れる配線導体層の超高速パルス伝播が可能となυ、超高
速システムの実現が可能となるという効果がある。また
、有機絶縁膜の柔軟さと、無機絶縁膜の硬さとを適度に
かねそなえ、機械的強度に優れた絶縁膜を得ることがで
きるという効果がある。
と無機絶縁膜との多層膜で形成することによシ、実効的
な比誘電率、誘電正接の値を下げ、この絶縁膜でかこま
れる配線導体層の超高速パルス伝播が可能となυ、超高
速システムの実現が可能となるという効果がある。また
、有機絶縁膜の柔軟さと、無機絶縁膜の硬さとを適度に
かねそなえ、機械的強度に優れた絶縁膜を得ることがで
きるという効果がある。
第１図は本発明による多層配線基板の一実施例を示す断
面図、第２図は本発明の他の実施例を示す断面図、第３
図は従来の多層配線基板を示す断面図である。 １０会・・・セラミック多層配線基板、１１・・・φ信
号用配線層、１２・・・φ電源用配線層、１３・０・・
スルーホール、１４・・寺・アルミナ・セラミック基板
、３０ＩＩＩＩＩＩ・ＬＳＩチップ、３１・・・会電極
端子、３２・・・・リード、４０書・・・ピン取付パッ
ド、４１・令・・入出力ビン、５０・・φ・多層回路、
５１．５１’・・・・絶縁層、５１＆、５１ｅ・・・・
無機絶縁膜、５１ｂ・・・・有機樹脂絶縁膜、５２・・
・・配線導体層、５３・・・・グランド層。
面図、第２図は本発明の他の実施例を示す断面図、第３
図は従来の多層配線基板を示す断面図である。 １０会・・・セラミック多層配線基板、１１・・・φ信
号用配線層、１２・・・φ電源用配線層、１３・０・・
スルーホール、１４・・寺・アルミナ・セラミック基板
、３０ＩＩＩＩＩＩ・ＬＳＩチップ、３１・・・会電極
端子、３２・・・・リード、４０書・・・ピン取付パッ
ド、４１・令・・入出力ビン、５０・・φ・多層回路、
５１．５１’・・・・絶縁層、５１＆、５１ｅ・・・・
無機絶縁膜、５１ｂ・・・・有機樹脂絶縁膜、５２・・
・・配線導体層、５３・・・・グランド層。
Claims (3)
- （１）表面および内部に導電体が形成されたセラミック
多層配線基板と、前記セラミック多層配線基板の表面に
形成され有機樹脂絶縁膜と無機絶縁膜との多層膜からな
る絶縁層間に前記導電体に接続される配線導体層が挾持
された多層回路とを含むことを特徴とした多層配線基板
。 - （２）前記絶縁層を無機絶縁膜−有機樹脂絶縁膜−無機
絶縁膜の３層膜からなり、配線導体層がこの３層膜によ
り上下から挾持することを特徴とした特許請求の範囲第
１項記載の多層配線基板。 - （３）前記有機樹脂膜をポリイミド樹脂もしくはテフロ
ン樹脂とし、前記無機絶縁膜をＳｉＯ＿２膜もしくはＳ
ｉ＿３Ｎ＿４膜とすることを特徴とした特許請求の範囲
第１項または第２項記載の多層配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379486A JPS6319896A (ja) | 1986-07-14 | 1986-07-14 | 多層配線基板 |
| FR8709926A FR2601501A1 (fr) | 1986-07-14 | 1987-07-15 | Substrat conducteur multicouche |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379486A JPS6319896A (ja) | 1986-07-14 | 1986-07-14 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319896A true JPS6319896A (ja) | 1988-01-27 |
Family
ID=15780825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16379486A Pending JPS6319896A (ja) | 1986-07-14 | 1986-07-14 | 多層配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6319896A (ja) |
| FR (1) | FR2601501A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301086B2 (en) | 2004-01-08 | 2007-11-27 | Yamaha Corporation | Tailpiece of a stringed musical instrument |
| JP2011159649A (ja) * | 2010-01-29 | 2011-08-18 | Kyocera Corp | 配線基板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268992A (ja) * | 1988-09-02 | 1990-03-08 | Nec Corp | 多層配線基板 |
| EP0610631A1 (en) * | 1992-12-28 | 1994-08-17 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Electrical connector |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| DE3234907A1 (de) * | 1982-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer monolithisch integrierten schaltung |
| JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
-
1986
- 1986-07-14 JP JP16379486A patent/JPS6319896A/ja active Pending
-
1987
- 1987-07-15 FR FR8709926A patent/FR2601501A1/fr active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301086B2 (en) | 2004-01-08 | 2007-11-27 | Yamaha Corporation | Tailpiece of a stringed musical instrument |
| JP2011159649A (ja) * | 2010-01-29 | 2011-08-18 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2601501A1 (fr) | 1988-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754371A (en) | Large scale integrated circuit package | |
| CA1226374A (en) | Multilayer wiring substrate | |
| JPS6366993A (ja) | 多層配線基板 | |
| JPH01307236A (ja) | 電子デバイス組立体及びその製造方法 | |
| US4594473A (en) | Substrate having at least one fine-wired conductive layer | |
| US3499219A (en) | Interconnection means and method of fabrication thereof | |
| JPS6253000A (ja) | 半導体の実装構造 | |
| JPS6319896A (ja) | 多層配線基板 | |
| US4743489A (en) | Multilayer wiring substrate | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS62165350A (ja) | 多層配線基板 | |
| JPS6286793A (ja) | 電子部品の実装方法 | |
| JP3839677B2 (ja) | 層間接続ビア構造 | |
| KR920005952Y1 (ko) | 반도체장치 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPS6314494A (ja) | 多層回路基板 | |
| JPS6342437B2 (ja) | ||
| JPS621258A (ja) | マルチチツプパツケ−ジ | |
| JP2908918B2 (ja) | 厚膜薄膜混成多層回路基板 | |
| JPS6168871A (ja) | フレキシブル印刷配線板 | |
| JPS6094794A (ja) | 多層配線基板 |