以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図1は本発明の一実施形態に係る電子機器すなわちMP3(MPEG−1 Audio Layer−3)プレイヤーの外観を示す。MP3プレイヤー11は、後述されるプリント基板ユニットを収容する筐体12を備える。筐体12にはディスプレイパネル13や操作片14が組み込まれる。ディスプレイパネル13には例えば録音された音楽の曲番号やその他の情報が表示される。使用者は操作片14の操作に基づきMP3プレイヤー11に音楽を格納することができる。使用者は操作片14の操作に基づき選曲することができる。
図2に示されるように、プリント基板ユニット16では、プリント配線板17の表面に複数の電子部品すなわち半導体チップパッケージ18a、18bが実装される。半導体チップパッケージ18aは複数の端子19を備える。個々の端子19は対応の端子パッド21に受け止められる。ここでは、半導体チップパッケージ18bはいわゆるBGA(ボールグリッドアレイ)に構成される。したがって、図3から明らかなように、半導体チップパッケージ18bの端子22は半導体チップパッケージ18bおよびプリント配線板17の間に配置される。半導体チップパッケージ18bの端子22は端子パッド23に受け止められる。
図4に示されるように、プリント配線板17の裏面には複数の電子部品すなわちコネクタ24および半導体チップパッケージ25が実装される。半導体チップパッケージ25はいわゆるBGA(ボールグリッドアレイ)に構成される。したがって、図5から明らかなように、半導体チップパッケージ25の端子26は半導体チップパッケージ25およびプリント配線板17の間に配置される。半導体チップパッケージ25の端子26は端子パッド27に受け止められる。
図6に示されるように、プリント配線板17は基板28を備える。基板28は例えばガラス繊維入りの樹脂から成形される。基板28の表面には導電膜29が形成される。導電膜29は例えば銅といった導電材から構成される。
導電膜29には前述の端子パッド21や端子パッド23が仕切られる。端子パッド21、23は半導体チップパッケージ18a、18bごとに基板28の表面に配列される。半導体チップパッケージ18aでは端子パッド21は四角形に沿って順番に配列される。半導体チップパッケージ18bでは端子パッド23は四角形内でマトリックス状に配列される。端子パッド21、23の配列の外縁でプリント配線板17の表面には第1電子部品実装領域30が仕切られる。
同時に、導電膜29には第1裏側領域31が区画される。この第1裏側領域31は半導体チップパッケージ25の裏側に規定される。第1裏側領域31では導電膜29に所定の繰り返しパターンで空隙32が仕切られる。ここでは、導電膜片33が所定の間隔で配列される。個々の導電膜片33は四角形の1辺に平行に1直線に沿って所定の幅で延びる。
基板28の表面では端子パッド21の配列の内側で導電膜29にべた膜34が仕切られる。同時に、基板28の表面には配線パターン35や第1裏側領域31の外側で導電膜29にべた膜36が仕切られる。基板28の表面は満遍なく導電材で覆われる。
図7に示されるように、基板28の表面には、所定の領域でソルダーレジスト膜37がさらに形成される。ソルダーレジスト膜37は、基板28の表面や導電膜29に覆い被さる。ソルダーレジスト膜37は所定の領域で空隙37aを区画する。こういった空隙37aには第1電子部品実装領域30の端子パッド21や配線パターン35の端子パッドが露出する。ソルダーレジスト膜37は例えばエポキシ樹脂といった絶縁材から構成されればよい。ソルダーレジスト膜37は第1裏側領域31に覆い被さる。
図8に示されるように、基板28の裏面には導電膜39が形成される。前述と同様に、導電膜39は例えば銅といった導電材から構成される。導電膜39には前述の端子パッド27が仕切られる。端子パッド27は四角形内でマトリックス状に配列される。端子パッド27の配列の外縁でプリント配線板17の裏面には第2電子部品実装領域41が仕切られる。前述の第1裏側領域31は第2電子部品実装領域41の裏側に規定される。
導電膜39には第2裏側領域42a、42b、42c、42dが区画される。第2裏側領域42a〜42dは第1電子部品実装領域30の裏側に規定される。第2裏側領域42aでは導電膜39に所定の繰り返しパターンで空隙43が仕切られる。第2裏側領域42aでは導電膜片44が所定の間隔で配列される。個々の導電膜片44は四角形の対角線に平行に1直線に沿って所定の幅で延びる。第2裏側領域42bでは空隙45が四角形の1辺に平行に複数列にわたって配列される。第2裏側領域42cでは空隙46が四角形の対角線に平行に複数列にわたって配列される。空隙45、46の形状は四角形でもよく円形でもよい。その他、第2裏側領域42cでは部分的に配線パターン47が区画される。第2裏側領域42dでは配線パターン47のみが区画される。
基板28の裏面では第2裏側領域42a〜42dおよび配線パターン47の外側で導電膜39にべた膜48が仕切られる。基板28の表面は満遍なく導電材で覆われる。
図9に示されるように、基板28の裏面には、所定の領域でソルダーレジスト膜49がさらに形成される。ソルダーレジスト膜49は、基板28の表面や導電膜39に覆い被さる。ソルダーレジスト膜49は所定の領域で空隙49aを区画する。こういった空隙49aには第2電子部品実装領域41の端子パッド27やコネクタ24用の端子パッドが露出する。ソルダーレジスト膜49は例えばエポキシ樹脂といった絶縁材から構成されればよい。ソルダーレジスト膜49はコネクタ24用の端子パッド以外で第2裏側領域42a〜42dに覆い被さる。
以上のようなプリント配線板17では、第2裏側領域42a〜42dで規定される基板28の表面の面積および導電材39の面積の比は、対応する第1電子部品実装領域30で規定される基板28の表面の面積および導電材29の面積の比に合わせ込まれる。すなわち、第2裏側領域42a〜42dの残銅率と対応の第1電子部品実装領域30の残銅率とは等しく設定される。同様に、第1裏側領域31で規定される基板28の表面の面積および導電材29の面積の比は、対応する第2電子部品実装領域41で規定される基板28の表面の面積および導電材39の面積の比に合わせ込まれる。すなわち、第1裏側領域31の残銅率と第2電子部品実装領域41の残銅率とは等しく設定される。こういった設定にあたって第1裏側領域31や第2裏側領域42aでは導電膜片33、44の間隔や幅が調整されればよい。同様に、第2裏側領域42b、42cでは空隙45、46の大きさや配列の間隔が調整されればよい。
プリント配線板17の製造にあたって基板28が用意される。基板28の表面および裏面にはいわゆるサブトラクティブ法に基づき導電膜29、39が形成される。導電膜29、39の形成にあたって基板28の表面には銅箔が張り合わせられる。銅箔の表面には、導電膜29、39の形状を象ったレジストが形成される。続いて基板28の表面および裏面ではソルダーレジスト膜37、49が形成される。
いま、プリント配線板17に半導体チップパッケージ18a、18b、25やコネクタ24が実装される場面を想定する。プリント配線板17の表面および裏面には前述の導電膜29、39が予め形成される。形成にあたって例えばめっき処理が利用される。基板28全面に銅製のべた膜が形成される。べた膜の表面には例えばフォトレジスト膜が形成される。フォトレジスト膜には、導電膜29、39の輪郭を象った空隙が区画される。空隙で導電膜が部分的に除去されると、導電膜29、39には端子パッド21、23、27や第1および第2裏側領域31、42a〜42dが区画される。その後、基板28の表面にはソルダーレジスト膜37、49が形成される。
プリント配線板17の表面にははんだクリームが塗布される。はんだクリームはプリント配線板17の表面にプリントされればよい。続いてプリント配線板17の表面には半導体チップパッケージ18a、18bが配置される。プリント配線板17および半導体チップパッケージ18a、18bはリフロー炉に入れられる。はんだクリームは加熱される。はんだクリームは例えば端子パッド21、23上で端子を包み込む。その後、プリント配線板17および半導体チップパッケージ18a、18bはリフロー炉から取り出される。はんだは冷却される。はんだは固化する。こうして半導体チップパッケージ18a、18bはプリント配線板17の表面に実装される。同様に、コネクタ24や半導体チップパッケージ25はプリント配線板17の裏面に実装される。
前述のように、プリント配線板17では表面および裏面が導電膜29、39で満遍なく覆われる。したがって、プリント配線板17では表面の残銅率と裏面の残銅率とが合わせ込まれる。その結果、リフロー処理後にプリント配線板17の反りは極力回避されることができる。こういった反りは例えば0.5%〜1.0%以内に留められればよい。すなわち、プリント配線板17の長さ100mmあたりで0.5mm〜1.0mm程度を超える反りが回避されればよい。
しかも、プリント配線板17では第1電子部品実装領域30の残銅率と対応の第2裏側領域42a〜42dの残銅率は個々の半導体チップパッケージ18a、18bごとに合わせ込まれる。同様に、第2電子部品実装領域41の残銅率と対応の第1裏側領域31の残銅率は合わせ込まれる。その結果、リフロー工程の加熱中にプリント配線板17の反りは抑制されることができる。したがって、半導体チップパッケージ18a、18bの端子19、22は確実に対応の端子パッド21、23に接触する。接続不良は回避される。
ここで、本発明者はシミュレーションに基づきリフロー工程中のプリント配線板の反りを検証した。図10および図11に示されるように、検証にあたってシミュレーションソフトウェアでは基板の表面および裏面に導電膜が規定された。プリント配線板の表面にははんだクリームが塗布された。シミュレーションの結果、図12に示されるように、基板の長さ100mmあたりで数十μm程度の反りが局所的に発生することが確認された。こういった反りは電子部品の端子と基板上の端子パッドとの接触不良を引き起こす。リフロー工程の完了時に電子部品の端子と基板上の端子パッドとの間で接続不良すなわち通電不良が引き起こされる。なお、基板の板厚は0.6[mm]に設定された。導電膜およびソルダーレジスト膜の膜厚はそれぞれ30[μm]に設定された。はんだクリームの膜厚は120[μm]に設定された。図12中で、ドットの濃度が高まるほど、プリント配線板のレベルは上昇する。すなわち、Z軸値は増大する。
プリント配線板17では、例えば図13に示されるように、第1電子部品実装領域30や第2電子部品実装領域41内でソルダーレジスト膜37、49の膜厚(第2膜厚)よりも大きい膜厚(第1膜厚)の絶縁膜51が形成されてもよい。こういった絶縁膜51の確立にあたって既存のソルダーレジスト膜37、49の表面にマーキングインク膜52が形成されればよい。こういったマーキングインク膜52は、例えば図14および図15に示されるように、絶縁膜51の輪郭に倣ってソルダーレジスト膜37、49の表面にプリントされればよい。マーキングインク膜52は例えば白色その他のエポキシ樹脂から構成されればよい。周知のとおり、マーキングインク膜52は一般にプリント配線板17の識別子その他の文字記号の書き込みにあたって用いられる。このとき、第1電子部品実装領域30の残銅率と第2裏側領域42a〜42dの残銅率とは前述のように合わせ込まれてもよく合わせ込まれてなくてもよい。同様に、第2電子部品実装領域41の残銅率と第1裏側領域31の残銅率とは前述のように合わせ込まれてもよく合わせ込まれてなくてもよい。
一般に、ソルダーレジスト膜37、49やマーキングインク膜52に用いられるエポキシ樹脂の熱膨張係数(=29.5[ppm/℃])は銅製の導電膜29、39の熱膨張係数(=16.6[ppm/℃])や基板28の熱膨張係数(=14〜22[ppm/℃])に比べて大きい。このとき、第1電子部品実装領域30や第2電子部品実装領域41ではソルダーレジスト膜37、49中で端子パッド21、23、27が露出する。その一方で、第2裏側領域42a〜42dや第1裏側領域31はその周囲を含めて完全にソルダーレジスト膜37、49に覆われる。したがって、第1電子部品実装領域30や第2電子部品実装領域41の熱膨張は第2裏側領域42a〜42dや第1裏側領域31の熱膨張に比べて小さい。第1電子部品実装領域30や第2電子部品実装領域41でマーキングインク膜52が積層されると、第1電子部品実装領域30や第2電子部品実装領域41の熱膨張は増加する。その結果、第1電子部品実装領域30や第2電子部品実装領域41で基板28の反りは回避されることができる。
こういったプリント配線板17では、例えば図16に示されるように、前述のマーキングインク膜52に代えて、導電膜29、39や基板28の熱膨張係数よりも大きな熱膨張係数の絶縁膜53がソルダーレジスト膜37、49の表面に形成されてもよい。こういった絶縁膜53は例えば次表の樹脂材料のいずれかから形成されればよい。
第1電子部品実装領域30や第2電子部品実装領域41では絶縁膜53の膜厚や面積が調整されてもよい。加えて、絶縁膜53には例えばシリカ(SiO
2)フィラーが含有されてもよい。シリカフィラーの熱膨張係数(=0.4[ppm/℃])は小さいことから、シリカフィラーの含有量に応じて絶縁膜53の熱膨張係数は調整されることができる。なお、第1電子部品実装領域30や第2電子部品実装領域41の熱膨張が第2裏側領域42a〜42dや第1裏側領域31の熱膨張に比べて大きい場合には、導電膜29、39や基板28の熱膨張係数よりも小さな熱膨張係数の絶縁膜53が第1電子部品実装領域30や第2電子部品実装領域41でソルダーレジスト膜37、49の表面に形成されてもよい。
同様に、プリント配線板17では、図17に示されるように、第1裏側領域31や第2裏側領域42a〜42dでソルダーレジスト膜49、37の膜厚(第2膜厚)よりも大きい膜厚(第1膜厚)の絶縁膜54が形成されてもよい。こういった絶縁膜54の確立にあたって既存のソルダーレジスト膜49、37の表面には特定の絶縁膜55が積層されればよい。こういった絶縁膜55は、例えば図18および図19に示されるように、第1裏側領域31や第2裏側領域42a〜42d内でソルダーレジスト膜49、37の表面にプリントされればよい。この絶縁膜55は例えば導電膜39、29や基板28の熱膨張係数よりも小さい熱膨張係数を有すればよい。こういった絶縁膜55は第1裏側領域31や第2裏側領域42a〜42dで熱膨張を抑制する。その結果、第2電子部品実装領域41や第1電子部品実装領域30で基板28の反りは回避されることができる。なお、第1電子部品実装領域30や第2電子部品実装領域41の熱膨張が第2裏側領域42a〜42dや第1裏側領域31の熱膨張に比べて大きい場合には、例えば図20に示されるように、導電膜39、29や基板28の熱膨張係数よりも大きな熱膨張係数の絶縁膜56が第1裏側領域31や第2裏側領域42a〜42dでソルダーレジスト膜49、37の表面に形成されてもよい。こういった絶縁膜56には前述のマーキングインク膜が用いられてもよい。その他、こういった絶縁膜56は前述の樹脂材料のいずれかから形成されてもよい。
なお、本発明は、MP3プレイヤー11に組み込まれるプリント基板ユニット16やプリント配線板17に適用されることができるだけでなく、携帯電話や携帯情報端末(PDA)、ノートブックパーソナルコンピュータその他の電気機器に組み込まれるプリント基板やプリント配線板に利用されてもよい。
(付記1) 基板と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜とを備えることを特徴とするプリント配線板。
(付記2) 付記1に記載のプリント配線板において、前記導電膜は前記基板の第2面で所定の繰り返しパターンを描くことを特徴とするプリント配線板。
(付記3) 基板の第1面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の導電材製端子パッドを形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
(付記4) 基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜とを備えることを特徴とするプリント基板ユニット。
(付記5) 付記4に記載のプリント基板ユニットにおいて、前記電子部品は半導体チップパッケージであることを特徴とするプリント基板ユニット。
(付記6) プリント配線板に1以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜とを備えることを特徴とするプリント基板ユニットの製造方法。
(付記7) 筐体と、筐体に収容される基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜とを備えることを特徴とする電子機器。
(付記8) 付記5に記載の電子機器において、前記電子部品は半導体チップパッケージであることを特徴とする電子機器。
(付記9) 電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第1面の裏側の第2面に形成される導電膜とを備えることを特徴とする電子機器の製造方法。
(付記10) 基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第1厚みで広がる第1絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント配線板。
(付記11) 付記10に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とするプリント配線板。
(付記12) 付記10に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
(付記13) 付記12に記載のプリント配線板において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
(付記14) 付記10に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
(付記15) 付記14に記載のプリント配線板において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
(付記16) 基板の表面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の端子パッドを形成する工程と、基板の表面にソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域内でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
(付記17) 基板と、基板の表面に実装される1以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第1厚みで広がる第1絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記18) 付記17に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とするプリント基板ユニット。
(付記19) 付記17に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記20) 付記19に記載のプリント基板ユニットにおいて、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
(付記21) 付記17に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記22) 付記21に記載のプリント基板ユニットにおいて、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
(付記23) プリント配線板に1以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第1厚みで広がる第1絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント基板ユニットの製造方法。
(付記24) 筐体と、筐体に収容される基板と、基板の表面に実装される1以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第1厚みで広がる第1絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とする電子機器。
(付記25) 付記24に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とする電子機器。
(付記26) 付記24に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
(付記27) 付記26に記載の電子機器において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
(付記28) 付記24に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第2厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
(付記29) 付記28に記載の電子機器において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
(付記30) 電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の表面に実装される1以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第1厚みで広がる第1絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とする電子機器の製造方法。
(付記31) 基板と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第1面の裏側の第2面の特定領域に第1厚みで広がる第1絶縁膜と、当該特定領域の外側で第2面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント配線板。
(付記32) 付記31に記載のプリント配線板において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とするプリント配線板。
(付記33) 付記31に記載のプリント配線板において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
(付記34) 付記33に記載のプリント配線板において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
(付記35) 付記31に記載のプリント配線板において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
(付記36) 付記35に記載のプリント配線板において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
(付記37) 基板の第1面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の端子パッドを形成する工程と、第1面の裏側の第2面でソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
(付記38) 基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第1面の裏側の第2面の特定領域に第1厚みで広がる第1絶縁膜と、当該特定領域の外側で基板の第2面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記39) 付記38に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とするプリント基板ユニット。
(付記40) 付記38に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記41) 付記41に記載のプリント基板ユニットにおいて、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
(付記42) 付記38に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
(付記43) 付記42に記載のプリント基板ユニットにおいて、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
(付記44) プリント配線板に1以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第1面の裏側の第2面の特定領域に第1厚みで広がる第1絶縁膜と、当該特定領域の外側で基板の第2面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とするプリント基板ユニットの製造方法。
(付記45) 筐体と、筐体に収容される基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第1面の裏側の第2面の特定領域に第1厚みで広がる第1絶縁膜と、当該特定領域の外側で基板の第2面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とする電子機器。
(付記46) 付記45に記載の電子機器において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立するマーキングインク膜とを備えることを特徴とする電子機器。
(付記47) 付記45に記載の電子機器において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
(付記48) 付記47に記載の電子機器において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
(付記49) 付記45に記載の電子機器において、前記特定領域の内外で基板の第2面に前記第2厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第2面で前記第1厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
(付記50) 付記49に記載の電子機器において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
(付記51) 電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の第1面に実装される1以上の電子部品と、基板の第1面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第1面の裏側の第2面の特定領域に第1厚みで広がる第1絶縁膜と、当該特定領域の外側で基板の第2面に第1厚みよりも小さい第2厚みで広がる第2絶縁膜とを備えることを特徴とする電子機器の製造方法。
11 電子機器(MP3プレイヤー)、12 筐体、16 プリント基板ユニット、17 プリント配線板17a(18b) 電子部品(半導体チップパッケージ)、19 端子、21 端子パッド、22 端子、23 端子パッド、25 電子部品(半導体チップパッケージ)、26 端子、27 端子パッド、28 基板、29 導電膜、30 電子部品実装領域、37 第2絶縁膜(ソルダーレジスト膜)、39 導電膜、41 電子部品実装領域、49 第2絶縁膜(ソルダーレジスト膜)、51 第1絶縁膜、52 マーキングインク膜、53 絶縁膜、54 第1絶縁膜、55 絶縁膜、56 絶縁膜。