JP3431247B2 - 薄膜製造方法および薄膜多層基板製造方法 - Google Patents

薄膜製造方法および薄膜多層基板製造方法

Info

Publication number
JP3431247B2
JP3431247B2 JP33429593A JP33429593A JP3431247B2 JP 3431247 B2 JP3431247 B2 JP 3431247B2 JP 33429593 A JP33429593 A JP 33429593A JP 33429593 A JP33429593 A JP 33429593A JP 3431247 B2 JP3431247 B2 JP 3431247B2
Authority
JP
Japan
Prior art keywords
thin film
pattern
resist
metal thin
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33429593A
Other languages
English (en)
Other versions
JPH07202430A (ja
Inventor
千絵 宍戸
幸雄 松山
洋哉 越柴
治久 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33429593A priority Critical patent/JP3431247B2/ja
Publication of JPH07202430A publication Critical patent/JPH07202430A/ja
Priority to US08/781,748 priority patent/US5763123A/en
Application granted granted Critical
Publication of JP3431247B2 publication Critical patent/JP3431247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜製造方法および薄
膜多層基板製造方法に係り、特に、セラミック基板上の
薄膜回路パターン形成のためのフォトレジストを用いた
リソグラフィー工程において、薄膜多層基板製造時の歩
留まりを向上させるために好適な薄膜製造方法、および
柱状金属を構築して、各層間のヴィアとする構造を用い
て各層を接続するような薄膜多層基板の好適な製造方法
に関する。
【０００２】
【従来の技術】従来のＬＳＩ等の薄膜多層基板製造工程
におけるリソグラフィー工程について、１９８３年工業
調査会発行「最新ＬＳＩプロセス技術」第８章に従っ
て、図２を用いて説明する。図２は、従来技術に係るリ
ソグラフィー工程の流れを模式的に示した図である。
【０００３】先ず、加工対象の膜（以下、「下地膜」と
いう）が付いたウエハの前処理（洗浄等）がおこなわれ
る（工程ａ）。その上にフォトレジストが塗布され（工
程ｂ）、さらに、塗布されたフォトレジスト中から有機
溶剤を揮発させるために８０°Ｃ前後の比較的低温で行
うプリベーク（「ソフトベーク」ともいう）が施される
（工程ｃ）。
【０００４】次に、適宜のマスクを介して光を照射し、
マスクのパターンを焼き付ける露光がおこなわれる（工
程ｄ）。露光の後、現像工程では、露光部と非露光部の
適当な溶剤（現像液）に対する溶解度の差を利用して、
塗布されたフォトレジストの不要部分を溶解させること
によって現像がおこなわれ、レジストにパターンが形成
される（工程ｅ）。
【０００５】なお、フォトレジストには露光部が現像液
に不溶になるもの（「ネガ形」といわれる）と、露光部
が現像液に可溶になるもの（「ポジ形」といわれる）と
があり、現今では、パターンの微細化に伴い、解像度を
高くすることのできるポジ形が主流となりつつある。ま
た、現像液は、通常、各レジストに合わせて市販されて
いる専用のものを使用し、ネガ形においては、キシレン
等の有機溶剤、ポジ形においては、アルカリ水溶液を用
いることが多い。
【０００６】現像が済むと、金属顕微鏡あるいは蛍光顕
微鏡を用いた観察が人手によりおこなわれる（工程
ｆ）。通常は、ウエハ面上５〜１０箇所を観察する。観
察の結果、ウエハを次工程に送るか、または、再度現像
工程に戻す、あるいはレジスト工程全体をやりなおすか
が判断される。工程によっては、ウエハを１枚１枚観察
することをせずに、例えば２５枚のウエハからなる１ロ
ットのうちの何枚かを抜き出して観察し、ロット単位で
次工程に送るか、前工程に戻すか判断する場合もある。
【０００７】この後、レジストパターンの未蒸発の有機
成分を揮発させたり、未硬化部分を硬化させるために１
５０〜２００°Ｃ程度の高温での熱処理、ポストベーク
（「ハードベーク」ともいわれる）をおこなう（工程
ｇ）。このようにすれば、下地膜との密着性が向上し、
耐エッチング性も増大するという利点がある。
【０００８】次に、レジストパターンをマスクに、下地
膜のエッチングがおこなわれる（工程ｈ）。レジストパ
ターンのない部分だけがエッチングされてなくなり、レ
ジストパターンのある部分が残る。最後にレジストを除
去すれば（工程ｉ）、ウエハ上にマスクパターンと同様
のパターンが形成されて、リソグラフィー工程が終了す
る。
【０００９】こうしたリソグラフィー工程がウエハ面上
で複数回反復されて薄膜形成が終了すると、裏面の処理
等の所定の処理の後、カッティングされてチップに分離
される。各チップは、様々な試験により良品と不良品と
に選別され（工程ｊ）、不良品は廃棄される。
【００１０】また、特開平２−９４５９４号公報におい
ては、上記の工程ｆで、配線パターンを光学的に顕在化
させて、その欠陥を検出し、検出された欠陥データをも
とに欠陥部分を修正する技術が開示されている。
【００１１】
【発明が解決しようとする課題】上記従来技術は、フォ
トレジストを用いる薄膜パターン製造方法のためのリソ
グラフィー工程に関する一般的な技術である。
【００１２】しかしながら、計算機等で用いられるセラ
ミック基板上の薄膜回路パターンのように基板全体が一
つの構成単位である場合に、上記従来技術を適用するの
は、問題がある。
【００１３】というのも、上記従来技術では、ウエハを
チップに分離した後、不良のチップを廃棄していた。し
かし、計算機等で用いられるセラミック基板上の薄膜回
路パターンのように基板全体が一つの構成単位である場
合には、基板の一部分の廃棄はできないので、欠陥箇所
があると基板そのものを廃棄せざるを得ない。その上、
基板面積が大きいため、欠陥箇所が基板上のどこかに生
ずる可能性は高い。したがって歩留まりを向上させるの
が難しく、結果として生産コストが増大するためであ
る。特に、回路基板を多層にして構成するときは、これ
までおこなってきた工程がすべて無に帰することにな
り、はなはだしい無駄になる。
【００１４】次ぎの問題点は、薄膜製造工程の欠陥の態
様に関するものである。以下、その理解のために、薄膜
製造工程の欠陥がどのような態様で生じるかを説明しよ
う。
【００１５】図２に示されるように、リソグラフィー工
程は、レジストを露光・現像によりパターニングする工
程Ｉと下地膜をエッチングによりパターニングする工程
ＩＩとに分けられる。
【００１６】工程Ｉで発生する欠陥、すなわちレジスト
パターンの欠陥には、ピンホールなど、本来レジストパ
ターンがなければならない場所にもかかわらずレジスト
パターンがないような欠陥（以下、「不足系の欠陥」と
いう）と、レジストの現像残りなど、本来レジストパタ
ーンがあってはならない場所にもかかわらずレジストパ
ターンがあるような欠陥（以下、「余剰系の欠陥」とい
う）とがある。そして、レジストに不足系の欠陥があれ
ば、エッチングされてはならない部分までエッチングさ
れるので、下地膜は、本来エッチングされてはならない
部分もエッチングされるという欠陥が生じ（以下、これ
も「不足系の欠陥」という）、レジストに余剰系の欠陥
があれば、下地膜は、本来エッチングされなければなら
ない部分がエッチングされないという欠陥（以下、これ
も「余剰系の欠陥」という）が生ずる。
【００１７】工程ＩＩで発生する欠陥、すなわち下地膜
の欠陥には、前記のレジストパターン欠陥による不足
系、余剰系の欠陥と、異物やエッチング液の回りが悪い
等の原因で生ずる「エッチング残り」といわれる余剰系
の欠陥とがある。ここで、この２種類の欠陥の特徴につ
いて説明しよう。
【００１８】一般に、レジストパターンの欠陥が原因で
生じた下地膜の不足系の欠陥は、下地膜がない部分に、
下地膜を付加しなければならないので、修正に要する時
間が長いという特徴がある。また、付加した下地膜も基
板の一部になって残るので高い信頼性が要求されるとい
う特徴がある。
【００１９】一方、欠陥の検出のしやすさを比較する
と、余剰系の欠陥は、一般にレジストは、透明なため
に、余剰系の欠陥部の膜厚が薄い場合には、非常に難し
いという特徴がある。レジストの残りは、いくらでも薄
いものが存在する可能性があるので、すべてを検査装置
が検出するのは困難である。レジストの不足系の欠陥
は、欠陥ではない部分を誤って欠陥として指摘するよう
な虚報はあっても、見逃がす可能性は非常に低いという
特徴がある。
【００２０】このような欠陥の発生の態様により、検出
と修正のし安さが違うため、両者を区別しないと、下地
膜を修正する場合に不足系の欠陥を修正する工程がネッ
クになったり、レジストパターンの余剰系の欠陥が検出
するための労力を費やすことになるおそれがあるという
問題点があった。
【００２１】上記一般的な従来技術においては、上記の
ような欠陥は薄膜形成工程が終了するまで放置され、結
果として欠陥部のある基板は不良品として廃棄されると
いう道筋をたどっていた。
【００２２】このような点から見ると、基板の歩留まり
を向上させるためには、基板内の欠陥を見つけ出すとと
もに、これを修正して欠陥が累積しないようにすること
が重要である。
【００２３】上記特開平２−９４５９４号公報記載の技
術は、このように、欠陥が生じた配線パターンを修正し
て欠陥が累積しないようにするための技術について述べ
ている。
【００２４】しかしながら、検査・修正の工程は、一段
階しか想定されておらず、この一段階の検査によって見
逃されると欠陥のある基板ごと廃棄しなければならず、
歩留まり向上という点で問題があった。さらに、この技
術は、不足系の欠陥と余剰系の欠陥の特質に応じた検査
・修正について考慮されておらず、この２種類の欠陥の
特質を利用して能率的に検査・修正を行なうという点で
は、問題があった。
【００２５】本発明は、上記従来技術の問題点を解決す
るためになされたもので、その目的は、従来技術より高
い信頼度で、薄膜形成時の欠陥を累積しないにように
し、かつ、その生じる欠陥の態様の特質を利用して、検
査・修正工程で能率的に検査・修正をおこない、もって
歩留まり高い薄膜製造方法を提供することにある。
【００２６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜製造方法に係る発明の構成は、フォト
レジストを用いたリソグラフィー工程の反復により、基
板上に薄膜回路パターンを形成するための薄膜製造方法
において、（ａ１）配線となる金属薄膜上にフォトレジ
ストを塗布する工程と、（ａ２）前記フォトレジストに
対して露光・現像をおこない、レジストパターンを形成
する工程と、（ａ３）前記（ａ２）の工程で形成された
前記レジストパターンのイメージを光学的に検出するた
めの照明手段および検知手段、ならびにその照明手段と
その検知手段によって検出したレジストパターンのイメ
ージを用いて欠陥部を認識する認識処理手段を具備する
第一の検査装置を用いて検査し、前記レジストパターン
の欠陥位置を指摘する工程と、（ａ４）前記（ａ３）の
工程で指摘された前記レジストパターンの欠陥位置の情
報に基づいて欠陥部を修正する工程と、（ａ５）前記
（ａ４）の工程で修正の済んだ前記レジストパターンを
マスクにして、前記金属薄膜をエッチングして金属薄膜
パターンを形成する工程と、（ａ６）前記（ａ５）の工
程で形成された前記金属薄膜パターンのイメージを光学
的に検出するための照明手段および検知手段、ならびに
その照明手段とその検知手段によって検出したパターン
イメージを認識する認識処理手段を具備する第二の検査
装置を用いて検査し、金属薄膜パターンの欠陥位置を指
摘する工程と、（ａ７）前記（ａ６）の工程で指摘され
た前記金属薄膜パターンの欠陥位置情報に基づいて欠陥
部を修正する工程とを有し、前記（ａ１）ないし前記
（ａ７）の工程を、この順におこなうようにしたもので
ある。
【００２７】また、上記目的を達成するために、本発明
の薄膜製造方法の別の構成は、フォトレジストを用いた
リソグラフィー工程の反復により、基板上に薄膜回路パ
ターンを形成するための薄膜製造方法において、（ｂ
１）配線となる金属薄膜上にフォトレジストを塗布する
工程と、（ｂ２）前記フォトレジストに対して露光・現
像をおこない、レジストパターンを形成する工程と、
（ｂ３）前記（ｂ２）の工程で形成された前記レジスト
パターンのイメージを光学的に検出するための照明手段
および検知手段、ならびにその照明手段とその検知手段
によって検出したレジストパターンのイメージを用いて
欠陥部を認識する認識処理手段を具備する第一の検査装
置を用いて検査し、前記レジストパターンに存在するレ
ジストパターンの余剰系の欠陥とレジストパターンの不
足系の欠陥のうち、少なくともレジストパターンの不足
系の欠陥の位置を指摘する工程と、（ｂ４）前記（ｂ
３）の工程で指摘された前記レジストパターンの欠陥位
置の情報に基づいて欠陥部を修正する工程と、（ｂ５）
前記（ｂ４）の工程で修正の済んだ前記レジストパター
ンをマスクにして、前記金属薄膜をエッチングして金属
薄膜パターンを形成する工程と、（ｂ６）前記（ｂ５）
の工程で形成された前記金属薄膜パターンのイメージを
光学的に検出するための照明手段および検知手段、なら
びにその照明手段とその検知手段によって検出したパタ
ーンイメージを認識する認識処理手段を具備する第二の
検査装置を用いて検査し、金属薄膜パターンの余剰系の
欠陥を指摘する工程と、（ｂ７）前記（ｂ６）の工程で
指摘された前記金属薄膜パターンの欠陥位置情報に基づ
いて欠陥部を修正する工程とを有し、前記（ｂ１）ない
し前記（ｂ７）の工程を、この順におこなうようにした
ものである。
【００２８】また、上記目的を達成するために、本発明
の薄膜多層基板製造方法の構成は、フォトレジストで形
成されたホールパターンを型として、柱状金属を構築
し、その柱状金属を各層の配線を接続するヴィアとする
ような薄膜多層基板製造方法において、（ｃ１）配線と
なる金属薄膜表面の上部を別の金属薄膜で被覆する工程
と、（ｃ２）前記（ｃ１）の工程で前記配線となる金属
薄膜表面の上部に被覆された前記別の金属薄膜上にフォ
トレジストを塗布する工程と、（ｃ３）前記フォトレジ
ストに対して露光・現像をおこなって、ホールパターン
を形成する工程と、（ｃ４）前記（ｃ３）の工程で形成
された前記ホールパターンのイメージを光学的に検出す
るための照明手段および検知手段、ならびにその照明手
段とその検知手段によって検出したパターンイメージか
ら欠陥部を認識する認識処理手段を具備する第一の検査
装置を用いて検査し、ホールパターンにあるホールパタ
ーンの余剰系の欠陥とホールパターンの不足系の欠陥の
うち、少なくともホールパターンの不足系の欠陥の位置
を指摘する工程と、（ｃ５）前記（ｃ４）の工程で指摘
された前記ホールパターンの欠陥位置の情報に基づいて
欠陥部を修正する工程と、（ｃ６）前記（ｃ５）の工程
で修正の済んだホールパターンをマスクとして、前記
（ｃ１）の工程で、前記配線となる金属薄膜表面の上部
に被覆された前記別の金属薄膜のみをエッチングして、
前記配線となる金属薄膜を露出させる工程と、（ｃ７）
前記配線金属パターンのイメージを光学的に検出するた
めの照明手段および検知手段、ならびにその照明手段と
その検知手段によって検出したパターンイメージを認識
する認識処理手段を具備する第二の検査装置を用いて検
査し、前記（ｃ６）の工程で、エッチングされた前記別
の金属薄膜の余剰系の欠陥の位置を指摘する工程と、
（ｃ８）前記（ｃ７）の工程で指摘された、前記別の金
属薄膜の欠陥位置の情報に基づいて欠陥部を修正する工
程と、（ｃ９）前記フォトレジストの前記ホールパター
ン内にめっきにより柱状金属を構築する工程とを有し、
前記（ｃ１）ないし前記（ｃ９）の工程を、少なくとも
一回以上この順におこなうようにしたものである。
【００２９】また、上記薄膜製造方法について、より詳
しくは、前記（ｂ３）のレジストパターンまたはホール
パターンを検査する工程において、前記光学的にレジス
トパターンまたはホールパターンのイメージを検出する
ための前記照明を、前記（ｂ１）の工程で塗布されたフ
ォトレジストが感光しない条件でおこなうようにしたも
のである。
【００３０】さらに詳しくは、前記（ｂ１）の工程で塗
布されたフォトレジストを感光させないように波長・強
度を調整した励起光を照射し、レジストパターンまたは
ホールパターンを蛍光像として検出することにより、前
記（ｂ３）のレジストパターンまたはホールパターンを
検査する工程で、フォトレジストが感光することを防止
するようにしたものである。
【００３１】また詳しくは、前記（ｂ３）のレジストパ
ターンまたはホールパターンを検査する工程において、
前記照明手段によって照明される照明光の強度および照
明時間をチェックし、強度×照明時間からなる照明エネ
ルギー量が規定量を超えた場合、前記照明手段のシャッ
タが閉じる、あるいは、検査中の前記レジストパターン
を退避させるようなレジストの感光防止機能を有する前
記第一の検査装置を用いるようにしたものである。
【００３２】さらにまた詳しくは、前記（ｂ３）のレジ
ストパターンまたはホールパターンを検査する工程にお
いて、前記第一の検査装置が前記レジストパターンまた
は前記ホールパターンの余剰系の欠陥を指摘した場合、
前記検査装置の照明光の波長、強度をレジストが感光す
る条件に切り替えて欠陥部を局所的に露光した後、現像
することによって修正するようにしたものである。
【００３３】また、上記目的を達成するために、上記薄
膜多層基板製造方法について、より詳しくは、前記（ｃ
４）のホールパターンを検査する工程において、前記光
学的にホールパターンのイメージを検出するための前記
照明を、前記（ｃ２）の工程で塗布されたフォトレジス
トが感光しない条件でおこない、前記（ｃ６）のエッチ
ング工程において、レジスト感光部が溶解する液性のエ
ッチング液を使用するようにしたものである。
【００３４】また詳しくは、上記薄膜多層基板製造方法
において、特に、レジストのポストベイクをおこなわな
いようにしたものである。
【００３５】また詳しくは、前記（ｃ４）のホールパタ
ーンの余剰系の欠陥を検査する工程において、前記配線
となる金属薄膜とその上に被覆された前記別の金属薄膜
の反射率の差が大きい波長域の反射光を検出して、前記
被覆された別の金属薄膜の存在を顕在化して、前記ホー
ルパターンの余剰系の欠陥を検出するようにしたもので
ある。
【００３６】さらにまた詳しくは、前記（ｃ７）の前記
別の金属薄膜の余剰系の欠陥を検査する工程において、
検知手段として二つのリニアイメージセンサが近接して
平行に並んだものを使用し、その二つのリニアイメージ
センサを検査対象からの反射光が二つの波長域に分離し
てそれぞれに結像するような配置とし、一方のリニアイ
メージセンサの出力信号を所定のタイミングだけ遅延さ
せて、その出力信号の出力値を、他方の出力信号の出力
値でもって割算処理をして、その割算処理した結果によ
って前記配線となる金属薄膜の上部に被覆された別の金
属薄膜の存在を顕在化して、その余剰系の欠陥を検出す
るようにしたものである。
【００３７】また、使用する材料に関して、より詳しく
は、前記（ｃ１）に記載された前記配線となる金属薄膜
がＣｕ、前記（ｃ２）の工程でその表面上部に被覆する
別の金属薄膜がＣｒ、前記（ｃ２）に記載されたフォト
レジストとしてポジタイプのレジスト、前記（ｃ６）の
記載のエッチングをするために、液性がアルカリ性の溶
剤を用いるようにしたものである。
【００３８】
【作用】上記発明の構成によれば、レジストを露光・現
像によりパターニングする工程Ｉのなかで、一回目の検
査・修正をおこない、しかるのちに、下地膜をエッチン
グによりパターニングする工程ＩＩのなかで、二回目の
検査・修正をおこなう。したがって、一回しか検査・修
正をおこなわない場合に比べると、パターン上の欠陥が
検査で発見され、修正される可能性が高くなり、製造時
の歩留まり向上が図ることができるという作用がある。
特に、欠陥を出さないため他の工程を無駄にしないとい
う観点から、多数の工程を経て製造される多層回路基板
の製造方法に有効である。
【００３９】また、上記発明の構成によれば、一回目の
検査・修正工程ではレジストの不足系の欠陥の検査・修
正をおこない、二回目の検査・修正工程では下地膜の余
剰系の欠陥の検査・修正をおこなう。したがって、下地
膜のエッチングをおこなう前に、レジストパターンを検
査し、不足系の欠陥を修正しておくことによって、下地
膜には余剰系の欠陥しか存在しないようにすることがで
きる。下地膜の不足系の欠陥が生ずる原因はレジストの
不足系欠陥以外にはないからである。さらに、エッチン
グ終了後、今度は下地膜パターンの検査をおこない、見
つかった余剰系の欠陥を除去修正することによって、欠
陥を後に残すことがなくなり、基板の歩留まりを向上さ
せることができる。
【００４０】特に、ヴィアとして用いる柱状金属をめっ
きで構築する場合は、以下のような欠陥の因果関係があ
る。レジストの不足系の欠陥→下地膜の不足系の欠陥→
ヴィアの余剰系の欠陥あるいは、レジストの余剰系の欠
陥→下地膜の余剰系の欠陥→ヴィアの不足系の欠陥そし
て、めっきで形成するヴィアは、下地膜より厚い（背が
高い）。すなわち、欠陥の程度がはなはだしくなるた
め、格別にこの方法の実効があることになる。
【００４１】このように、本発明では、検査・修正を２
段階に分けておこなうことにより、レジストパターン検
査で余剰系の欠陥である薄いレジスト残りの見逃しがあ
っても、以降の下地膜パターンの検査で検出され修正さ
れるため、不都合が発生しないという作用がある。
【００４２】より詳細に説明すると、この発明特有の作
用は、二種類の欠陥の特質を活かして効率的に検査・修
正がおこなえることである。すなわち、前述したよう
に、一般的に下地膜の不足系の欠陥の修正は、余剰系の
欠陥に比べて、長時間を要し、高い信頼度が要求される
ため困難である。したがって、上述のように本発明に係
る方法では、下地膜のエッチングをおこなう前にレジス
トパターンを検査し、レジストの不足系の欠陥を修正し
ておけば、下地膜の修正工程では余剰系の欠陥だけを修
正すれば済むため、不足系の欠陥の修正の困難さという
ことが問題になることはない。よって、技術的に困難な
下地膜の不足系欠陥の修正をせずに済むため、結果とし
て、修正工程が短時間で能率的におこなえるという作用
がある。
【００４３】また、検査という観点からいうと、前述し
たように、２段階の検査をおこなうため、一回目の検査
において見逃した欠陥も、二回目の検査においては、発
見されるので、結果として欠陥を見逃すことがなくなる
ことが期待される。したがって、修正されない欠陥の率
が減って、欠陥を後に残すことがなくなり、もって基板
の歩留まりが向上するという作用がある。
【００４４】
【実施例】以下、本発明に係る各実施例とその詳細な説
明を、図１ないし図１７を用いてて説明する。最初に、
各実施例の概要と工程の流れを説明し、その後に各工程
について詳細に説明しよう。
【００４５】〔実施例１〕以下、本発明に係る一実施例
を、図１を用いて説明する。図１は、本発明の一実施例
に係るリソグラフィー工程の流れを模式的に示した図で
ある。以下、図に沿って、工程を順に説明する。
【００４６】最初に、多層のセラミック基板１０（例え
ば２００ｍｍ×２００ｍｍ程度の大きさ）上に、スパッ
タリングにより加工対象の金属膜２０、例えばアルミニ
ウムを成膜する（工程ａ）。アルミニウムの成膜は、ス
パッタリングのかわりに真空蒸着等ほかの方法でもよ
い。
【００４７】次ぎに、その上にレジスト３０、例えば微
細加工用標準ポジ形フォトレジストＯＦＰＲ−８００
（東京応化工業株式会社製）を塗布し（工程ｂ）、プリ
ベイク（工程ｃ）の後、露光（工程ｄ）、現像（工程
ｅ）によりパターニングする。図１の被加工物の断面図
では、レジストパターンに余剰系欠陥３１、不足系欠陥
３２が生じた様子を示している。
【００４８】次ぎに、レジストパターンの検査をおこな
い（工程ｆ）、検査結果に基づきで欠陥を修正する（工
程ｇ）。なお、検査で、余剰系の欠陥３１が見つかれ
ば、その余剰系の欠陥３１を修正するが、ここで、発明
の本質的からすれば、欠陥部として見つけだし修正した
いのは、不足系の欠陥３２の方である。本実施例では、
不足系の欠陥３２だけが発見されたものとして、不足系
の欠陥３２だけを修正する。
【００４９】修正後に、ポストベイクをおこなう（工程
ｈ）。また、検査と修正をポストベイク前におこなうの
は、修正すべき箇所が余りにも多く、修正よりも、レジ
ストを剥離してパターニングをしなおした方が良いよう
な場合、レジストを剥離できる余地を残しておくためで
ある。というのもポストベイクをするとレジストが硬化
し、下地金属膜と強く密着してしまうと、剥離が難しく
なるからである。
【００５０】次に、金属膜２０をエッチングする（工程
ｉ）。図１の被加工物の断面図では、未修正のレジスト
の余剰系の欠陥３１によるエッチング残り２１と、別の
何らかの原因によるエッチング残り２２が生じた様子を
示している。
【００５１】次ぎに、レジストを剥離し（工程ｊ）、金
属パターンの検査をおこない（工程ｋ）、エッチング残
り２１と２２を検出する。なお、図からも明らかなよう
に、この段階では、エッチング残り２１と２２には、そ
れが未修正のレジストの余剰系の欠陥３１によって生じ
たものか、別の何らかの原因によって生じたものかにつ
いては、何の差もなくなっている。
【００５２】次ぎに、両方のエッチング残りを除去修正
すれば（工程ｌ）、全ての欠陥が修正されたことにな
る。
【００５３】なお、薄膜多層基板を製造する場合は、リ
ソグラフィー工程を複数回反復して製造されるので、各
リソグラフィー工程を本実施例のようにすれば、欠陥が
累積しないので、基板の歩留りが向上する。
【００５４】また、本実施例によれば、レジストパター
ンの不足系の欠陥が修正済みなので、金属パターン修正
は、修正が容易な余剰系の欠陥だけを対象とすればよ
く、修正をあきらめ基板を廃棄するような事態が防げ
る。
【００５５】また、本実施例によれば、レジストパター
ン検査の際、レジスト残りなどの厚さが薄い余剰系の欠
陥を見逃すことがあっても、後で金属パターンの余剰系
の欠陥として検出され、修正されるので不都合が発生し
ない。
【００５６】なお、金属薄膜としては、アルミニウムの
かわりに、金、銅、クロムあるいは適当な合金など、従
来配線パターン形成で用いられてきたものでもよい。ま
た、上述の実施例では、フォトレジストは、ポジ形のも
のを用いたが、ネガ形のもの、例えば標準ネガ形フォト
レジストＯＭＲ−８３（東京応化工業株式会社製）を使
用することも可能である。
【００５７】〔実施例２〕以下、本発明に係る第二の実
施例を、図３および図４を用いて説明する。図３は、本
発明の他の実施例に係るリソグラフィー工程の流れを模
式的に示した図である。図４は、本発明の他の実施例に
係り、図３の工程の続きのヴィアの層を形成するための
工程の流れを模式的に示した図である。
【００５８】第一の実施例との違いは、配線となる金属
膜が保護用の別の金属膜にサンドイッチされた三層構造
となっている点、およびレジストパターンを金属エッチ
ングのためのマスクとしてだけでなく、金属めっきを成
長させるための”形”として使用する点、ならびにポス
トベイクをおこなわない点である。
【００５９】以下、図に沿って、工程を順に説明する。
最初に、多層のセラミック基板１０（例えば２００ｍｍ
×２００ｍｍ程度の大きさ）上に、下側の保護用金属膜
４１、配線となる金属膜２５、上側の保護用金属膜４０
を連続スパッタリングにより形成する（工程ａ）。保護
用の金属は例えばクロムを、配線用の金属は例えば銅を
用いる。こうした三層構造にするのは、銅は、薄膜多層
基板の絶縁膜材料、例えばポリイミドと反応するため、
バリアとなる別の金属が必要だからである。
【００６０】次ぎに、三層の金属膜上にレジスト３５、
例えば高精度めっき用ポジ形フォトレジストＡＺＬＰ−
１０（ヘキスト社製）を塗布し（工程ｂ）、プリベイク
（工程ｃ）の後、露光（工程ｄ）、現像（工程ｅ）によ
りパターニングする。図３の被加工物の断面図では、レ
ジストパターンに余剰系の欠陥３６、不足系の欠陥３７
が生じた様子を示している。
【００６１】次ぎに、レジストパターンの検査をおこな
うが（工程ｆ）、本実施例においては後述の理由によ
り、レジストを感光させないような条件でおこなうこと
に留意する。
【００６２】次ぎに、検査結果に基づき、欠陥を修正す
る（工程ｇ）。本実施例においても第一の実施例と同
様、不足系の欠陥３７の修正が重要であるため、図３の
被加工物の断面図では、不足系の欠陥３７の方だけを修
正した様子を示す。本実施例ではポストベイクはおこな
わない。ポストベイクをおこなうと、熱でレジストパタ
ーンのエッジの角（かど）が丸くなるので、後の工程ｋ
でめっきの”形”として使うことができなくなってしま
うからである。
【００６３】レジスト修正の後、上側の保護用金属膜４
０のエッチングをおこなう（工程ｈ）。エッチング液
は、保護用金属クロムを溶かし、かつ配線金属銅を溶か
さないフェリシアン化カリウム溶液を用いる。
【００６４】この工程ｆで、レジストを感光させないよ
うな条件で検査をおこなうのは、検査でレジストを感光
させると、その感光のため意図しない部分までエッチン
グされるおそれがあるからである。というのも、フェリ
シアン化カリウム溶液はアルカリ性であるため、ポジ形
レジストの感光部をエッチングする作用を持っているか
らである。すなわち、、ポジ形レジストの感光部はポス
トベイクしていない場合にはアルカリ性溶液に対する耐
性がないのである。
【００６５】図３の被加工物の断面図では、エッチング
の結果、未修正のレジストの余剰系の欠陥３６によるエ
ッチング残り４６と、別の何らかの原因によるエッチン
グ残り４７が生じた様子を示している。
【００６６】次に、検査をおこない（工程ｉ）、配線用
金属が露出していない部分として、エッチング残り４６
と４７を検出し、これらを除去修正する（工程ｊ）。
【００６７】こうしてレジストのホールパターン内に配
線用金属が正く露出した状態とした後、配線金属膜２５
を給電部として電気めっきをおこない（工程ｋ）、レジ
ストのホールパターン内に、後に各層配線を接続するヴ
ィアとなる柱状金属５０を形成する。
【００６８】以上の工程の後、例えば、図４に示すよう
な方法により、一層分の配線パターンとヴィアが形成さ
れ、この後、図３の工程ａに戻ることを繰返しおこなえ
ば、多層の薄膜パターンとなる。
【００６９】本実施例においても第一の実施例と同様、
欠陥が累積しないので、基板の歩留りが向上する。
【００７０】また、本実施例のように、レジストを感光
させない条件で検査することは、レジストのエッチング
液に対する耐性を気にせずに自由にエッチング液を選べ
るようにするという利点がある。なお、本実施例では、
工程ｋにおいて、電気めっきで柱状ヴィアを形成した
が、他の方法、例えば化学めっきで形成することも可能
である。
【００７１】〔レジストパターン検査の工程の詳細説
明〕 （Ｉ） レジストパターンを感光させない条件 最初に、検査するため、レジストパターンを感光させな
い条件について、図５を用いて説明する。
【００７２】図５は、照明波長別に、照明エネルギーと
膜減り量の関係をあらわしたグラフである。始めに、レ
ジストパターンを感光させない条件についての意義につ
いて説明しよう。
【００７３】露光部が現像液に不溶になるネガ形の場
合、感光させると、内部での重合反応による硬化がおこ
り、露光部が現像液に可溶になるポジ形の場合、感光さ
せると、内部での分解反応がおこる。
【００７４】ここで、より問題となるのはポジ形レジス
トの感光で、例えば、前記薄膜多層基板製造方法の第二
の実施例において述べたように、感光すると、ある種の
エッチング液（アルカリ溶液）に対する耐性がなくな
り、エッチングのマスクとしての役割が果たせなくなる
という問題が生ずる。
【００７５】ところで、この現象は、エッチング前にポ
ストベイクをおこなう工程（例えば、図１の工程ｈ）が
ある場合には、ネガ形レジスト、ポジ形レジストの如何
にかかわらず、問題とはならない。しかし、今一つ別の
問題がある。フォトレジストは、光が当たると重合なり
分解なりの反応が起こるがこれには変色（以下、「退
色」という）を伴う。検査中に退色が生ずることは、当
然検出画像に影響を及ぼし、安定な欠陥検出の妨げとな
る。したがって、いずれにせよ、レジストパターン検査
はレジストを感光させないようにしておこなうことが重
要である。
【００７６】それでは、レジストパターンを感光させな
い条件について、本発明者がおこなった実験に基づいて
具体的に説明する。
【００７７】本発明者がおこなった実験では、紫色(380
〜425ｎｍ)、青色(420〜490ｎｍ)、緑色(510〜560ｎｍ)
の３波長域について、照明エネルギーを様々に、割り振
って、レジストを照明した後、これを現像して、現像に
よる膜減り量（現像で膜厚が減少する長さ）から感光の
度合いを調べた。試料は、前記第二の実施例で用いたの
と同じ、高精度めっき用ポジ形フォトレジストＡＺＬＰ
−１０（ヘキスト社製）をガラス板に全面塗布し、プリ
ベイクしたものである。現像には、市販の専用現像液を
用いた。
【００７８】図５は、その結果を示したものであり、横
軸に照明エネルギー量、縦軸に膜減り量をとったもので
ある。仮に、膜減り量１μｍ以内であれば感光していな
いと考えることができるとすれば、感光しない条件は、
以下の表１のようになる。感光しない条件は、照明波長
によって大きく異なり、照明波長が短いほど、その条件
が厳しい。レジストの感光を防止するためには、なるべ
く長い波長、例えば500ｎｍ以上の波長域で照明すべき
であることがわかる。
【００７９】
【表１】 （ＩＩ） レジストパターン検査装置 次ぎに、本発明の実施例に係るレジストパターン検査装
置について、図６ないし図８を用いて詳細に説明しよ
う。
【００８０】図６は、本発明の実施例に係るレジストパ
ターン検査装置の動作を説明するための模式図である。
図７は、蛍光波長と励起波長の関係において、励起光と
蛍光の強度特性をあらわしたグラフである。図８は、波
長と分光透過率の関係をあらわしたグラフである。
【００８１】本レジストパターン検査装置は、試料に対
して特定波長の照明光（励起光）を照射し、レジストが
発生する蛍光を検出して、レジストパターン像を得る蛍
光検出によって検査をおこなうものである。
【００８２】最初に、蛍光波長と励起波長の関係におけ
る蛍光の強度特性について説明する。 図８は、フォト
レジストＡＺＬＰ−１０の蛍光分光特性を、分光蛍光光
度計Ｆ−４５００（日立製）で測定した結果を示したも
のであり、励起光の波長を縦軸に、蛍光検出波長を横軸
にとり、相対的な蛍光強度を等高線で示している。蛍光
強度のピークは、励起波長550ｎｍ、蛍光検出波長600ｎ
ｍ付近にあり、これは、励起光として波長550ｎｍ付近
の光を用いると蛍光の発生効率がよいこと、および、発
生する蛍光は波長600ｎｍを中心に分布していることを
示している。この励起波長は、先に（Ｉ）の部分で述べ
たレジストが感光しづらい照明波長域、500ｎｍ以上に
含まれるので、効率のよく蛍光を検出することと、レジ
ストを感光させないことは両立可能である。なお、図
５、表１、図７の実験結果は特定のフォトレジストＡＺ
ＬＰ−１０についての結果をあらわしたものであるが、
調査の結果では、大半のポジ形レジストでも、効率よく
蛍光を検出することと、レジストを感光させないことは
両立可能である。したがって、蛍光検出は、レジストパ
ターンを感光させずに検査するのに適した方法というこ
とができる。
【００８３】図６において、励起フィルタ１０１は、光
源１００から発した光の波長を限定するためのフィルタ
で、例えば検査対象が前記のＡＺＬＰ−１０であれば、
波長510〜560ｎｍの波長の光のみを透過するものを使用
する。
【００８４】また、可変絞り１０６は、試料面および検
出器のセンサ面と光学的に共役な位置にあって、照明範
囲をセンサの検出エリアに合わせて限定する。これは、
センサの検出エリア以外に不要な照明光が当たらないよ
うにし、レジストが受ける照明エネルギーの総量を最低
限にするのが目的である。
【００８５】照明光量計１０７は、光源あるいは可変絞
りの動作不良等による照明強度の変化をモニターするた
めのものであり、特に、照明強度が規定値を越えると、
即座にシャッタ１０８が閉じて、レジストの感光を阻止
する。または、ステージコントローラ２０３によって、
ステージ２０５を移動させ、被検査物を退避させること
によって、レジストの感光を阻止することもできる。さ
らに、照明がケーラー照明となるようにレンズを配置
し、視野内の照明強度を可能な限り均一にする。波長を
限定された励起光はダイクロイックミラー１０３、対物
レンズ１０２を経て、レジストパターン付き基板１０５
に対して落射照明される。
【００８６】そして、レジストパターンからの反射光お
よび蛍光のうち、蛍光だけがダイクロイックミラー１０
３を通過する。ダイクロイックミラーは、特定波長より
短い波長の光は反射し、それより長い波長の光を透過さ
せるようなミラーである。通常の反射光検出ではハーフ
ミラーを用いるのが一般的であるが、蛍光検出の場合は
ダイクロイックミラーを用いると、照明光も蛍光もロス
しないという利点がある。
【００８７】前述のように、蛍光は波長600ｎｍを中心
に分布するから、ダイクロイックミラーは、例えば波長
580ｎｍ以上を透過させるものを用いる。光はさらに反
射光カットフィルタ１０４を経た後、検出器２００に結
像する。反射光カットフィルタ１０４はダイクロイック
ミラー１０３による反射光（波長510〜560ｎｍの光）の
除去作用が必ずしも十分ではないために挿入されるもの
である。図９は、励起フィルタ１０１、ダイクロイック
ミラー１０３、反射光カットフィルタ１０４の分光透過
率を示したものであり、これを見れば、各装置がふさわ
しい波長領域で動作しうるのが理解されるであろう。
【００８８】光源１００には、輝線スペクトルを持ち波
長域を限定するのが容易な水銀ランプ、水銀キセノンラ
ンプなどが適している。検出器２００には、ＴＶカメ
ラ、リニアイメージセンサ、あるいはリニアイメージセ
ンサが複数個並列に並んだＴＤＩ（Time Delay and Int
egration）センサなどを用いることができる。特に、Ｔ
ＤＩセンサは、並列に並んだリニアイメージセンサの個
数倍の検出光量が得られるので、反射光に比べてずっと
弱い蛍光を検出する蛍光検出においては有効である。Ｔ
ＤＩセンサとしては、例えば、５１２〜２０４８画素の
リニアセンサが９６個並列に並んだ装置が公知である。
【００８９】蛍光による検出像は、レジスト自身からの
発光によるものであることから、反射光による像が、下
地による干渉やパターンの段差等の影響で複雑様相を呈
するのに比べて、極めて単純であり、欠陥を指摘するの
に適したものである。図１または図３の説明で述べたよ
うに、レジストパターン検査で重要なのは、レジストの
不足系の欠陥の検出であるが、蛍光が検出されるべき部
分から検出されないのがレジストの不足系の欠陥である
から、反射光像を用いる方式などと比べると、ずっと確
実な検出が可能である。
【００９０】検出器２００で得られた検出画像は、画像
認識処理装置２０１へ送られ、良品の検出画像との比
較、設計データから発生させたパターンとの比較、ある
いは、一定のパターンルール(例えば、線幅、面積、近
接パターンとの距離等)からはずれた部分を欠陥と判定
する特徴抽出法により欠陥部が見つけ出される。
【００９１】〔レジストパターン修正工程の詳細説明〕
次に、図１の工程ｇと図３の工程ｉでおこなわれるレジ
ストパターン修正工程について、図９および図１０を用
いて詳細に説明する。
【００９２】（Ｉ） レジスト不足系の欠陥の修正方法
の種類 先ず、レジスト不足系の欠陥の修正方法について、図９
を用いて種類別に説明しよう。図９は、レジスト不足系
の欠陥の修正方法を種類別に説明するために、被加工物
の断面図を工程別にあらわしたした図である。
【００９３】実施例１と実施例２の説明で述べたよう
に、本発明で、この工程において主眼とするのは、レジ
ストの不足系の欠陥の修正である。以下、この修正方法
を種類別に概説する。
【００９４】図９（ａ）に示すのは、レジストを剥離
し、再度パターニングする方法で、検査装置での指摘欠
陥数があまりに多かった場合に適用する方法である。
【００９５】図９（ｂ）に示すのは、レジストの不足欠
陥を含む局所領域にポジ形レジストを滴下し、はみ出し
た不要部分をスポット的に露光して、その不要部分を除
去して、その後に現像する方法である。
【００９６】図９（ｃ）に示すのは、レジストの不足欠
陥を含む領域にレジストを滴下し、はみ出した不要部分
を、レーザアブレーションにより除去する方法である。
【００９７】なお、使用するレジストについて説明する
と、図９（ｂ）は、露光部を現像時に溶解させる必要
上、ポジ形のフォトレジストでなければならないが、図
９（ｃ）の場合は、ポジ形のレジストでもネガ形のレジ
ストでも、あるいは、ポリイミドのようなものでも使用
可能である。要は、微少量滴下のコントロールが容易な
材料を、適宜用いればよい。
【００９８】また、修正のための装置についていうと、
レジストの余剰系の欠陥の修正は、図９（ｂ）の後半に
示されるスポット露光と現像、または、図９（ｃ）の後
半に示されるレーザアブレーションによっておこなえる
ため、レジストの余剰系の欠陥の修正のために特別の装
置は不要であり、通常用いられている不足系の欠陥の修
正装置を兼用させることができる。
【００９９】次ぎに、図９（ｂ），（ｃ）において、局
所領域へレジストを滴下するための装置についていえ
ば、液体の微小量滴下が可能なインジェクタ、例えば、
セルインジェクタＣＩＪ−１（島津製作所製）と、検査
結果の位置データに基づき同インジェクタの滴下位置に
欠陥位置が来るように自動的に基板を移動させるステー
ジとを組み合わせたものを用いることができる。
【０１００】次ぎに、図９（ｂ）のスポット露光のため
の装置についていえば、例えば、図６のレジストパター
ン検査装置を転用することも可能である。レジストパタ
ーン検査時には、光源側にレジストを感光させない波長
域の光が透過する励起フィルタ１０１を置いたが、これ
を、レジストが感光する波長の光が透過するもの（例え
ば、レジストがＡＺＬＰ−１０なら、400〜450ｎｍの光
を透過するもの）に交換し、可変絞り１０６を微小な矩
形にしてステージを走査すれば、必要な領域だけを露光
できる。ただし、露光に必要な照明エネルギー量の条件
出しは、あらかじめおこなっておくことが必要である。
【０１０１】（ＩＩ） レーザアブレーションで除去す
る装置 次ぎに、図９（ｃ）において、不要なレジストをレーザ
アブレーションで除去する装置について、図１０を用い
て説明しよう。
【０１０２】図１０は、本発明の実施例に係り、レジス
トパターン修正工程において不要なレジストをレーザア
ブレーションで除去する装置の動作を説明するための模
式図である。
【０１０３】先ず、欠陥の位置データをもとに、ステー
ジ２０５が動き、修正すべき箇所が、視野の中心へと移
動する。そして、光源１００にてそれを照明し、ＴＶカ
メラ２１０で欠陥部を確認し、それについてフォーカシ
ングする。
【０１０４】一方、レーザ光源１１０から射出したレー
ザ光は、適切な規格を有する減光用フィルタ１１１を
経、可変絞り１１２により所定のビーム形状に成形され
る。その後、ミラー１１３を通り、シャッタ１１４に至
る。ミラー１１３は、そのレーザ光の大部分を透過させ
て、一部を反射させる性質を有している。
【０１０５】シャッタ１１４の開閉についていえば、前
記の欠陥確認が終了するまでは、シャッタ１１４は閉じ
ておく。シャッタを開くと、レーザ光はミラー１１５で
反射された後、対物レンズ１１６に入射する。
【０１０６】このようにして、レーザが照射された部分
のレジストは、レーザ光エネルギーによるアブレーショ
ン現象で飛散する。レーザとしてしては、レジストが吸
収する比較的波長の短いものがよく、例えば、エキシマ
レーザ、ＹＡＧレーザの第３あるいは第４高調波、Ａｒ
レーザの第２高調波を用いる。
【０１０７】〔エッチング残り検査工程の詳細説明〕 （Ｉ） エッチング残り検査の方法 次に、図１の工程ｋと図３の工程ｇで、おこなわれるエ
ッチング残り検査の方法について、図１１および図１４
を用いて説明する。
【０１０８】図１１は、エッチング残り検査の対象とな
る被加工物の断面図である。図１２は、エッチング残り
検査の対象となる他の被加工物であって、ヴィアを用い
て多層化されているものの断面図である。図１３は、ア
ルミニウムとアルミニウム上のポリイミドにおける波長
と反射率の関係をあらわしたグラフである。図１４は、
銅とクロムにおける波長と反射率の関係をあらわしたグ
ラフである。
【０１０９】図１の工程ｋは、図１１のように、セラミ
ック上または絶縁膜上（薄膜第２層以降）の金属配線パ
ターン余剰部を検査する工程であり、図３の工程ｇは、
図１２のように、レジストのホールパターン内の、配線
用金属上の保護用金属余剰部の検査する工程である。
【０１１０】ここで説明する方法は、図１１に示された
被加工物を検査するために、絶縁膜と金属配線の反射率
の波長特性の違いを、また、図１２に示された被加工物
を検査するために、配線用金属と保護用金属の反射率の
波長特性利用する方法である。
【０１１１】ここでは、例えば、図１１に示された被加
工物については、絶縁膜７０にポリイミド、配線２０に
アルミニウム（以下、この組合せを「試料１」という）
を用いるものとする。また、図１２について示された被
加工物については、配線用金属２０に銅、上側の保護用
金属４０にクロム（以下、この組合せを「試料２」とい
う）を用いるものとする。
【０１１２】今、この各々の試料の光学的な特性につい
て説明しよう。図１３は、試料１のポリイミドとアルミ
ニウムの分光反射率を測定した結果であり、横軸に波
長、縦軸に反射率をとったもののである。ポリイミドに
ついては、図１１に示されるように、実際の基板ではそ
の下に配線のアルミニウムがあるので、ここでの測定試
料も、アルミニウム上にポリイミドを塗布したものを用
いた。
【０１１３】図１３を見れば、試料１のポリイミド上の
アルミニウムパターンを顕在化するには、両者の反射率
の違いが大きい波長４５０ｎｍ以下の光を検出するのが
よいことがわかる。
【０１１４】図１４は、試料２の銅とクロムの分光反射
率を測定した結果であり、横軸に波長、縦軸に反射率を
とったもののである。
【０１１５】この図１３を見れば、図１２に示される銅
上のクロムを顕在化するには、波長４５０ｎｍ以下の光
または波長６５０ｎｍ以上の光を検出するのがよいこと
がわかる。
【０１１６】（ＩＩ） エッチング残り検査装置 次ぎに、エッチング残り検査装置について、図１５から
図１７を用いて説明する。なお、以下において、これら
の装置は、検出光学系以外の部分は図６と同様であるた
め省略し、検出光学系のみを説明することにしよう。
【０１１７】（ＩＩ−１）最初に、本実施例に係るエッ
チング残り検査装置の構成の一例を、図１５を用いて説
明しよう。図１５は、本発明の実施例に係るエッチング
残り検査装置の動作を説明するための模式図である。
【０１１８】光源１００から発した光はハーフミラー１
１８、対物レンズ１０２を介して、試料１０５を垂直上
方から照明（落射照明）する。そうすれば、試料からの
反射光のうち、特定波長域の光だけがフィルタ１０９を
透過し、検出器２００のセンサ面に結像する。フィルタ
１０９は、（Ｉ）で述べた理由により、試料１の場合は
波長４５０ｎｍ以下の光を透過するものを、また、試料
２の場合は波長６５０ｎｍ以上の光を透過するものを用
いる。
【０１１９】また、光源１００としては、水銀ランプ、
キセノンランプ、ハロゲンランプなどを、検出器２００
には、ＴＶカメラ、リニアイメージセンサ、あるいは、
前述したＴＤＩセンサなどを用いることができる。
【０１２０】上述のようにすることにより、試料１で
は、アルミニウムは明るく、ポリイミドは暗く検出さ
れ、また、試料２では、銅は明るく、クロムは暗く検出
される。したがって、画像処理認識装置２０１を用いる
ことにより、明暗により各材質の領域を分け、本来は”
明”であるべき部分が”暗”、あるいは”暗”であるべ
き部分が”明”であるような部分を欠陥として摘出する
ことができる。
【０１２１】（ＩＩ−２）さらに、本実施例に係るエッ
チング残り検査装置の構成の他の一例を、図１６を用い
て説明しよう。図１６は、本発明の実施例に係る他のエ
ッチング残り検査装置の動作を説明するための模式図で
ある。
【０１２２】リングライトガイド１２０は、光ファイバ
の切り口が、多段（図では３段）に円形上に配置され、
対物レンズ１０２の全周より斜めから照明するようにガ
イドするものである。この検査装置の構成によれば、斜
めからも照明することにより、パターンに傾斜があるよ
うな場合（例えば、図１１の配線パターン）でも、これ
を顕在化することが可能である。
【０１２２】（ＩＩ−３）最後に、本実施例に係るエッ
チング残り検査装置の構成のさらに他の一例を、図１７
を用いて説明しよう。図１７は、本発明の実施例に係る
さらに他のエッチング残り検査装置の動作を説明するた
めの模式図である。
【０１２３】本検査装置の構成では、検出器として、２
つのリニアイメージセンサ２１０ａ，２１０ｂが近接し
て平行に並んだもの２１０を用いる（例えば、レチコン
社の商品名「Dual Image Sensor」が公知である）。リ
ニアイメージセンサ２１０ａ，２１０ｂには、それぞれ
フィルタ２２０ａ，２２０ｂが取り付けられている。
【０１２４】フィルタ２２０ａ，ｂは透過波長域が異な
り、したがって、二つのリニアイメージセンサでは検出
波長域が異なり、ステージ２０５を一定速度で連続送り
することによって画像を検出する。
【０１２５】ここで、そのステージ２０５の移動速度を
ｖ、試料面上での二つのリニアイメージセンサ２１０
ａ，２１０ｂの検出エリア間の距離をｄとすれば、一方
のリニアセンサが検出した試料上の同じ場所を、もう一
方のリニアセンサは、時刻ｄ／ｖ分後または前の時間に
通過して、センスすることになる（ステージの行き帰り
で前後が交代する）。
【０１２６】そして、リニアイメージセンサ２１０ａ，
２１０ｂは、入力である光の強度を光電変換して、電圧
値にする。それをＡ／Ｄ変換した後、一方の出力信号を
遅延回路２２１によりのタイミングをｄ／ｖ（あるいは
−ｄ／ｖ）ずらせば、二つの出力信号は、試料の同じ場
所からの信号に他ならない。つまり、この検査装置の構
成によって、試料からの反射光を２波長で検出している
のと同じ機能が提供される。
【０１２７】最終的に、遅延回路２２１ａ，２２１ｂを
経た出力信号は、比率設定器２２３ａ，２２３ｂにより
適当な係数ｋ１，ｋ２が、かけられた後、割算器２２４
により、一方のリニアイメージセンサの出力値を、他方
の出力値で割ったものが画像認識処理装置２０１へと送
られる。
【０１２８】ここで、試料２、すなわち、銅上のクロム
を検出するのが目的であれば、フィルタ２２０ａには波
長４５０ｎｍ以下の光を透過するものを、フィルタ２２
０ｂには波長６５０ｎｍ以上の光を透過するものを用
い、割算器では、センサ２１０ｂからの出力値を、２１
０ａからの出力値で割る。銅とクロムの分光反射率は図
１４のようであるから、センサ２１０ａの出力値と、２
１０ｂの出力値とが大きく異なれば、その部分は銅であ
る。この実施例では、光源１００の波長による強度の違
い、リニアセンサの波長による感度の違い、また、フィ
ルタ２２０ａ，ｂの透過率の違い等があるものの、係数
ｋ１，ｋ２として適切な値を設定して、上記の計算によ
って、割算結果の値が大きい部分が銅と判定できること
になる。
【０１２９】さて、この（ＩＩ−３）に記載した検査方
法は、次のような利点を持つ。すなわち、反射光の強
度、つまり、画像上での明るさ自身は、表面の荒れ具合
や、凹凸に影響されやすく、反射率が高くても表面が荒
れていたり、傾いていたりすると、検出光量が低下する
ということがある。したがって、図１５の実施例は、試
料表面が平らで滑らかな場合には有効であるが、そうで
ない場合には、検出画像中での、例えば銅とクロムの明
るさの大小関係（明が銅、暗がクロム）は安定ではな
い。それに対して、本方法では、より明るい部分を銅で
あるという判定をするのでははなく、銅の分光反射特性
を持つ部分を銅として判定するので、表面の荒れや、凹
凸に影響されることが少なく、より安定して、銅の部分
を検出することが可能である。
【０１３０】なお、図１７では、落射照明しかしていな
いが、図１６のようにリングライトによる照明と組み合
わせてもよい。また、透過波長域の異なる二つのフィル
タは、センサ面に取り付けずに、センサ面と光学的に共
役な位置であれば、照明側、検出側の適当な位置に設け
ればよい。さらに、２つのリニアイメージセンサが近接
して平行に並んで一体となっているものの代わりに、通
常のリニアセンサを２個用いたり、カラーのテレビカメ
ラの赤、緑、青の出力を用いることも可能である。
【０１３１】〔エッチング残り工程の詳細説明〕 （Ｉ） エッチング残り修正装置 図１の工程と図３の工程ｊで用いるエッチング残り修正
装置は、基本的には図１０と同じ構成の装置でよいが、
ここでは金属のエッチング残りを除去するのが目的なの
で、レーザとしてしては、炭酸ガスレーザ、ルビーレー
ザ、エキシマレーザ、ＹＡＧレーザの基本波およびその
高調波等を用いる。レーザが照射されると、その部分は
溶融、蒸発してなくなる。
【０１３２】
【発明の効果】本発明によれば、従来技術より高い信頼
度で、薄膜形成時の欠陥を累積しないにようにし、か
つ、その生じる欠陥の態様の特質を利用して、検査・修
正工程で能率的に検査・修正をおこない、もって歩留ま
り高い薄膜製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るリソグラフィー工程の
流れを模式的に示した図である。
【図２】従来技術に係るリソグラフィー工程の流れを模
式的に示した図である。
【図３】本発明の他の実施例に係るリソグラフィー工程
の流れを模式的に示した図である。
【図４】本発明の他の実施例に係り、図３の工程の続き
のヴィアの層を形成するための工程の流れを模式的に示
した図である。
【図５】照明波長別に、照明エネルギーと膜減り量の関
係をあらわしたグラフである。
【図６】本発明の実施例に係るレジストパターン検査装
置の動作を説明するためのブロック図である。
【図７】蛍光波長と励起波長の関係において、励起光と
蛍光の強度特性をあらわしたグラフである。
【図８】波長と分光透過率の関係をあらわしたグラフで
ある。
【図９】レジスト不足系の欠陥の修正方法を種類別に説
明するために、被加工物の断面図を工程別にあらわした
した図である。
【図１０】本発明の実施例に係り、レジストパターン修
正工程において不要なレジストをレーザアブレーション
で除去する装置の動作を説明するための模式図である。
【図１１】エッチング残り検査の対象となる被加工物の
断面図である。
【図１２】エッチング残り検査の対象となる他の被加工
物であって、ヴィアを用いて多層化されているものの断
面図である。
【図１３】アルミニウムとアルミニウム上のポリイミド
における波長と反射率の関係をあらわしたグラフであ
る。
【図１４】銅とクロムにおける波長と反射率の関係をあ
らわしたグラフである。
【図１５】本発明の実施例に係るエッチング残り検査装
置の動作を説明するための模式図である。
【図１６】本発明の実施例に係る他のエッチング残り検
査装置の動作を説明するための模式図である。
【図１７】本発明の実施例に係るさらに他のエッチング
残り検査装置の動作を説明するための模式図である。
【符号の説明】
１…ウエハ ２…チップエリア １０…セラミック基板 １５…薄膜形成を終了した基板 １１…下地膜 １２…レジスト ２０…金属膜 ２１…レジストの余剰系の欠陥によるエッチング残り ２２…レジストの余剰系の欠陥によらないエッチング残
り ２５…配線となる金属膜 ２６…配線となった金属膜 ３０…レジスト ３１…レジストの余剰系の欠陥 ３２…レジストの不足系の欠陥 ３５…レジスト ３８…局所滴下したレジスト ４０…上側の保護用金属膜 ４１…下側の保護用金属膜 ４６…レジストの余剰系の欠陥によるエッチング残り ４７…レジストの余剰系の欠陥によらないエッチング残
り ５０…柱状金属（ヴィア） ６０…レジスト ７０…絶縁膜 １００…光源 １０１…励起フィルタ １０２…対物レンズ １０３…ダイクロイックミラー １０４…反射光カットフィルタ １０５…試料（基板） １０６…可変絞り １０７…照明光量計 １０８…シャッタ １０９…特定波長域透過フィルタ １１０…レーザ光源 １１１…減光用フィルタ １１２…可変絞り １１３…ミラー １１４…シャッタ １１５…ミラー １１６…対物レンズ １１７…ビーム拡大系 １１８…ハーフミラー １２０…リングライトガイド １２１…リングライトガイドの光源 ２００…検出器 ２０１…画像処理認識装置 ２０２…システムコントローラ ２０３…ステージコントローラ ２０４…オートフォーカスコントローラ ２０５…ステージ ２０６…ディスプレー ２１６…レーザ制御系 ５００〜５０６…レンズ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０５Ｋ 3/00 Ｑ Ｈ０５Ｋ 3/00 3/06 Ａ 3/06 Ｈ０１Ｌ 21/302 ４００ (72)発明者 坂本 治久 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平２−121389（ＪＰ，Ａ) 特開 平４−102395（ＪＰ，Ａ) 特開 平２−94594（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 C23F 1/00 H01L 21/3065 H01L 21/66 H05K 3/00 H05K 3/06

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 フォトレジストを用いたリソグラフィー
    工程の反復により、基板上に薄膜回路パターンを形成す
    るための薄膜製造方法において、 （ａ１）配線となる金属薄膜上にフォトレジストを塗布
    する工程と、 （ａ２）前記フォトレジストに対して露光・現像をおこ
    ない、レジストパターンを形成する工程と、 （ａ３）前記（ａ２）の工程で形成された前記レジスト
    パターンのイメージを光学的に検出するための照明手段
    および検知手段、ならびにその照明手段とその検知手段
    によって検出したレジストパターンのイメージを用いて
    欠陥部を認識する認識処理手段を具備する第一の検査装
    置を用いて検査し、前記レジストパターンの欠陥位置を
    指摘する工程と、 （ａ４）前記（ａ３）の工程で指摘された前記レジスト
    パターンの欠陥位置の情報に基づいて欠陥部を修正する
    工程と、 （ａ５）前記（ａ４）の工程で修正の済んだ前記レジス
    トパターンをマスクにして、前記金属薄膜をエッチング
    して金属薄膜パターンを形成する工程と、 （ａ６）前記（ａ５）の工程で形成された前記金属薄膜
    パターンのイメージを光学的に検出するための照明手段
    および検知手段、ならびにその照明手段とその検知手段
    によって検出したパターンイメージを認識する認識処理
    手段を具備する第二の検査装置を用いて検査し、金属薄
    膜パターンの欠陥位置を指摘する工程と、 （ａ７）前記（ａ６）の工程で指摘された前記金属薄膜
    パターンの欠陥位置情報に基づいて欠陥部を修正する工
    程とを有し、 前記（ａ１）ないし前記（ａ７）の工程を、この順にお
    こなうことを特徴とする薄膜製造方法。
  2. 【請求項２】 フォトレジストを用いたリソグラフィー
    工程の反復により、基板上に薄膜回路パターンを形成す
    るための薄膜製造方法において、 （ｂ１）配線となる金属薄膜上にフォトレジストを塗布
    する工程と、 （ｂ２）前記フォトレジストに対して露光・現像をおこ
    ない、レジストパターンを形成する工程と、 （ｂ３）前記（ｂ２）の工程で形成された前記レジスト
    パターンのイメージを光学的に検出するための照明手段
    および検知手段、ならびにその照明手段とその検知手段
    によって検出したレジストパターンのイメージを用いて
    欠陥部を認識する認識処理手段を具備する第一の検査装
    置を用いて検査し、前記レジストパターンに存在するレ
    ジストパターンの余剰系の欠陥とレジストパターンの不
    足系の欠陥のうち、少なくともレジストパターンの不足
    系の欠陥の位置を指摘する工程と、 （ｂ４）前記（ｂ３）の工程で指摘された前記レジスト
    パターンの欠陥位置の情報に基づいて欠陥部を修正する
    工程と、 （ｂ５）前記（ｂ４）の工程で修正の済んだ前記レジス
    トパターンをマスクにして、前記金属薄膜をエッチング
    して金属薄膜パターンを形成する工程と、 （ｂ６）前記（ｂ５）の工程で形成された前記金属薄膜
    パターンのイメージを光学的に検出するための照明手段
    および検知手段、ならびにその照明手段とその検知手段
    によって検出したパターンイメージを認識する認識処理
    手段を具備する第二の検査装置を用いて検査し、金属薄
    膜パターンの余剰系の欠陥を指摘する工程と、 （ｂ７）前記（ｂ６）の工程で指摘された前記金属薄膜
    パターンの欠陥位置情報に基づいて欠陥部を修正する工
    程とを有し、 前記（ｂ１）ないし前記（ｂ７）の工程を、この順にお
    こなうことを特徴とする薄膜製造方法。
  3. 【請求項３】 フォトレジストで形成されたホールパタ
    ーンを型として、柱状金属を構築し、その柱状金属を各
    層の配線を接続するヴィアとするような薄膜多層基板製
    造方法において、 （ｃ１）配線となる金属薄膜表面の上部を別の金属薄膜
    で被覆する工程と、 （ｃ２）前記（ｃ１）の工程で前記配線となる金属薄膜
    表面の上部に被覆された前記別の金属薄膜上にフォトレ
    ジストを塗布する工程と、 （ｃ３）前記フォトレジストに対して露光・現像をおこ
    なって、ホールパターンを形成する工程と、 （ｃ４）前記（ｃ３）の工程で形成された前記ホールパ
    ターンのイメージを光学的に検出するための照明手段お
    よび検知手段、ならびにその照明手段とその検知手段に
    よって検出したパターンイメージから欠陥部を認識する
    認識処理手段を具備する第一の検査装置を用いて検査
    し、ホールパターンにあるホールパターンの余剰系の欠
    陥とホールパターンの不足系の欠陥のうち、少なくとも
    ホールパターンの不足系の欠陥の位置を指摘する工程
    と、 （ｃ５）前記（ｃ４）の工程で指摘された前記ホールパ
    ターンの欠陥位置の情報に基づいて欠陥部を修正する工
    程と、 （ｃ６）前記（ｃ５）の工程で修正の済んだホールパタ
    ーンをマスクとして、前記（ｃ１）の工程で、前記配線
    となる金属薄膜表面の上部に被覆された前記別の金属薄
    膜のみをエッチングして、前記配線となる金属薄膜を露
    出させる工程と、 （ｃ７）前記配線金属パターンのイメージを光学的に検
    出するための照明手段および検知手段、ならびにその照
    明手段とその検知手段によって検出したパターンイメー
    ジを認識する認識処理手段を具備する第二の検査装置を
    用いて検査し、前記（ｃ６）の工程で、エッチングされ
    た前記別の金属薄膜の余剰系の欠陥の位置を指摘する工
    程と、 （ｃ８）前記（ｃ７）の工程で指摘された、前記別の金
    属薄膜の欠陥位置の情報に基づいて欠陥部を修正する工
    程と、 （ｃ９）前記フォトレジストの前記ホールパターン内に
    めっきにより柱状金属を構築する工程とを有し、 前記（ｃ１）ないし前記（ｃ９）の工程を、少なくとも
    一回以上この順におこなうことを特徴とする薄膜多層基
    板製造方法。
  4. 【請求項４】 前記（ｂ３）のレジストパターンまたは
    ホールパターンを検査する工程において、 前記光学的にレジストパターンまたはホールパターンの
    イメージを検出するための前記照明を、前記（ｂ１）の
    工程で塗布されたフォトレジストが感光しない条件でお
    こなうことを特徴とする請求項２記載の薄膜製造方法。
  5. 【請求項５】 前記（ｂ１）の工程で塗布されたフォト
    レジストを感光させないように波長・強度を調整した励
    起光を照射し、レジストパターンまたはホールパターン
    を蛍光像として検出することにより、前記（ｂ３）のレ
    ジストパターンまたはホールパターンを検査する工程
    で、フォトレジストが感光することを防止することを特
    徴とする請求項４記載の薄膜製造方法。
  6. 【請求項６】 前記（ｂ３）のレジストパターンまたは
    ホールパターンを検査する工程において、 前記照明手段によって照明される照明光の強度および照
    明時間をチェックし、強度×照明時間からなる照明エネ
    ルギー量が規定量を超えた場合、前記照明手段のシャッ
    タが閉じる、あるいは、検査中の前記レジストパターン
    を退避させるようなレジストの感光防止機能を有する前
    記第一の検査装置を用いることを特徴とする請求項４記
    載の薄膜製造方法。
  7. 【請求項７】 前記（ｂ３）のレジストパターンまたは
    ホールパターンを検査する工程において、 前記検査装置が前記レジストパターンまたは前記ホール
    パターンの余剰系の欠陥を指摘した場合、前記第一の検
    査装置の照明光の波長、強度をレジストが感光する条件
    に切り替えて欠陥部を局所的に露光した後、現像するこ
    とによって修正することを特徴とする請求項４記載の薄
    膜製造方法。
  8. 【請求項８】 前記（ｃ４）のホールパターンを検査す
    る工程において、 前記光学的にホールパターンのイメージを検出するため
    の前記照明を、前記（ｃ２）の工程で塗布されたフォト
    レジストが感光しない条件でおこない、前記（ｃ６）の
    エッチング工程において、レジスト感光部が溶解する液
    性のエッチング液を使用することを特徴とする請求項３
    記載の薄膜多層基板製造方法。
  9. 【請求項９】 特に、レジストのポストベイクをおこな
    わないことを特徴とする請求項８記載の薄膜多層基板製
    造方法。
  10. 【請求項１０】 前記（ｃ４）のホールパターンの余剰
    系の欠陥を検査する工程において、前記配線となる金属
    薄膜とその上に被覆された前記別の金属薄膜の反射率の
    差が大きい波長域の反射光を検出して、前記被覆された
    別の金属薄膜の存在を顕在化して、前記ホールパターン
    の余剰系の欠陥を検出することを特徴とする請求項３記
    載の薄膜多層基板製造方法。
  11. 【請求項１１】 前記（ｃ７）の前記別の金属薄膜の余
    剰系の欠陥を検査する工程において、 検知手段として二つのリニアイメージセンサが近接して
    平行に並んだものを使用し、その二つのリニアイメージ
    センサを検査対象からの反射光が二つの波長域に分離し
    てそれぞれに結像するような配置とし、一方のリニアイ
    メージセンサの出力信号を所定のタイミングだけ遅延さ
    せて、その出力信号の出力値を、他方の出力信号の出力
    値でもって割算処理をして、その割算処理した結果によ
    って前記配線となる金属薄膜の上部に被覆された別の金
    属薄膜の存在を顕在化して、その余剰系の欠陥を検出す
    ることを特徴とする請求項３記載の薄膜多層基板製造方
    法。
  12. 【請求項１２】 前記（ｃ１）に記載された前記配線と
    なる金属薄膜がＣｕ、前記（ｃ２）の工程でその表面上
    部に被覆する別の金属薄膜がＣｒ、前記（ｃ２）に記載
    されたフォトレジストとしてポジタイプのレジスト、前
    記（ｃ６）の記載のエッチングをするために、液性がア
    ルカリ性の溶剤を用いることを特徴とする請求項３記載
    の薄膜多層基板製造方法。
JP33429593A 1993-12-28 1993-12-28 薄膜製造方法および薄膜多層基板製造方法 Expired - Fee Related JP3431247B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33429593A JP3431247B2 (ja) 1993-12-28 1993-12-28 薄膜製造方法および薄膜多層基板製造方法
US08/781,748 US5763123A (en) 1993-12-28 1997-01-10 Method for producing thin-film substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33429593A JP3431247B2 (ja) 1993-12-28 1993-12-28 薄膜製造方法および薄膜多層基板製造方法

Publications (2)

Publication Number Publication Date
JPH07202430A JPH07202430A (ja) 1995-08-04
JP3431247B2 true JP3431247B2 (ja) 2003-07-28

Family

ID=18275749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33429593A Expired - Fee Related JP3431247B2 (ja) 1993-12-28 1993-12-28 薄膜製造方法および薄膜多層基板製造方法

Country Status (2)

Country Link
US (1) US5763123A (ja)
JP (1) JP3431247B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10300447A (ja) * 1997-04-23 1998-11-13 K L Ee Akurotetsuku:Kk 表面パターンむら検出方法及び装置
US6849363B2 (en) * 1997-06-27 2005-02-01 Kabushiki Kaisha Toshiba Method for repairing a photomask, method for inspecting a photomask, method for manufacturing a photomask, and method for manufacturing a semiconductor device
US6094965A (en) * 1998-05-29 2000-08-01 Vlsi Technology, Inc. Semiconductor calibration structures and calibration wafers for ascertaining layer alignment during processing and calibrating multiple semiconductor wafer coating systems
US6440641B1 (en) 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
IL138193A0 (en) * 2000-08-31 2001-10-31 Nova Measuring Instr Ltd A method and system for optical inspection of a structure formed with a surface relief
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP4274784B2 (ja) 2002-05-28 2009-06-10 新光電気工業株式会社 配線形成システムおよびその方法
US7179568B2 (en) * 2003-07-10 2007-02-20 Wisconsin Alumni Research Foundation Defect inspection of extreme ultraviolet lithography masks and the like
US7869019B2 (en) * 2007-04-06 2011-01-11 Sony Corporation Device, method, and program for estimating light source
JP4902456B2 (ja) * 2007-07-31 2012-03-21 シャープ株式会社 スジムラ評価装置、スジムラ評価方法、スジムラ評価プログラム、記録媒体及びカラーフィルタの製造方法
EP2467703A1 (en) 2009-08-17 2012-06-27 Nanda Technologies GmbH Method of inspecting and processing semiconductor wafers
JP5781859B2 (ja) * 2011-08-04 2015-09-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法
KR102418198B1 (ko) * 2019-05-15 2022-07-07 전상구 기판 상의 패턴을 측정하는 시스템들 및 방법들
CN111430219B (zh) * 2019-06-27 2022-11-25 合肥晶合集成电路股份有限公司 金属线的去层方法以及器件缺陷检测方法
CN115424950B (zh) * 2022-08-04 2023-10-20 淮安澳洋顺昌光电技术有限公司 检验金属薄膜应力的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017044B2 (ja) * 1979-07-23 1985-04-30 株式会社日立製作所 印刷配線板のパタ−ン検査装置
US4692690A (en) * 1983-12-26 1987-09-08 Hitachi, Ltd. Pattern detecting apparatus
JPS62127655A (ja) * 1985-11-29 1987-06-09 Toshiba Mach Co Ltd レ−ザ描画検査方法および装置
US5278012A (en) * 1989-03-29 1994-01-11 Hitachi, Ltd. Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate

Also Published As

Publication number Publication date
JPH07202430A (ja) 1995-08-04
US5763123A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JP3431247B2 (ja) 薄膜製造方法および薄膜多層基板製造方法
KR100423714B1 (ko) 프린트기판의 검사장치
AU774674B2 (en) Semi conductor structures
US8035058B2 (en) Apparatus for repairing circuit pattern and method for manufacturing display apparatus using the same
US4758094A (en) Process and apparatus for in-situ qualification of master patterns used in patterning systems
TWI639052B (zh) 光罩底板的缺陷檢查方法、篩選方法及製造方法
US5640237A (en) Method and apparatus for detecting non-uniformities in reflective surafaces
WO2012081587A1 (ja) 検査方法、検査装置、露光管理方法、露光システムおよび半導体デバイス
JPH05190419A (ja) 半導体露光方法およびその装置
JP2806747B2 (ja) 顕微測光装置における反射光測定方法
KR100281881B1 (ko) 인쇄회로기판의크림솔더검사장치및검사방법
US5777747A (en) Process for positioning a mask relative to a workpiece and device for performing the process
JP3375732B2 (ja) 薄膜配線の形成方法
JP2008068284A (ja) 欠陥修正装置、欠陥修正方法、及びパターン基板の製造方法
JP2012189567A (ja) パターン欠陥検出装置
CN111426701B (zh) 一种晶圆缺陷检测方法及其装置
JP3768029B2 (ja) パターン欠陥修正装置
JPWO2005064322A1 (ja) 欠陥検査装置および欠陥検査方法
JP4857917B2 (ja) カラーフィルタの外観検査方法及び外観検査装置
JP3924809B2 (ja) 薄膜多層基板の製造方法及びパターン検査装置
JP2002174602A (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置
JPH01136002A (ja) 透明導電膜の位置検出方法ならびにその装置
JP2000146853A (ja) レジストパターンの欠陥検査装置及び欠陥検査方法
JPH0793300B2 (ja) 配線形成方法およびその装置
JP2616732B2 (ja) レチクルの検査方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees