JP4488664B2 - 印刷回路板の表面を平らにする方法 - Google Patents
印刷回路板の表面を平らにする方法 Download PDFInfo
- Publication number
- JP4488664B2 JP4488664B2 JP2001534941A JP2001534941A JP4488664B2 JP 4488664 B2 JP4488664 B2 JP 4488664B2 JP 2001534941 A JP2001534941 A JP 2001534941A JP 2001534941 A JP2001534941 A JP 2001534941A JP 4488664 B2 JP4488664 B2 JP 4488664B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed circuit
- circuit board
- resin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims description 87
- 239000011347 resin Substances 0.000 claims description 86
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 abstract description 166
- 239000010409 thin film Substances 0.000 abstract description 37
- 239000000758 substrate Substances 0.000 abstract description 20
- 238000003475 lamination Methods 0.000 abstract description 15
- 239000012792 core layer Substances 0.000 abstract description 4
- 239000012260 resinous material Substances 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011345 viscous material Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000001837 2-hydroxy-3-methylcyclopent-2-en-1-one Substances 0.000 description 1
- QQWICBKIBSOBIT-WXUKJITCSA-N [(e)-2-(4-bicyclo[4.2.0]octa-1(6),2,4-trienyl)ethenyl]-[[(e)-2-(4-bicyclo[4.2.0]octa-1(6),2,4-trienyl)ethenyl]-dimethylsilyl]oxy-dimethylsilane Chemical compound C1=C2CCC2=CC(/C=C/[Si](C)(O[Si](C)(C)\C=C\C=2C=C3CCC3=CC=2)C)=C1 QQWICBKIBSOBIT-WXUKJITCSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000005605 benzo group Chemical group 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000012261 resinous substance Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0358—Resin coated copper [RCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Description
(関連出願の説明)
この出願は、1999年11月5日に出願された米国仮出願第60/163,666号による優先権を持つ。この出願は、この引用により、1999年11月5日に出願された米国仮出願第60/163,666号をその全体について組み込むものである。
【0002】
(技術分野)
本発明は、コア積層印刷回路板の製造方法に関する。
【0003】
(発明の背景)
より高い信頼性、よりよい性能、および、より低いシステムコストの要求は、新しい高密度パッケージ(HDP)技術と新しい小型化電子システムの現在の発展の背景にある駆動力である。高密度相互接続構造の達成のため、異なる技術的アプローチが可能である。これらは、一般的に、印刷回路板、同時焼成(co-fired)セラミックまたは薄膜技術などの既存の技術の発展に基いている。これらの技術は、それぞれ、特有の長所と短所をもつ。
【0004】
最高の相互結合密度を最良の性能で達成することとなると、多層薄膜技術が最高性能の技術として一般的に受け入れられている。高い密度の相互結合パターンは、2つの微細線ルート(routing)層のみを用いて実現できる。これらの薄膜構造は一般に、薄膜層のための担持体としての機能のみを有するシリコン、ガラスまたはセラミックの基板、またはさらに金属の基板の上にも作成される。そのような基板の上へのダイのアッセンブリの後で、基板自体がパッケージされねばならない。積層またはセラミックの高密度相互結合基板と比べると、これは重要な欠点である。積層またはセラミックの高密度相互結合基板は、オーバー・モールド(overmoulding)や半田ボール付加を除いて、追加のパッケージを必要とせずに、ボール・グリッド・アレイ「挿入」("interposer")基板として考えることができる。
【0005】
積層技術によって製造される印刷回路板は、厚い金属線(たとえば20〜60μm厚さの伝導体)を相互結合線として用い、厚い誘電層(たとえば25〜100μm)を層間絶縁体として使用する。他方、薄膜技術は、薄い金属線(たとえば2〜5μm厚さの伝導体)と薄い誘電層(たとえば5〜10μm厚さのMCM−D絶縁体)を使用する。この技術における線とその間隔の特徴的な寸法は、容易に20μmへ、さらに10μmへと小さくできる。したがって、薄膜技術においてよりも印刷回路板技術において、金属の厚さと誘電体の厚さのオーダーが大きくなり得る。また、積層体は、薄膜層との信頼できる被覆を可能にするために、局所的な規模で十分に平らであるべきである。これは、平面形成を必要とする。
【0006】
今までの技術は、平面の形成において十分ではなかった。たとえば、表面を平らにするため、樹脂は印刷回路板の表面の上に形成される。しかし、これは、複雑であったし、また、時には有効でなかった。特に、以前は、印刷回路板をスピンしている間に、印刷回路板の表面の中央に樹脂材料を落としていた。遠心力のために、樹脂材料は印刷回路板の上側表面の上で広がる。しかし、この方法は、その処理が複雑である。さらに、印刷回路板の上側表面での樹脂材料は、完全には平らでないことがある。
【0007】
発明の1つの目的は、高度に平面状の外表面を持つコア積層印刷回路板を製造することである。
【0008】
発明のもう1つの目的は、薄膜多層構造の形成に適した基板をもつ印刷回路板を提供することである。
【0009】
発明の他の目的は、薄膜トップ層と印刷回路板の形のコア層との間の電気的接続を持つ印刷回路板を提供することである。
【0010】
(発明の概要)
本発明は、高度に平面的な外表面を持つコア積層印刷回路板を製造する方法に関連する。提供される方法は、印刷回路板(PCB)に接着された、前もって形成しておいた平坦素材の使用からなる。1つの実施の形態では、この平坦素材は、シートの形状であり、少なくとも、相互に境を接する2種の下位層を含む。第1の下位層の材料は、積層ステップの間に流れる性質を持つ樹脂または粘性の物質である。第2の下位層は、1つの実施の形態では、犠牲層であり、第1の下位層のための担持体としてのみ役立つ。この第2の下位層の材料は、樹脂または粘性の物質でなく、積層ステップの間に流れる性質を持たない。1つの実施の形態では、前記の前もって形成しておいた平坦素材は、樹脂を被覆した銅(Resin Coated Copper、RCCと略する)の薄片である。このRCC薄片は、樹脂(または積層ステップにおいて流れる他の材料)の第1の下位層と銅(または他の伝導体)の第2の下位層とのシートの形状に形成される。
【0011】
1つの実施の形態では、この製造方法は、印刷回路板の上に前記の前もって形成しておいた平坦素材のシートをおくことを含む。印刷回路板の上側表面は、割れ目、ヴィアなどにより、平らでないことがある。前記の前もって形成しておいた平らなシートは、第1の下位層で、印刷回路板の上側表面の上におかれる。この段階では、第1の下位層は、割れ目、ヴィアなどを充填しない。積層ステップの少なくとも1部の時間において、一様な圧力が、印刷回路板の上側表面を被覆する前記の平坦素材に加えられる。1つの実施の形態では、この一様な圧力が、積層ステップの間に鉄の板を用いて印加される。したがって、第1の下位層の樹脂の材料は、流れて、印刷回路板の上側表面の割れ目、ヴィアなどを充填する。さらに、前記の平坦素材に加えられる一様な圧力により、樹脂の第1の下位層は平らにされる。
【0012】
積層ステップの後で、第2の下位層が完全にまたは部分的に除去される。好ましい実施の形態では、前記の第1の下位層がRCC薄片であり、このRCC薄片を被覆する第2の下位層(例えば銅の層)は、犠牲層として機能し、エッチングなどにより除去でき、したがって、全体にまたは実質的に平面状のエポキシ表面を残す。また別の実施の形態では、第2の下位層(例えば銅の層)を、相互結合層としてパターンニングすることもできる。さらに、1つの実施の形態では、1以上のRCC薄片が連続的に積層される。
【0013】
これら及び他の発明の効果は、発明の詳細な説明と図面とを参照することにより当業者にとって明らかである。
【0014】
(発明の実施の形態の詳細な説明)
この発明を説明するために、製造方法の好ましい実施の形態が以下に説明される。当業者にとって明らかなように、発明の別の及び同等な実施の形態も、発明の真の趣旨からはずれることなく、着想でき、また、具体化できる。
【0015】
発明の1つの観点では、平面状の中間境界層が、印刷回路板と、薄膜技術を用いる複数の層の間に作成される。図1には、本発明の1つの実施形態によるMCM−SL/D基板の断面が図式的に示される。印刷回路板(PCB)のコア層(芯板)(9)には、印刷回路板の前面と背面を接続するために区画された複数のヴィア(10)が形成される。この印刷回路板の上に、複数の電気伝導層(6)と複数の絶縁層(8)が、樹脂で被覆された銅(以下、樹脂被覆銅またはRCCと略する)の薄片を用いて堆積される。大きなヴィア(7)は、伝導層(6)を接続するために存在する。図1に示されるように、伝導層は、クラッド層(6a)、シード層(6b)およびめっき層(6c)からなる。
【0016】
印刷回路板の上側表面の上に、平面状の中間境界層がある。この中間境界層は、この構造の異なるレベルに形成できる。たとえば、図1に示されるように、平面状の中間境界層は樹脂層(12)である。別の例では、樹脂層(8)を中間境界層として考えることができる。図2を参照すると、前もって形成された平坦素材の1例の断面が示される。1つの実施形態では、この平坦素材は、シートの形状で、前もって形成されており、相互に境を接する少なくとも2種の下位層を含む。第1の下位層の材料は、積層ステップの間に流動する性能を持つ樹脂材料または粘性材料である。第2の下位層は、1つの実施形態では、犠牲層であり、第1の下位層のための担持体としてのみ機能する。第2の下位層の材料は、樹脂材料や粘性材料でなく、積層ステップの間に流動する性能を持たない。1つの実施の形態では、前もって形成された平坦素材は、樹脂被覆銅(RCC)の薄片である。RCC薄片は、樹脂(または、積層ステップの間に流動する他の材料)の第1の下位層と銅(または他の伝導体)の第2の下位層とからなるシートとして形成される。
【0017】
図2には、第1の下位層(24)が示される。好ましい実施の形態では、第1の下位層(24)の材料は樹脂である。この材料は1種の樹脂または多種の樹脂からなる。たとえば、好ましい実施形態では、第1の下位層(24)は重合されない複数の層(すなわち、異なる程度に重合された複数の層)の積み重ね構造である。樹脂の積み重ね構造の1例は、「C」型樹脂(ほぼ50%の重合の程度)と「B」型樹脂を含み、厚さ70μmである。典型的には、印刷回路板の上側表面と接触する樹脂は、より少ない程度に重合される。別の例では、第1の下位層は1種の樹脂(たとえば「B」型)からなる。1つの実施形態において、第2の下位層は、17μmの厚さの銅層である。第2の下位層は固い担持体として機能し、樹脂の第1の下位層の取り扱いを可能とし、また、処理の間に用いられる圧力に耐える。
【0018】
図1に示されるように、印刷回路板の上側表面は平面状ではない。これは、ヴィア(たとえば大きなヴィア(7))、割れ目などによる。樹脂は、印刷回路板の上側表面を平らにするように作用して、その表面が印刷回路板の上側表面の上において、平面状または実質的に平面状になるようにする。たとえば、樹脂層(8)は、印刷回路板の上側表面を平らにする。他の例として、樹脂層(12)は、同様に印刷回路板の上側表面を平らにする。この樹脂層(12)において、より小さいヴィア(5a)が区画される。樹脂層が表面を平らにされているので、他の層が、その樹脂層の上に形成できる。1つの実施形態では、複数の薄膜層が樹脂層の上に堆積される。例えば、図1に示されるように、第1の薄膜金属層の積み重ね構造(4a)が作成されパターンが形成される。他の層は、この第1の薄膜層の上に形成できる。図1に示されるように、複数の誘電層(3)が第1の薄膜層の上に堆積される。第2の薄膜金属層の積み重ね構造(4b)が作成され、そして、Y方向に相互接続パターンを形成するためにパターンが形成される。この複数の伝導層は、その中に区画される開口、ヴィア(5c)を用いて接続される。一連の複数の薄膜伝導層と薄膜誘電層が追加できる。それらの伝導層は、その中に区画される開口やヴィアを用いて接続される。
【0019】
1つの実施の形態では、薄膜金属層(4)は、スパッター法で形成されたシード層の上にパターンをめっきすることにより、基板の上に最初に堆積される。この技術は以下のステップからなる。
1.薄いシード層のスパッター法による堆積(たとえば約30nmのTiと200nmの銅)
2.レジスト層の堆積とパターン形成(たとえば15μmのAZ4562)
3.こうして形成されたパターンへの銅の電着
4.レジスト層の除去
5.Ti/Cuシード層の(湿式)エッチバック
この層の上に、多層構造または半田マスク層を形成するため、複数の薄膜誘電層(3)が形成できる。この層は、異なる種類からなっていてもよく、また、好ましくは、低い硬化の程度の材料である。例としては、SU8光エポキシ材料(ソーテック・マイクロシステムズ社)、オーモサ(Ormocer)(ヘレアウス(Hereaus)社)およびサイクロテン(Cyclotene)(ダウ社)。この薄膜誘電層(3)を形成するために使用される他の技法は以下を含む。
1.誘電材料のスピンコーティング
2.この層の予備焼成(乾燥)
3.マスク・アライン装置の上での露光
4.この層の湿式定着
5.この誘電層の堅焼または硬化
このステップの後で、金属層の処理と誘電層の処理を交互に繰り返すことができる。
【0020】
適当な数の層の堆積の後で、最後の金属層は、フリップ・チップ、ワイヤ・ボンディングまたは表面取りつけアッセンブリを可能にするために、部分的に変更できる。2つの主な可能性がある。
1.Ni/Au電着: このステップは、銅めっきの後で、かつ、レジストの除去とシード層のエッチバックの前に、行われる。
2.非電着性Ni/Auめっき: 銅の積層の仕上げの後に、NiとAuが、すべての露出された銅表面領域に選択的にめっきされる。
【0021】
1つの実施の形態では、薄膜層と印刷回路板のコアの間に電気的接続を提供するため、ヴィア穴が、エポキシ樹脂にレーザーで穴をあけて形成される。銅が基板の上側表面に存在しないので、50μm以下の直径のヴィア穴が得られる。これらのヴィア穴は、常に銅の積み重ね構造の上で終わる。Ni:P/Au無電着めっきは、ヴィア穴を部分的に埋めるために使用でき、この基板の基部の上に堆積される薄膜金属配線に、よい電気的接触を提供する。平面状の印刷回路板の上に、複数の薄膜層が構成できる。
【0022】
たとえば、図1は、ボール・グリッド・アレイを用いたフリップ・チップである(すなわち上下逆に位置される)チップ(1)を示す。2つの半田ボール(2)が、チップ(1)を薄膜の頂部の金属層に接続している。したがって、図1に示されるように、印刷回路板の表面を平らにするとき、樹脂(12)は、薄膜の積み重ね構造と印刷回路板の積み重ね構造の間のインタフェース層または中間境界層として機能する。
【0023】
この方法は、印刷回路板の上に、前もって形成された平坦素材のシートを置くステップを含み、これにより、その第1の下位層は、印刷回路板の上側表面と接触するようになる。図6aは、樹脂層(8)と第2の下位層(26)を含むRCC薄片の印刷回路板の図式的な断面を示す。ヴィア(10)は、印刷回路板のコアの中に存在し、適当な熱化学的性質を有する材料で満たすことができる。さらに、印刷回路板は、金属層(たとえばシード層の上にめっきされた銅)を含む。そして、印刷回路板のコアの上に存在するクラッド層が、金属層を区画するために使用される。積層の前に、前もって形成された平坦素材の、割れ目、ヴィアなどを充填しない第1の下位層が、印刷回路板の上側表面の上に位置する。
【0024】
鉄の板(28)は、図6aに示されるように、RCC材料の両側に置かれる。積層の間に、RCC薄片は、鉄の板(28)により締めつけられる。図6bに示されるように、炉の中で真空雰囲気で全素子を加熱しつつ、等圧が加えられる。真空雰囲気は気体及び/または湿気が存在しないことを保証する。この圧力は、鉄の板の表面で一定である。こうして、樹脂(8)は流動して、すべての開口を充填するように押される。一方、架橋/重合が起こり、第2の下位層に境を接する樹脂の表面が平坦化される。
【0025】
図6cは、等圧が加えられている、図6aに示す印刷回路板(PCB)と樹脂の第2下位層(12)との図式的な断面を示す。積層の後で、第2の下位層の材料は、完全にまたは部分的に除去できる。図6cには、樹脂(8)に境を接する第2の下位層が除去されていることを示す。好ましい実施の形態では、この第2の下位層はRCC薄片であり、たとえば銅担持体を用いてエッチングなどによりRCC薄片を覆う銅層は除去できて、全部または一部の平らなエポシキ表面が残される。別の実施の形態では、この銅層について、また、相互結合層としてパターン形成がなされる。ヴィアと伝導体は樹脂(8)の中に形成される。その後で、樹脂(12)と伝導体を含む第2のRCC薄片が、伝導体/誘電体の第2の積み重ね構造を区画するために追加される。図6bの方法と同様に、積層の間に、等圧が、鉄の板(28)を用いて第2のRCC薄片に加えられるので、第1の下位層の材料は、たとえば樹脂(8)の中のヴィアの割れ目の中に押される。その後で、第2の下位層(銅)に境を接する樹脂の表面が実質的に平らにされる。
【0026】
図6dは、除去される第2RCC薄片の伝導層を備えた図6cに示す印刷回路板の図式的な断面を示す。さらに、樹脂(12)の厚さが、図3についてさらに詳細に説明されるように、電気的考慮のために調整される。樹脂は、プラズマエッチにより除去できる。図6eは、伝導体のレベルまでエッチされる樹脂(12)の層を備えた図6dに示す印刷回路板の図式的な断面を示す。図4に関してより詳細に説明されるように、樹脂(12)は、樹脂のレベルが銅接続部と同じになるようにたとえば化学機械研磨(CMP)により除去される。
【0027】
図3は、本発明の他の実施形態における、コア(9)の上の伝導層(6)と誘電層(8)からなる印刷回路板の図式的な断面を示す。この印刷回路板の積み重ね構造の上に、本発明の1つの実施形態による、樹脂被覆銅(RCC)薄片から発する樹脂(12)が示される。この樹脂(12)の上に、薄膜技術による積み重ね構造が存在する。図1と同様に、この薄膜技術による積み重ね構造は伝導層(4)と誘電層(3)からなる。チップ(1)は、ボール・グリッド・アレイのパッケージ(2)の技術を用いて取りつけられたフリップ・チップである。ヴィア(5)は、樹脂(12)の中でパターンが形成され、その下にある銅伝導材料(6)と接続する。図1と同様に、樹脂層(12)の上側表面は平らであり、印刷回路板の上側表面と適合されていない。
【0028】
印刷回路板と、薄膜技術を用いた層との間の中間境界層の希望の電気的性質に依存して、樹脂層の厚さが調整される。たとえば、もしインピーダンス整合をしたいのならば、中間境界層の厚さは減少できる。いくつかの用途では、利用できるRCC層は、たとえば、この積層体の上の第1の薄膜層の50オームの相互接続線を実現するには、あまりにも厚すぎる(RCC薄片の樹脂が厚すぎる)ことがある。第1薄膜層とのインピーダンス整合のため、厚さが減少される。図3に示されるように、伝導層の厚さは60μmである。1つの実施形態では、中間境界層が希望の厚さ、たとえば20μm、になるまで、頂部の樹脂層をプラズマエッチすることにより、厚さが減少される。
【0029】
図4は、本発明のさらに他の実施形態による、コア(9)の上の伝導層(6)と誘電層(8)からなる印刷回路板の図式的な断面を示す。図4は、図6dと同様であるが、複数の薄膜層を追加した構造を図式的に示す。
【0030】
図5は、本発明の別の実施形態による、コア(9)の上の伝導層(6)と誘電層(8)からなる印刷回路板の図式的な断面を示す。図3と同様に、この印刷回路板の積み重ね構造の最上部の上に、1つの樹脂層(12)がある。樹脂層(12)は、図2の方法により、樹脂被覆銅(RCC)薄片から発する。樹脂層は、本発明の1つの実施形態では、所定の量だけエッチバックされ、これにより、この樹脂層の厚さは、電気的仕様に合うように調節される。この樹脂層(12)の最上部に、薄膜技術による積み重ね構造が存在する。第1の伝導層(4)が堆積され、下にある印刷回路板の基板の最上部の伝導層と直接に接触する。
【0031】
この実施形態において、樹脂は、印刷回路板の基板の伝導線の間の間隙を満たすために使用される。特に、図1に示される樹脂(12)と同様に、まず、樹脂の上側表面が平らにされた表面になるように樹脂が形成される。さらに、この樹脂が、たとえばプラズマエッチ技術によりエッチされ、樹脂層の上側表面が印刷回路板の上側表面と共通の面(同一表面)になる。図5に示されるように、樹脂層(12)は、エッチバックされて、伝導層(6)と共通の面になる。
【0032】
樹脂のエッチバックは、基板の全体にわたって同じ量の樹脂を除去する。したがって、エッチの前の樹脂の平らな上側表面は、エッチの後で、露出された複数の伝導層の間で、伝導層(6)と樹脂(12)の平らな表面に変えられる。こうして、不規則的部分(割れ目、ヴィアなど)が樹脂で充填されるので、実質的に平らな表面が、次の処理のために提供される。これは、また、樹脂層を通るヴィアの必要性を除くことにより、処理を単純化する(すなわち、図3に示されるヴィア(5)が必要でなくなる)。伝導層(4)は、この平らな樹脂−伝導層の最上部の上に堆積される。そして、第1の誘電層(3)、ヴィア(5)、第2の伝導層(4)が堆積される。
【0033】
図7aと図7bは、レーザーであけられたヴィア穴を備え、基礎の面から切り開かれた、積層コアにおける平坦化された「貫通口」接合構造の写真の上面図と断面図である。前に説明したように、薄膜を高い信頼性で形成するため、薄膜は、実質的に平らな表面の上に形成されなければならない。図7aと図7bは、ただ1つの樹脂層が形成された場合(すなわち1つのRCC膜、たとえば樹脂(8)のみの形成)の薄膜の平坦化の程度を示す。FR4−印刷回路板銅配線パターン(30μmの深さの円状パターンと、100μmの広さの円と間隙)の上の10μm厚さの感光性BCB(たとえば図1に示されるレベル3)の測定された平坦性は、第1のBCB被覆の後で33%の平坦性の程度(DOP)を生じる。BCBは、ベンゾ・シクロ・ブテン(Benzo Cyclo Buteen)を表わしダウ社から入手されるサイクロテン(Cyclotene)(商標)である。この平坦性の程度は許容可能ではない。
【0034】
平坦性の程度を増加するために、第2の誘電体被覆が必要である。たとえば、図8に示されるように、75〜80%の許容可能な平坦性の程度を得るために、第2のRCC薄片(たとえば樹脂(12))が追加される。第2の誘電体の被覆により、局所的な基板の平坦性は±5μmとなる。
【0035】
図9は、2つの5μmの厚さのBCB層(図1の層3)の堆積の後の表面の形状を示す。図9に示されるように、5μmの厚さの2つの被覆層を用いることにより、すばらしい表面平坦性と滑らかさが得られる。さらに図9に示されるように、感光性BCBのヴィアは目に見える。図10は、実際の10×10cmのMCM−SL/D基板の1例を示す。
【0036】
特許請求の範囲に記載された請求項は、特に記載されていない場合、記載された順序または素子に限定して読まれるべきではない。したがって、請求項の範囲と考え方及びその均等物の中に入るすべての実施形態は本発明に含まれる。
【図面の簡単な説明】
【図1】 本発明の1実施形態によるMCM−SL/D基板の図式的な断面図である。
【図2】 前もって形成されている平坦素材の1例の断面図である。
【図3】 本発明の他の実施形態による、伝導層(6)、誘電層(8)およびコア(9)からなる印刷回路板の図式的な断面図である。
【図4】 本発明のさらに他の実施形態による、伝導層(6)、誘電層(8)およびコア(9)からなる印刷回路板の図式的な断面図である。
【図5】 本発明の別の実施形態による、伝導層(6)、誘電層(8)およびコア(9)からなる印刷回路板の図式的な断面図である。
【図6a】 樹脂層(8)を含むRCC薄片の印刷回路板の図式的な断面図である。
【図6b】 等圧が加えられている図6aに示す印刷回路板の図式的な断面図である。
【図6c】 等圧が加えられている第2樹脂層(12)を備えた図6aに示す印刷回路板の図式的な断面図である。
【図6d】 除去される第2RCC薄片の伝導層を備えた図6cに示す印刷回路板の図式的な断面図である。
【図6e】 伝導体のレベルまでエッチされる第2の樹脂層を備えた図6dに示す印刷回路板の図式的な断面図である。
【図7a】 レーザーであけられたヴィア穴を備え、基礎の面から切り開かれた、積層コアにおける平坦化された「貫通口」接合構造の写真の上面図である。
【図7b】 レーザーであけられたヴィア穴を備え、基礎の面から切り開かれた、積層コアにおける平坦化された「貫通口」接合構造の写真の断面図である。
【図8】 図7aと同様に、第2誘電体被覆が追加された、平坦化構造の表面のスキャンを示す。
【図9】 2つの5μm厚さのBCB層の堆積の後の表面の形状を示す。
【図10】 実際の10×10cmのMCM−SL/D基板の1例を示す。
【符号の説明】
3 誘電層、4 伝導層、5 ヴィア、6 電気伝導層、6a クラッド層、6b シード層、6c めっき層、7 ヴィア、8 絶縁層、9 印刷回路板のコア層、10ヴィア、12 樹脂層、24 第1の下位層、26 第2の下位層。
Claims (5)
- 樹脂からなるシートの形状の第1の下位層と、この第1の下位層と境を接し、樹脂でない材料からなるシートの形状の第2の下位層とからなる、前もって形成しておいた素材を、第1の下位層が印刷回路板の上側表面に接し、かつ、第1の下位層が第2の下位層に境を接するように、印刷回路板の上側表面の上におくステップと、
前記の素材に前記の第2の下位層の上側表面の側から一様な圧力を加えるステップと、
前記の第1の下位層を積層するステップであって、この積層のステップを行う時間の少なくとも一部において、前記の一様圧力印加のステップと同時に行い、前記の第1の下位層の樹脂が印刷回路板の上側表面に含まれる伝導層の間、ヴィアまたは割れ目を充填し、前記の第1の下位層の上側表面が平面状である、ステップと、
前記の積層のステップの後で、前記の第2の下位層を除くステップと、
前記の第1の下位層の表面が前記の伝導層の表面と同じレベルになるように前記の第1の下位層の厚さを減少するステップとからなる、
印刷回路板の表面を平らにする方法。 - 前記の第1の下位層の厚さを減少するステップは、前記の第1の下位層のエッチングを含むことを特徴とする請求項1に記載された方法。
- 前記のエッチングがプラズマエッチングであることを特徴とする請求項2に記載された方法。
- さらに、前記の第1の下位層の表面と前記の伝導層の表面からなる平らな面の上に第2の伝導層を堆積することを特徴とする請求項1から3のいずれかに記載された方法。
- 前記の第2の下位層が、前記の一様な圧力を加えられるときに、変形しないことを特徴とする請求項1に記載された方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16366699P | 1999-11-05 | 1999-11-05 | |
US60/163,666 | 1999-11-05 | ||
PCT/IB2000/001725 WO2001033925A1 (en) | 1999-11-05 | 2000-11-06 | Method fabricating a laminated printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003513456A JP2003513456A (ja) | 2003-04-08 |
JP4488664B2 true JP4488664B2 (ja) | 2010-06-23 |
Family
ID=22591040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001534941A Expired - Lifetime JP4488664B2 (ja) | 1999-11-05 | 2000-11-06 | 印刷回路板の表面を平らにする方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1226743B1 (ja) |
JP (1) | JP4488664B2 (ja) |
AT (1) | ATE410043T1 (ja) |
DE (1) | DE60040408D1 (ja) |
WO (1) | WO2001033925A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017069399A (ja) * | 2015-09-30 | 2017-04-06 | 凸版印刷株式会社 | インターポーザ、半導体装置及び半導体装置の製造方法 |
CN106524882B (zh) * | 2016-11-22 | 2018-10-19 | 上海美维科技有限公司 | 一种压机平坦度测试方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666552B2 (ja) * | 1989-08-28 | 1994-08-24 | 住友金属鉱山株式会社 | 銅ポリイミド多層基板の製造方法 |
JP2938341B2 (ja) * | 1994-04-28 | 1999-08-23 | 沖電気工業株式会社 | 同軸構造の配線の形成方法 |
JPH0883962A (ja) * | 1994-09-09 | 1996-03-26 | Toagosei Co Ltd | 銅張積層板、プリント配線板の製造方法および多層プリント配線板の製造方法 |
JPH091728A (ja) * | 1995-06-20 | 1997-01-07 | Asahi Chem Ind Co Ltd | 樹脂付金属箔、逐次多層積層板及びその製法 |
US5672226A (en) * | 1995-10-11 | 1997-09-30 | Delco Electronics Corporation | Process of forming multilayer circuit boards |
JP3642903B2 (ja) * | 1996-10-28 | 2005-04-27 | 日本電信電話株式会社 | 薄膜形成方法 |
WO1998047332A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Positive working photodefinable resin coated metal for mass production of microvias in multilayer printed wiring boards |
FI982568A (fi) * | 1997-12-02 | 1999-06-03 | Samsung Electro Mech | Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi |
JPH11298144A (ja) * | 1998-04-15 | 1999-10-29 | Sanwa New Multi Kk | 多層プリント配線板の製造方法 |
JPH11307933A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
-
2000
- 2000-11-06 AT AT00974728T patent/ATE410043T1/de not_active IP Right Cessation
- 2000-11-06 EP EP00974728A patent/EP1226743B1/en not_active Expired - Lifetime
- 2000-11-06 JP JP2001534941A patent/JP4488664B2/ja not_active Expired - Lifetime
- 2000-11-06 DE DE60040408T patent/DE60040408D1/de not_active Expired - Lifetime
- 2000-11-06 WO PCT/IB2000/001725 patent/WO2001033925A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2003513456A (ja) | 2003-04-08 |
ATE410043T1 (de) | 2008-10-15 |
EP1226743A1 (en) | 2002-07-31 |
EP1226743B1 (en) | 2008-10-01 |
WO2001033925A1 (en) | 2001-05-10 |
DE60040408D1 (de) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6242279B1 (en) | High density wire bond BGA | |
JP4079699B2 (ja) | 多層配線回路基板 | |
KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
US6586682B2 (en) | Printed wiring board with controlled line impedance | |
TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
CN1320620C (zh) | 半导体器件及其制造方法 | |
US6323435B1 (en) | Low-impedance high-density deposited-on-laminate structures having reduced stress | |
KR20070085789A (ko) | 다층 배선 기판 및 그 제조 방법 | |
US6261941B1 (en) | Method for manufacturing a multilayer wiring substrate | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
CN104269384A (zh) | 嵌入式芯片 | |
CN112584611A (zh) | 具有延伸穿过多个介电层的通孔的部件承载件 | |
TW201401961A (zh) | 具有在平面內方向上延伸的一體化通孔的多層電子結構 | |
US6440641B1 (en) | Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
US6711813B1 (en) | Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base | |
JP2007273624A (ja) | 半導体装置及びその製造方法 | |
JP2004047667A (ja) | 多層配線基板およびその製造方法 | |
JP4488664B2 (ja) | 印刷回路板の表面を平らにする方法 | |
CN111725177A (zh) | 中介层型部件承载件及其制造方法 | |
CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
JP2007288179A (ja) | 配線基板、埋め込み用セラミックチップ | |
JP3580638B2 (ja) | 配線基板及びその製造方法 | |
JP4812287B2 (ja) | 多層配線基板及びその製造方法 | |
JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4488664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |