CN1320620C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1320620C
CN1320620C CNB03142578XA CN03142578A CN1320620C CN 1320620 C CN1320620 C CN 1320620C CN B03142578X A CNB03142578X A CN B03142578XA CN 03142578 A CN03142578 A CN 03142578A CN 1320620 C CN1320620 C CN 1320620C
Authority
CN
China
Prior art keywords
salient point
semiconductor device
metal salient
hole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03142578XA
Other languages
English (en)
Other versions
CN1469446A (zh
Inventor
真篠直寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1469446A publication Critical patent/CN1469446A/zh
Application granted granted Critical
Publication of CN1320620C publication Critical patent/CN1320620C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

借助金属凸点两个半导体基板首先结合在一起，同时其上形成有器件图形的各一侧表面相对，然后树脂被填充到各一侧表面之间的间隙内，此后抛光各个半导体基板，并减薄到预定的厚度。此外，形成通孔和绝缘膜；将绝缘膜接触金属凸点的至少一部分开口；用导体填充通孔内部；并在导体上形成电极焊盘，由此形成了结构。最后，所需数量的结构通过电极焊盘相互电连接并叠置由此得到半导体器件。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别涉及消除半导体器件的高密度设计和多管脚设计中进行三维安装时产生的与变薄有关的缺点采用的技术。
背景技术
通常，现已提出了多种方法用于实现半导体器件的高密度设计和多管脚设计的技术。对于其中一种方法，例如，有一种可行的方法，借助叠置法制备多层结构的印刷电路板并将如半导体芯片的元件安装在多层印刷电路板上以得到器件。
此外，对于另一方法，可行的方法是代替制备多层结构的印刷电路板，通过在绝缘基板的两面上形成布线图形制备印刷电路板；通过将如半导体芯片的元件安装在印刷电路板的一个表面的布线图形上制备器件；以及通过叠置这种器件进行三维安装。根据该方法，需要电互连安装在每个印刷电路板上的各半导体芯片。为此，在每个印刷电路板中形成穿透印刷电路板的通孔，形成在印刷电路板两面上的布线图形通过形成在通孔内表面上的镀膜(导电层)电互连。
此外，对于进行三维安装的又一方法，一种可能的方法包括：使用硅(Si)基板作为基底材料层；在硅基板中形成需要深度的孔；通过镀覆等用导体填充孔之后形成需要的器件图形(包括电路图形、布线图形等)，以使器件图形电连接到导体；用聚酰亚胺或类似物形成的绝缘膜覆盖器件图形；借助背研磨法或类似物抛光硅基板的背面露出导体；通过在露出的导体上提供金属凸点(外部连接端子)制备器件；以及叠置需要数量的器件。
类似地在该方法中，需要电连接每个器件，为此，需要在器件的绝缘膜中形成通孔，镀覆通孔的内表面已经借助镀覆的膜将器件图形电连接到上面设置的器件的金属凸点。
如上所述，现已提出的多种技术用于获得半导体器件的高密度设计和多管脚设计。其中，在利用叠置法的技术中，印刷电路板的厚度显著增加，是由于制成的印刷电路板具有多层结构。因此，整个半导体器件的最终尺寸变大，产生不可能完全满足近来减薄设计的要求。
此外，就高密度设计和多管脚设计而言，与以上利用叠置法的技术相比，借助绝缘基板形成器件并且叠置所需数量器件的方法较有利，是由于多个半导体芯片相互三维地安装。然而，就减薄设计而言，该方法具有与以上介绍的相同方式的缺陷，是由于半导体芯片置于印刷电路板之间。
另一方面，就减薄设计而言，借助硅基板形成器件并且叠置所需数量器件的方法较有利，是由于通过抛光背面可以减小硅基板的厚度。然而，该方法产生以下问题：
即，在该方法中，进行如背面研磨法的机械抛光使硅基板的变薄，因此，由于机械抛光的机械冲击而限制了减薄硅基板的厚度。如果硅基板制得过薄，那么会产生硅基板中发生破裂的问题，在一些情况中，硅基板会断裂或损伤。
此外，在其上形成有器件图形的硅基板一侧表面由聚酰亚胺或类似物的绝缘膜形成，而另一侧表面由导体形成。即，两个表面具有不同的热膨胀系数，在一个表面和另一个表面之间产生应力差。由此，例如，进行抛光处理时，产生硅基板翘曲的问题。
发明内容
本发明的一个目的是提供一种半导体器件及其制造方法，在进行用于高密度设计和多管脚设计的三维安装中，能够消除与减薄有关的缺陷(损伤半导体基板、发生破裂、半导体基板翘曲等)。
为获得以上目的，根据本发明的一个方案，提供一种半导体器件的制造方法，包括以下步骤：在形成构图成所需形状的导体图形的各表面上，借助金属凸点将两个半导体基板结合在一起，同时使各表面相互面对；用绝缘树脂填充借助金属凸点结合的各导体层之间的间隙；抛光半导体基板的每个露出面，由此将每个半导体基板减薄到预定厚度；在每个减薄的半导体基板的需要位置中形成到达金属凸点的通孔；在包括形成的通孔内表面的每个半导体基板的表面上形成绝缘膜；将通孔内形成的接触金属凸点的绝缘膜的至少一部分开口；用导体填充通孔内部，并在绝缘膜上进一步形成构图成需要的形状并电连接到导体的电极焊盘；以及叠置所需数量的通过以上介绍的步骤得到的结构，并通过电极焊盘电连接各结构。
根据该方案的半导体器件的制造方法，可以最终制成的三维安装结构完成减薄设计的整个半导体器件，是由于两个半导体基板借助金属凸点首先结合在一起，同时其上形成有导体层(器件图形)的各表面相互面对，然后绝缘树脂填充到半导体基板之间的间隙内，此后通过抛光两个表面，即半导体基板的每个露出面减小每个基板的厚度。
此外，由于绝缘树脂填充到半导体基板的相面对导体层之间的间隙内，因此借助绝缘树脂，可以有效地吸收和缓冲通过抛光(减薄处理)每个基板造成的机械冲击。即，绝缘树脂起衬垫(缓冲层)的作用。由此，即使是半导体基板减薄到接近于现有技术的水平，也可以消除现有技术中的缺陷，例如发生破裂和损伤基板。换句话说，可以提高半导体基板的耐破裂性。
此外，由于抛光(减薄处理)的目的是通过好象镜面反射一样将两个半导体结构对称地叠置在一起得到的结构，同时其上形成有导体层(器件图形)的各表面相互面对，可以消除现有技术中的缺陷，例如由基板的一面和另一面之间产生的应力差造成的半导体基板的翘曲。换句话说，可以补救半导体基板的翘曲。
此外，根据本发明的另一方案，提供了一种半导体器件的制造方法，包括以下步骤：在形成构图成所需形状的导体图形的各表面上，借助金属凸点将两个半导体基板结合在一起，同时使各表面相互面对；用绝缘树脂填充借助金属凸点结合的各导体层之间的间隙；抛光半导体基板的每个露出面，由此仅将一个半导体基板减薄到预定厚度；在减薄的半导体基板的需要位置中形成到达金属凸点的通孔；在包括形成的通孔内表面的每个半导体基板的表面上形成绝缘膜；将通孔内形成的接触金属凸点的绝缘膜的至少一部分开口；以及用导体填充通孔内部，并在减薄的半导体基板上的绝缘膜上进一步形成构图成需要的形状并电连接到导体的电极焊盘。
根据该方案的半导体器件的制造方法，和根据以上介绍方案的半导体器件的制造方法相同的方式，可以最终制成的三维安装结构完成减薄设计的整个半导体器件，是由于两个半导体基板借助金属凸点首先结合在一起，同时其上形成有导体层(器件图形)的各表面相互面对，然后绝缘树脂填充到半导体基板之间的间隙内，此后通过抛光硅基板的每个露出表面可以减小一个基板的厚度。此外，由于存在起缓冲层作用的绝缘树脂，可以有效地缓冲通过抛光(减薄处理)造成的机械冲击，由此消除了半导体基板中的破裂。此外，由于抛光(减薄处理)的目的是通过好象镜面反射一样将两个半导体结构对称地叠置在一起得到的结构，同时其上形成有导体层(器件图形)的各表面相互面对，可以消除现有技术中的缺陷，例如由基板的一面和另一面之间产生的应力差造成的半导体基板的翘曲。
此外，根据本发明的又一方案，提供一种根据以上每个方案的半导体器件的制造方法制造的半导体器件。
附图说明
图1示出了根据本发明一个实施例的半导体器件的结构剖面图；
图2A到图2K示出了图1所示半导体器件的制造步骤的剖面图；
图3示出了根据本发明另一个实施例的半导体器件的结构剖面图；
图4A到图4G示出了图3所示半导体器件的制造步骤的剖面图。
具体实施方式
图1示出了根据本发明一个实施例的半导体器件的结构示意图。
如图中所示，根据本实施例的半导体器件10具有通过三级叠置结构20a、20b、20c形成的三维安装的结构。在每个结构20a、20b、20c中，数字21和22分别表示减薄到预定厚度的硅基板；数字23和24分别表示形成在对应的硅基板21，22的一个表面上的导体层，并且具有包括需要的电路图形、布线图形或类似物的器件图形；数字25表示通过在下文将描述的每个导体层23，24结合两个硅基板21，22的金属凸点；数字26表示通过填充到借助金属凸点25结合在一起的导体层23，24之间间隙内的绝缘树脂层。金属凸点25起金属柱的作用，绝缘树脂层26起缓冲以后将介绍的由硅基板的减薄处理引起的机械冲击，也起增强剂的作用。
此外，数字27表示作为每个结构20a、20b、20c的保护膜的绝缘膜；数字28表示填充到每个硅基板21，22内形成的通孔内的导体；数字29表示形成在每个绝缘膜27上并电连接到导体28的电极焊盘。导体28通过形成在通孔内部分绝缘膜27中的开口(由图2F中的OP表示)电连接到金属凸点25。因此，通过导体28和金属凸点25互连在每个结构20a、20b、20c两个表面上形成的电极焊盘29。
每个结构20a、20b、20c的厚度选择为约50μm；减薄的硅基板21，22的厚度(t1，t2)选择为3μm到20μm的范围；以及绝缘树脂层(缓冲层)26的厚度选择为约30μm。
此外，数字30a、30b和30c表示结合到对应的结构20a、20b、20c的一个表面(示出例子的下侧)上的电极焊盘29的金属突起。其中，结合到最下面放置的结构20a的电极焊盘29的金属凸点30a作为该器件10的外部端子。此外，数字31表示作为下层填料(underfill)填充在叠置结构20a、20b、20c之间间隙内的绝缘树脂层。
在以上介绍的结构中，对于构成金属凸点25、30a、30b和30c的材料，除了共熔焊料，例如通常使用的铅-锡(Pb-Sn)之外，可以使用如银-锡(Ag-Sn)的无铅焊料。此外，可以使用金(Au)、银(Ag)、铜(Cu)、铟(In)或它们的合金(In-Pb、In-Sn等)等。此外，通过通常利用光刻工艺(photo process)的镀覆工艺可以形成每个凸点25、30a、30b和30c，或者可以是借助线键合技术形成的球凸点，例如柱凸点。
此外，Cu通常用做包括电路图形和布线图形的器件图形(导体层23，24)。为了进一步增加导电性和提高与金属凸点25的连接可靠性，优选施加例如Au、Sn或类似物的涂层。此外，Au、Cu、Ni、铬(Cr)、铝(Al)或类似物用做导体28和电极焊盘29的材料。此外，环氧树脂、聚酰亚胺树脂或类似物用做绝缘树脂层(缓冲层)26和绝缘树脂层(下层填料)31。此外，对于用做绝缘膜(保护膜)27的材料，使用如聚酰亚胺树脂、环氧树脂或类似物、化学汽相淀积(CVD)工艺形成的氧化硅膜、磷硅玻璃(PSG)或类似物。
虽然在本实施例中如图1所示提供了外部连接端子(金属凸点30a)，但不总是需要提供外部连接端子。这是由于在实际使用中，在半导体器件10安装在如印刷电路板的母板上之前可能提供这种外部连接端子。因此，对于半导体器件10的最终结构，仅需要露出电极焊盘29以便结合外部连接端子(金属凸点30a)。
下面参考示出了制造顺序的图2A到图2K介绍根据本发明的半导体器件10的制造方法。
首先，在第一步骤(图2A)中，借助金属凸点25在形成构图成所需形状的导体层23，24的各一侧表面上结合两个硅基板21a和22a，同时其上形成有导体层23，24的各一侧表面相互面对。
具体地，首先制备具有约100μm到300μm厚度的两个较厚硅基板21a和22a，借助公知的光刻技术在硅基板21a，22a的各一侧表面上形成需要的器件图形(导体层23，24)。随后，例如通过超声键合(即利用超声波的热作用或气穴效应的键合法)、热压键合(线键合法、回流焊接法)或类似方法，多个金属凸点25结合在一个硅基板21a的导体层23上的预定位置。随后，借助金属凸点25通过导体层23，24两个硅基板21a，22a结合在一起，同时该硅基板21a的金属凸点25结合的一侧表面面对其上形成有导体层24的另一硅基板22a的一侧表面。即，得到通过金属凸点25两个硅基板21a和22a叠置在一起的结构。
在下一步骤(图2B)中，在前一步骤中得到的结构(通过金属凸点25将两个硅基板21a，21b粘在一起形成)放置在真空室中，然后如环氧树脂的绝缘树脂填充到通过金属凸点25结合在一起的导体层23，24之间的间隙内，由此形成具有约30μm厚度的绝缘树脂层。
在下一步骤(图2C)中，通过进行如背面研磨法等的机械抛光减薄在前一步骤中得到的结构的两个表面，即硅基板21a，22a的露出侧的表面，以构成具有约3μm到20μm厚度(t1≈t2)的硅基板21，22。通过抛光除去图中虚线表示的部分。
在下一步骤(图2D)中，在前一步骤中减薄的每个半导体基板21，22的需要位置中形成达到金属凸点25的通孔VH。可以通过钻孔，例如借助CO2激光器、YAG激光器、受激准分子激光器或类似物，或通过腐蚀，例如借助等离子体腐蚀器形成通孔VH。
在下一步骤(图2E)中，借助CVD工艺，氧化硅膜(SiO2)，即绝缘膜27形成在包括在其中形成的通孔VH内表面的硅基板21，22表面上。
形成绝缘膜27将随后步骤中填充在通孔VH中的导体层与硅基板21，22电绝缘，也作为如上所述的保护膜。
虽然在该步骤中氧化硅膜形成绝缘膜27，但例如通过CVD法形成的磷硅玻璃(PSG)可以代替氧化硅膜。此外，也可以通过在整个表面上涂覆树脂(特别是，光敏树脂)，例如聚酰亚胺、环氧树脂或类似物形成绝缘膜27。
在下一步骤(图2F)中，在前一步骤中形成的两个表面上的各绝缘膜27之中，形成在通孔VH内与金属凸点25接触的绝缘膜27的至少一部分开口(开口OP)。可以通过图2D步骤中相同的处理，即通过钻孔，例如借助CO2激光器、YAG激光器、受激准分子激光器或类似物，或通过腐蚀，例如借助等离子体腐蚀器形成开口OP。
由此，露出对应于通孔VH中绝缘膜27的开口OP的一部分，即部分金属凸点25。
虽然在该步骤中，通过激光、等离子体腐蚀等形成绝缘膜27的开OP，其中通过涂覆光敏树脂形成绝缘膜27，但也可以通过公知的光刻技术形成开OP。
在下一步骤(图2G)中，借助例如无电镀覆或电解镀覆，形成导体层CL填充形成在每个硅基板21，22中的通孔VH(在其中形成的部分绝缘膜27露出(开口OP))。
具体地，首先对整个表面进行无电镍(Ni)镀覆，然后，对镍层进行无电金(Au)镀覆，或者使用Ni层作为电源层电解镀Au薄镀(镀很小厚度)。随后，使用Au层作为电源层进行电解镀铜(Cu)填充通孔VH，由此形成三层(Ni/Au/Cu)导体层CL。导体层CL中的Ni层意在增加与下面绝缘膜(SiO2)27的粘附性，形成Au层以降低电解Cu镀覆时的电阻。
在如此形成的导体层CL中，掩埋在通孔VH中的导体28用于在随后的步骤中在该导体上形成电极焊盘。此外，由于在该步骤中进行了与镀覆相同的处理，因此如图所示导体层28a也可以形成在除绝缘膜27上通孔VH之外的部分中。
在下一步骤(图2H)中，借助机械抛光、化学机械抛光(CMP)等除去除绝缘膜27上通孔VH之外的部分中形成的不需要的导体层28a，平整整个结构，直到露出掩埋在绝缘膜27上通孔VH中的导体28的上端面。
在下一步骤(图2I)中，在两侧面上的每个绝缘膜27上形成所需形状的电极焊盘29，以电连接到掩埋在通孔VH中的导体28。
例如，通过在整个表面上涂覆或形成抗蚀剂(未示出)、将抗蚀剂构图成需要的形状、以及进行溅射Cu、Al、Au、Cr等，借助抗蚀剂作为掩模可以形成电极焊盘29。此外，可以进行任何镀覆代替溅射。
作为以上介绍步骤的结果，制备了构成半导体器件10的每个结构20a、20b、20c。虽然在图2I的例子中，示出了最下级结构20a，但通过图2A到2I所示的步骤也可以类似地制造其它结构20b、20c。应该注意，结构20b、20c与结构20a的不同之处在于在图2D的步骤中形成的通孔VH的位置与结构20a的不同。
在下一步骤(图2J)中，金属凸点30a结合到前一步骤中形成的结构20a下侧上的电极焊盘29。虽然图中未示出，但金属凸点30b，30c也类似地结合到其它结构20b，20c。此时，如上所述，不总是需要在最下级的结构20a上提供金属凸点30a。
焊料Au、Ag、In等用做金属凸点30a、30b、30c的材料。例如，使用In时，由于与其它金属相比相当低的熔点，优点为进行凸点结合时，可以抑制该结构中树脂层上的热效应(此时，绝缘树脂层26)。
在最后的步骤(图2K)中，金属凸点30a、30b、30c分别结合的结构20a、20b、20c叠置并借助金属凸点30b，30c通过热压键合等电互连。最下级的结构20a的金属凸点30a用做外部连接端子。
此外，用做下层填料的绝缘树脂填入叠置的结构20a、20b、20c之间的间隙内，由此得到本实施例的半导体器件10(图1)。
如上所述，根据本实施例的半导体器件10(图1)及其制造方法(图2A到2K)，可以实现最终制成的三维安装结构完成减薄设计的整个半导体器件10，是由于硅基板21a，22a借助金属凸点25首先结合在一起，同时其上形成有导体层(导体图形23，24)的各一侧表面相互面对；然后绝缘树脂层(缓冲层)26填充到硅基板21a，22a之间的间隙内；此后通过抛光硅基板21a，22a(硅基板21，22)的每个露出面减小每个基板的厚度。
此外，由于缓冲层即绝缘树脂层26填充到硅基板21a，22a的相面对导体层23，24之间的间隙内，因此借助缓冲层即绝缘树脂层26，可以有效地吸收和缓冲通过抛光每个基板造成的机械冲击。这有助于提高硅基板21，22的耐破裂性。换句话说，即使是半导体基板减薄到接近于现有技术的水平，也可以消除现有技术中的缺陷，例如发生破裂和损伤基板。
此外，由于抛光(减薄处理)的目的是通过好象镜面反射一样将两个硅21a，22a对称地叠置在一起得到的结构，同时其上形成有导体层(导体图形23，24)的各表面相互面对，可以消除现有技术中的缺陷，例如由基板的一面和另一面之间产生的应力差造成的半导体基板的翘曲。
此外，由于每个硅基板21，22的厚度可以减小到约3μm到20μm，因此可以容易地在减薄的硅基板中形成通孔VH(图2C，图2D)。
在以上介绍的实施例中，参考借助图2G中的无电镀和电解镀形成的Ni/Au/Cu的导体层CL进行了介绍。然而，显然形成导体层CL的方法不限于以上情况。例如，代替无电镀，通过溅射可以形成需要的膜。
作为具体例子，通过在包括通孔VH内表面和露出的金属凸点25的表面的每个绝缘层27的整个表面上通过溅射淀积例如Cr；进一步通过溅射在Cr层上淀积Cu，以形成两层结构的金属薄膜；以及借助金属薄膜作为电源层，通过电解镀在整个表面上形成Cu的金属层，由此可以形成Cr/Cu的导体层。此时，对于以上介绍的导体层CL中的Ni层，形成为金属薄层的下层部分的Cr层以增加与下面金属层27的粘附性。
此外，在以上介绍的实施例中，参考通过对准金属凸点25和每个结构的电极焊盘29的位置三级叠置结构20a、20b、20c的情形进行了解释。然而，实际上，不总是需要对准金属凸点25的位置和电极焊盘29的位置(即，金属凸点30a、30b、30c的位置)，实际上，叠置的级数不限于三层。
此外，不总是需要叠置成多级的这种结构，结构可以为单级，取决于需要的条件。这种单级结构的例子显示在图3中。
图3示出了根据本发明另一个实施例的半导体器件的结构示意图。
根据本实施例的半导体器件40与根据以上介绍的实施例(图1和图2A到图2K)的半导体器件10的不同之处在于结构(等效于图2K中所示的每个结构20a、20b、20c)不叠置为多级，并且在于，如下面将介绍的在从两面抛光硅基板42a，42b的每一个时，仅一个硅基板减薄到预定的厚度(T1)，而其它的硅基板没有减薄到某个厚度(T2)。由于其它的结构基本上与图1所示最高级的结构20c的相同，因此省略了介绍。
下面参考依次示出了制造步骤的图4A到4G介绍根据本实施例的半导体器件40的制造方法。
首先，在第一步骤(图4A)中，按图2A和2B的步骤中进行处理的相同方式，借助金属凸点45两个硅基板41a，42a结合在一起，而其上形成有导体层43，44(器件图形)的各一侧表面相互面对，作为缓冲层的绝缘树脂46填充到表面之间的间隙内。
在下一步骤(图4B)中，按仅一个硅基板41a减薄到预定厚度T1(约3μm到20μm)的方式，借助背面研磨法抛光前一步骤得到的结构(即，露出硅基板41a，42a的各一侧表面)，由此得到硅基板41，对于另一硅基板42a，抛光的量相对减少到某个厚度T2(约100μm到300μm)，由此得到硅基板42。图中由虚线表示的部分表示通过抛光除去的部分。
在下一步骤(图4C)中，在前一步骤中减薄的一个半导体基板41的需要位置中形成达到金属凸点45的通孔VH。按以上介绍的图2D步骤中进行的处理的相同方式，通过钻孔，例如激光，或通过腐蚀，例如借助等离子体腐蚀器形成通孔VH。
在下一步骤(图4D)中，按以上介绍的图2E和2F步骤中进行的处理的相同方式，在包括通孔VH内表面的每个硅基板41，42上例如借助CVD  艺形成如氧化硅膜的绝缘膜47。此外，借助例如激光器或等离子体腐蚀器(plasma etcher)，形成在通孔VH内与金属凸点45接触的绝缘膜47的至少一部分开口(开口OP)。由此，露出部分金属凸点45。
在下一步骤(图4E)中，按以上介绍的图2G和2H步骤中进行的处理的相同方式，例如通过镀覆形成导体层，以填充形成在一个硅基板41中的通孔VH(形成其内的部分绝缘膜47露出(开口OP))，借助机械抛光等除去除通孔VH之外的部分中形成的不需要的导体层，可以形成嵌在通孔VH中的导体48。
在下一步骤(图4F)中，在一个硅基板41上的绝缘膜47上形成需要图形的电极焊盘49，以电连接到嵌在通孔VH中的导体48。按以上介绍的图2I步骤中进行的处理的相同方式，通过溅射、镀覆等形成电极焊盘49。
在最后的步骤(图4G)中，作为外部连接端的金属凸点50结合到前一步骤中形成的电极焊盘49。由此，得到本实施例的半导体器件40(图3)。
根据图3和图4A到4G示出的实施例，和以上介绍的实施例(图1和图2A到图2K)一样，可以实现制成的减薄设计的整个半导体器件40，是由于两个硅基板41a，42a借助金属凸点45首先结合在一起，同时其上形成有器件图形(导体层43，44)的各一侧表面相互面对，然后绝缘树脂(缓冲层)46填充到硅基板41a，42a之间的间隙内；此后每个硅基板41a，42a的露出表面可以减薄(硅基板41，42)。
此外，由于存在绝缘层(缓冲层)46，可以有效地缓冲通过抛光每个基板41a，42a引起的机械冲击，由此消除了硅基板41，42中的破裂。此外，由于抛光的目的是通过好象镜面反射一样将两个硅基板41a，42a对称地叠置在一起得到的结构，同时其上形成有器件图形(导体层43，44)的各一侧表面相互面对，可以消除由两个基板之间产生的应力差造成的硅基板的翘曲。类似地，由于硅基板41的厚度减小到约3μm到20μm，因此容易在减薄的硅基板中形成通孔VH(图4B，图4C)。

Claims (10)

1.一种半导体器件的制造方法，包括以下步骤：
在使两个半导体基板的形成有被构图为所需形状的导体层的各一侧表面彼此面对的同时，借助金属凸点将所述两个半导体基板结合在一起；
用绝缘树脂填充借助金属凸点结合的各导体层之间的间隙；
抛光所述半导体基板的每个露出侧的表面，由此将每个半导体基板减薄到预定厚度；
在每个所述减薄的半导体基板的需要位置中形成到达金属凸点的通孔；
在包括所形成通孔的内表面在内的每个所述半导体基板的表面上形成绝缘膜；
对所述通孔内形成的绝缘膜与所述金属凸点接触的至少一部分进行开口；
用导体填充所述通孔的内部，并在所述绝缘膜上进一步形成构图成所需形状并电连接到所述导体的电极焊盘；以及
叠置所需数量的通过以上所述的步骤得到的结构，并通过所述电极焊盘电连接各结构。
2.根据权利要求1的半导体器件的制造方法，还包括在叠置所需数量结构的步骤之后，将作为外部连接端子的金属凸点结合到形成在最下面放置的结构的露出侧表面上的电极焊盘的步骤。
3.根据权利要求1的半导体器件的制造方法，其中在叠置所需数量结构的步骤之后，借助金属凸点结合在上放置的结构和在下放置的结构的相对的各电极焊盘。
4.根据权利要求3的半导体器件的制造方法，其中在叠置所需数量结构的步骤之后，将绝缘树脂填充到叠置的结构之间的间隙内。
5.根据权利要求1的半导体器件的制造方法，其中对要形成在所述两个半导体基板的各一侧表面上的导体层构图，从而在结合期间相互面对布置时，显示出相同的形状。
6.根据权利要求1的半导体器件的制造方法，其中在将每个所述半导体基板减薄到预定厚度的步骤中，预定的厚度选自3μm到20μm的范围。
7.一种半导体器件的制造方法，包括以下步骤：
在使两个半导体基板的形成有被构图为所需形状的导体层的各一侧表面彼此面对的同时，借助金属凸点将所述两个半导体基板结合在一起；
用绝缘树脂填充借助金属凸点结合的各导体层之间的间隙；
抛光所述半导体基板的每个露出侧的表面，由此仅将一个半导体基板减薄到预定厚度；
在所述减薄的半导体基板的需要位置中形成到达所述金属凸点的通孔；
在包括所形成通孔的内表面在内的每个所述半导体基板的表面上形成绝缘膜；
将所述通孔内形成的绝缘膜与所述金属凸点接触的至少一部分进行开口；以及
用导体填充所述通孔的内部，并在所述减薄的半导体基板上的绝缘膜上进一步形成被构图成所需形状并电连接到所述导体的电极焊盘。
8.根据权利要求7的半导体器件的制造方法，还包括形成电极焊盘的步骤之后，将金属凸点作为外部连接端子结合到电极焊盘的步骤。
9.根据权利要求2的半导体器件的制造方法制造的半导体器件。
10.根据权利要求8的半导体器件的制造方法制造的半导体器件。
CNB03142578XA 2002-06-14 2003-06-13 半导体器件及其制造方法 Expired - Fee Related CN1320620C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002174285A JP3910493B2 (ja) 2002-06-14 2002-06-14 半導体装置及びその製造方法
JP174285/2002 2002-06-14

Publications (2)

Publication Number Publication Date
CN1469446A CN1469446A (zh) 2004-01-21
CN1320620C true CN1320620C (zh) 2007-06-06

Family

ID=29561813

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03142578XA Expired - Fee Related CN1320620C (zh) 2002-06-14 2003-06-13 半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US20030232486A1 (zh)
EP (1) EP1372193B1 (zh)
JP (1) JP3910493B2 (zh)
KR (1) KR100943009B1 (zh)
CN (1) CN1320620C (zh)
TW (1) TWI282614B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858475B2 (en) * 2003-06-30 2005-02-22 Intel Corporation Method of forming an integrated circuit substrate
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US7307005B2 (en) * 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
US7118989B2 (en) * 2004-08-20 2006-10-10 Intel Corporation Method of forming vias on a wafer stack using laser ablation
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
KR100645625B1 (ko) * 2004-12-01 2006-11-15 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP2006265628A (ja) * 2005-03-24 2006-10-05 Yamaha Marine Co Ltd 船舶用エンジンの外部電源式電気防食装置
JP2006265629A (ja) * 2005-03-24 2006-10-05 Yamaha Marine Co Ltd 電気防食装置用電極
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US8282016B2 (en) * 2008-10-02 2012-10-09 Silverbrook Research Pty Ltd Position-coding pattern having tag coordinates encoded by successive subsequences of cyclic position code
KR101013558B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 인터포저 및 이를 이용한 반도체 패키지
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
TW201222759A (en) * 2010-11-25 2012-06-01 Ind Tech Res Inst Semiconductor structure and process thereof
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9006004B2 (en) 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
CN103781292B (zh) * 2012-10-17 2017-09-19 碁鼎科技秦皇岛有限公司 电路板及其制作方法
EP2819162B1 (en) * 2013-06-24 2020-06-17 IMEC vzw Method for producing contact areas on a semiconductor substrate
US9852290B1 (en) 2013-07-12 2017-12-26 The Boeing Company Systems and methods of analyzing a software component
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
WO2019194208A1 (ja) * 2018-04-04 2019-10-10 住友電工プリントサーキット株式会社 フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
CN1212601A (zh) * 1997-09-25 1999-03-31 日东电工株式会社 多层布线衬底及其制造方法
CN1268769A (zh) * 1999-02-05 2000-10-04 索尼化学株式会社 衬底元片及软衬底
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
US20010005059A1 (en) * 1999-12-28 2001-06-28 Fuji Xerox Co., Ltd. And Mitsumasa Koyanagi Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP3291947B2 (ja) * 1994-12-14 2002-06-17 日本精工株式会社 吸着機構付スピンドル装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948950A (ja) * 1982-09-13 1984-03-21 Agency Of Ind Science & Technol 三次元集積回路構造体の製造方法
JPH0563137A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5902118A (en) * 1994-07-05 1999-05-11 Siemens Aktiengesellschaft Method for production of a three-dimensional circuit arrangement
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP2000012618A (ja) 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体集積回路装置
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
CN1332888A (zh) * 1998-12-30 2002-01-23 因芬尼昂技术股份公司 垂直集成半导体装置
JP2000252411A (ja) 1999-03-03 2000-09-14 Mitsui High Tec Inc スタックド半導体装置及びその製造方法
JP3726579B2 (ja) 1999-08-20 2005-12-14 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002100727A (ja) * 2000-09-12 2002-04-05 Nokia Mobile Phones Ltd 半導体装置および電子装置
JP3552660B2 (ja) 2000-10-16 2004-08-11 松下電器産業株式会社 半導体装置の製造方法
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
JP2004047561A (ja) * 2002-07-09 2004-02-12 Olympus Corp 光導電スイッチモジュールおよびその製造方法
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
JP3291947B2 (ja) * 1994-12-14 2002-06-17 日本精工株式会社 吸着機構付スピンドル装置
CN1212601A (zh) * 1997-09-25 1999-03-31 日东电工株式会社 多层布线衬底及其制造方法
CN1268769A (zh) * 1999-02-05 2000-10-04 索尼化学株式会社 衬底元片及软衬底
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
US20010005059A1 (en) * 1999-12-28 2001-06-28 Fuji Xerox Co., Ltd. And Mitsumasa Koyanagi Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor

Also Published As

Publication number Publication date
TW200403828A (en) 2004-03-01
US20080233677A1 (en) 2008-09-25
US20030232486A1 (en) 2003-12-18
KR100943009B1 (ko) 2010-02-18
JP2004022730A (ja) 2004-01-22
EP1372193B1 (en) 2016-11-23
CN1469446A (zh) 2004-01-21
KR20030096006A (ko) 2003-12-24
EP1372193A2 (en) 2003-12-17
TWI282614B (en) 2007-06-11
JP3910493B2 (ja) 2007-04-25
US7655504B2 (en) 2010-02-02
EP1372193A3 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1320620C (zh) 半导体器件及其制造方法
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
TWI360204B (en) Semiconductor device
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4023076B2 (ja) 表裏導通基板及びその製造方法
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
WO2007086498A1 (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JPWO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP4201436B2 (ja) 多層配線基板の製造方法
CN1212601A (zh) 多层布线衬底及其制造方法
JP2014003266A (ja) 一体的金属コアを備えた多層電子支持構造体
CN101364586B (zh) 封装基板结构
WO2010067508A1 (ja) 多層基板およびその製造方法
JP4407702B2 (ja) 表裏導通基板の製造方法および表裏導電基板
US6913814B2 (en) Lamination process and structure of high layout density substrate
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP2004228446A (ja) プリント基板
CN101740403B (zh) 封装基板结构及其制作方法
JPH09139558A (ja) ベアチップ実装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606