JP3829050B2 - 一体型電子部品 - Google Patents
一体型電子部品 Download PDFInfo
- Publication number
- JP3829050B2 JP3829050B2 JP2000259131A JP2000259131A JP3829050B2 JP 3829050 B2 JP3829050 B2 JP 3829050B2 JP 2000259131 A JP2000259131 A JP 2000259131A JP 2000259131 A JP2000259131 A JP 2000259131A JP 3829050 B2 JP3829050 B2 JP 3829050B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- component
- integrated electronic
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 74
- 239000000853 adhesive Substances 0.000 claims description 29
- 230000001070 adhesive effect Effects 0.000 claims description 29
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000000016 photochemical curing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0478—Simultaneously mounting of different components
- H05K13/0482—Simultaneously mounting of different components using templates; using magazines, the configuration of which corresponds to the sites on the boards where the components have to be attached
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
- H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電子部品が一体的に組み立てられた一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品に関する。
【０００２】
【従来の技術】
近年、電子部品の小型、軽量化が進み、より小型にするために多くの方法が提案されている。このような方法にて形成される電子部品の中には、１つの機能を有するデバイスに対して、２つ以上の機能を持つ電子部品を一体化することにより成り立っているものも多い。
従来、電子部品を高精度及び高信頼性にて配列するために様々な実装プロセス及び設備が開発されてきた。以下、図８〜図１１を参照しながら、従来の電子部品の組立て方法について説明する。
まず、図８に示すように基板１上に導電性接着剤２を供給し、次に図９に示すように上記導電性接着剤２部分に電子部品３を装着し、導電性接着剤２を硬化して電子部品３を導電性接着剤２に固定する。次に、図１０に示すように電子部品３上に導電性接着剤４を供給した後、図１１に示すように導電性接着剤４上に基板５を装着する。最後に導電性接着剤４を硬化させ、一体型電子部品６を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら上述のような従来の構成では、基板１上にそれぞれの部品を装着するという組立方法であるため、例えば光路合せが必要な光部品実装等のように装着精度が要求されるデバイスには適しておらず、又、導電性接着剤２上に電子部品３を載せるため、基板１からの電子部品３の高さにばらつきが生じ、次工程にて基板５を装着したときに、電子部品３と基板５とが電気的に接続されない、いわゆるオープン不良を生じる可能性がある。又、装着する電子部品３が多い場合、装着終了までに長時間を要し、導電性接着剤２上の部品装着品質、及びタクトより生じるコスト高となるという問題もある。
本発明はこのような問題点を解決するためになされたもので、容易で高品質、低コストな、一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明の第１態様である一体型電子部品組立方法は、第１基板の部品収容部に電子部品を収容して保持し、
上記第１基板に保持された上記電子部品に対して第２基板を電気的に接続して上記第１基板及び上記第２基板にて一体型電子部品を形成することを特徴とする。
【０００５】
又、上記第１基板に上記電子部品を保持した後、第２基板の電気的接続を行なう前に、上記第２基板のバンプの平坦化を行なうこともできる。
【０００６】
本発明の第２態様である一体型電子部品は、電子部品を収容して絶縁性接着剤にて保持する部品収容部を有する第１基板と、
上記第１基板に保持された上記電子部品に対して電気的に接続され上記第１基板と一体的に構成される第２基板と、
を備えたことを特徴とする。
【０００７】
上記電子部品が発光素子であるとき、上記部品収容部は、上記発光素子の遮光を行なう側壁を有するように構成することもできる。
【０００８】
上記第１基板は、ガラス、セラミック、又は有機樹脂のいずれかにて構成することもできる。
【０００９】
上記絶縁性接着剤は、光硬化型の接着剤であるように構成することもできる。
【００１０】
【発明の実施の形態】
本発明の実施形態である一体型電子部品組立方法、及び該一体型電子部品組立方法にて組み立てられた一体型電子部品について、図を参照しながら以下に説明する。尚、各図において同じ構成部分については同じ符号を付している。
上記一体型電子部品組立方法は以下のように実行される。
まず、図７に示すステップ（図内では「Ｓ」にて示す）１では、図１に示すように、第１基板１０１にドライエッチング、又はウエットエッチングにて部品収容部１０２を形成する。該部品収容部１０２は、下記の電子部品１０３を収容可能な凹状の部分であり、有底な形状であってもよいし、又、例えば図１に示すように当該第１基板１０１の厚み方向に貫通する貫通穴であってもよい。尚、図１では、複数の部品収容部１０２を形成しているが、収容する電子部品１０３との関係で一つであっても良い。又、部品収容部１０２は、電子部品１０３に比べて、例えば５〜３０μｍ程度、大きい必要がある。又、上記第１基板１０１としては、例えばＳｉ基板や、ガラス基板、セラミック基板、又は有機樹脂材基板等が使用される。
Ｓｉ基板を用いるとき、Ｓｉの結晶方位は（１、１、１）、（１、０、０）、（１、１、０）いずれでもよい。
【００１１】
次のステップ２では、図２に示すように、各部品収容部１０２に電子部品１０３を配置する。電子部品１０３は、例えば、ＬＥＤ（発光ダイオード）のような発光素子、Ｓｉ基板ＩＣ、ＧａＡｓ基板ＩＣ、抵抗、コンデンサ等が相当する。例えば、電子部品１０３がＬＥＤであるときには、認識機能を有する実装機にてＬＥＤの配向を制御して、当該ＬＥＤの発光部を図の下側に向けて当該ＬＥＤを部品収容部１０２に収容する。尚、図２では、全ての部品収容部１０２に電子部品１０３を配置しているが、これに限定されず、回路設計上、一部の部品収容部１０２にのみ電子部品１０３を配置する場合もある。
【００１２】
又、上記電子部品１０３がＬＥＤのような発光素子であるとき、上記部品収容部１０２は、上記発光素子の遮光を行なう側壁１０１２を有するように構成してもよい。
次のステップ３では、図３に示すように、電子部品１０３を収容している部品収容部１０２に絶縁性接着剤１０４を充填し、硬化させる。尚、絶縁性接着剤１０４の一例としては紫外線硬化型の接着剤や、熱硬化型接着剤等を用いることができる。例えば紫外線硬化型接着剤を用いたときには、当該接着剤を充填後、紫外線を照射して当該接着剤を硬化させる。
【００１３】
次のステップ４では、上記電子部品１０３と電気的に接続される第２基板１０５に、電子部品１０３に対応して金バンプ１０６を形成する。次のステップ５では、上記第２基板１０５の金バンプ１０６の先端部分の平坦化を実行するか否かを判断する。平坦化が必要と判断されたときには、次のステップ６へ移行して平坦化を実行して、次のステップ７へ移行する。一方、平坦化は不要と判断したときには、上記ステップ７へ移行する。尚、上記平坦化の要否判断は、作業者が行なっても良い。
【００１４】
一方、ステップ７では図４に示すように、上記第２基板１０５の金バンプ１０６の先端部分には導電性接着剤１０７を付着させる。尚、上記第２基板１０５は、例えばＳｉ、ＧａＡｓ、ＩｎＰ等の半導体チップであってもよい。さらにステップ７では、図５に示すように、電子部品１０３を収容した第１基板１０１と、金バンプ１０６を形成した第２基板１０５とを、上記金バンプ１０６及び電子部品１０３が対応するようにアライメントし、その後、第１基板１０１と第２基板１０５とを装着する。装着後、上記導電性接着剤１０７を硬化させて第１基板１０１と第２基板１０５とを接合する。このようにして第１の一体型電子部品１１０が作製される。
本実施形態ではさらに、ステップ８において、上述のように接合した第１基板１０１及び第２基板１０５に、第３基板１０８を導電性接着剤１０９にて接合させる。このようにして第２の一体型電子部品１１１を作製することもできる。
【００１５】
以上説明した一体型電子部品組立方法、及び該方法にて組み立てられた一体型電子部品によれば以下のような効果が得られる。即ち、第１基板１０１が存在しない従来の状況では、小部品を配列する場合、各小部品をいかに固定し搬送しながら組み立てるかが問題であり、上記配列、固定に関するプロセスが煩雑となり、歩留り低下等の問題が生じる。これに対して本実施形態では、電子部品１０３の配列精度は、第１基板１０１に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部１０２に収納された電子部品１０３は移動が制限される。さらに、電子部品１０１を配列するとき、電子部品１０３は、部品収容部１０２に単に入れればよく、配列が容易である。よって、装着する電子部品１０３の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。
したがって、電子部品１０３の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
又、第２基板１０５のバンプ１０６の平坦化を行なうようにしていることから、上記オープン不良が発生することもない。
【００１６】
【発明の効果】
以上詳述したように本発明の第１態様の一体型電子部品組立方法、及び第２態様の一体型電子部品によれば、第１基板の部品収容部に電子部品を収容して保持した後、上記電子部品に対して第２基板を電気的に接続するようにした。したがって、電子部品の配列精度は、第１基板に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部に収納された電子部品は移動が制限される。さらに、電子部品は、部品収容部に単に入れればよく、装着する電子部品の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。したがって、電子部品の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
【００１７】
又、第２基板のバンプの平坦化を行なうことで、いわゆるオープン不良の発生をなくすことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態における一体型電子部品組立方法を実行するときの各基板等における状態を示す図の内、第１基板の断面図である。
【図２】 図１に示す第１基板の部品収容部に電子部品を充填した状態を示す第１基板の断面図である。
【図３】 図１に示す第１基板に充填された電子部品を接着剤にて固定した状態を示す第１基板の断面図である。
【図４】 図１に示す第１基板に装着される第２基板の側面図である。
【図５】 図３に示す第１基板と図４に示す第２基板とを接合した状態を示す図である。
【図６】 第１基板と第２基板とを接合した基板に、第３基板を接合した状態を示す図である。
【図７】 本発明の実施形態における一体型電子部品組立方法を示すフローチャートである。
【図８】 従来の一体型電子部品組立方法をを実行するときの各基板等における状態を示す図の内、基板に導電性接着剤を供給した状態を示す図である。
【図９】 図８に示す導電性接着剤に部品を装着した状態を示す図である。
【図１０】 図９に示す部品の上部に導電性接着剤を供給した状態を示す図である。
【図１１】 図１０に示す導電性接着剤の上部に基板を装着した状態を示す図である。
【符号の説明】
１０１…第１基板、１０２…部品収容部、１０３…電子部品、
１０５…第２基板、１０１１…第２基板装着面、１０１２…遮光壁。
【発明の属する技術分野】
本発明は、複数の電子部品が一体的に組み立てられた一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品に関する。
【０００２】
【従来の技術】
近年、電子部品の小型、軽量化が進み、より小型にするために多くの方法が提案されている。このような方法にて形成される電子部品の中には、１つの機能を有するデバイスに対して、２つ以上の機能を持つ電子部品を一体化することにより成り立っているものも多い。
従来、電子部品を高精度及び高信頼性にて配列するために様々な実装プロセス及び設備が開発されてきた。以下、図８〜図１１を参照しながら、従来の電子部品の組立て方法について説明する。
まず、図８に示すように基板１上に導電性接着剤２を供給し、次に図９に示すように上記導電性接着剤２部分に電子部品３を装着し、導電性接着剤２を硬化して電子部品３を導電性接着剤２に固定する。次に、図１０に示すように電子部品３上に導電性接着剤４を供給した後、図１１に示すように導電性接着剤４上に基板５を装着する。最後に導電性接着剤４を硬化させ、一体型電子部品６を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら上述のような従来の構成では、基板１上にそれぞれの部品を装着するという組立方法であるため、例えば光路合せが必要な光部品実装等のように装着精度が要求されるデバイスには適しておらず、又、導電性接着剤２上に電子部品３を載せるため、基板１からの電子部品３の高さにばらつきが生じ、次工程にて基板５を装着したときに、電子部品３と基板５とが電気的に接続されない、いわゆるオープン不良を生じる可能性がある。又、装着する電子部品３が多い場合、装着終了までに長時間を要し、導電性接着剤２上の部品装着品質、及びタクトより生じるコスト高となるという問題もある。
本発明はこのような問題点を解決するためになされたもので、容易で高品質、低コストな、一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明の第１態様である一体型電子部品組立方法は、第１基板の部品収容部に電子部品を収容して保持し、
上記第１基板に保持された上記電子部品に対して第２基板を電気的に接続して上記第１基板及び上記第２基板にて一体型電子部品を形成することを特徴とする。
【０００５】
又、上記第１基板に上記電子部品を保持した後、第２基板の電気的接続を行なう前に、上記第２基板のバンプの平坦化を行なうこともできる。
【０００６】
本発明の第２態様である一体型電子部品は、電子部品を収容して絶縁性接着剤にて保持する部品収容部を有する第１基板と、
上記第１基板に保持された上記電子部品に対して電気的に接続され上記第１基板と一体的に構成される第２基板と、
を備えたことを特徴とする。
【０００７】
上記電子部品が発光素子であるとき、上記部品収容部は、上記発光素子の遮光を行なう側壁を有するように構成することもできる。
【０００８】
上記第１基板は、ガラス、セラミック、又は有機樹脂のいずれかにて構成することもできる。
【０００９】
上記絶縁性接着剤は、光硬化型の接着剤であるように構成することもできる。
【００１０】
【発明の実施の形態】
本発明の実施形態である一体型電子部品組立方法、及び該一体型電子部品組立方法にて組み立てられた一体型電子部品について、図を参照しながら以下に説明する。尚、各図において同じ構成部分については同じ符号を付している。
上記一体型電子部品組立方法は以下のように実行される。
まず、図７に示すステップ（図内では「Ｓ」にて示す）１では、図１に示すように、第１基板１０１にドライエッチング、又はウエットエッチングにて部品収容部１０２を形成する。該部品収容部１０２は、下記の電子部品１０３を収容可能な凹状の部分であり、有底な形状であってもよいし、又、例えば図１に示すように当該第１基板１０１の厚み方向に貫通する貫通穴であってもよい。尚、図１では、複数の部品収容部１０２を形成しているが、収容する電子部品１０３との関係で一つであっても良い。又、部品収容部１０２は、電子部品１０３に比べて、例えば５〜３０μｍ程度、大きい必要がある。又、上記第１基板１０１としては、例えばＳｉ基板や、ガラス基板、セラミック基板、又は有機樹脂材基板等が使用される。
Ｓｉ基板を用いるとき、Ｓｉの結晶方位は（１、１、１）、（１、０、０）、（１、１、０）いずれでもよい。
【００１１】
次のステップ２では、図２に示すように、各部品収容部１０２に電子部品１０３を配置する。電子部品１０３は、例えば、ＬＥＤ（発光ダイオード）のような発光素子、Ｓｉ基板ＩＣ、ＧａＡｓ基板ＩＣ、抵抗、コンデンサ等が相当する。例えば、電子部品１０３がＬＥＤであるときには、認識機能を有する実装機にてＬＥＤの配向を制御して、当該ＬＥＤの発光部を図の下側に向けて当該ＬＥＤを部品収容部１０２に収容する。尚、図２では、全ての部品収容部１０２に電子部品１０３を配置しているが、これに限定されず、回路設計上、一部の部品収容部１０２にのみ電子部品１０３を配置する場合もある。
【００１２】
又、上記電子部品１０３がＬＥＤのような発光素子であるとき、上記部品収容部１０２は、上記発光素子の遮光を行なう側壁１０１２を有するように構成してもよい。
次のステップ３では、図３に示すように、電子部品１０３を収容している部品収容部１０２に絶縁性接着剤１０４を充填し、硬化させる。尚、絶縁性接着剤１０４の一例としては紫外線硬化型の接着剤や、熱硬化型接着剤等を用いることができる。例えば紫外線硬化型接着剤を用いたときには、当該接着剤を充填後、紫外線を照射して当該接着剤を硬化させる。
【００１３】
次のステップ４では、上記電子部品１０３と電気的に接続される第２基板１０５に、電子部品１０３に対応して金バンプ１０６を形成する。次のステップ５では、上記第２基板１０５の金バンプ１０６の先端部分の平坦化を実行するか否かを判断する。平坦化が必要と判断されたときには、次のステップ６へ移行して平坦化を実行して、次のステップ７へ移行する。一方、平坦化は不要と判断したときには、上記ステップ７へ移行する。尚、上記平坦化の要否判断は、作業者が行なっても良い。
【００１４】
一方、ステップ７では図４に示すように、上記第２基板１０５の金バンプ１０６の先端部分には導電性接着剤１０７を付着させる。尚、上記第２基板１０５は、例えばＳｉ、ＧａＡｓ、ＩｎＰ等の半導体チップであってもよい。さらにステップ７では、図５に示すように、電子部品１０３を収容した第１基板１０１と、金バンプ１０６を形成した第２基板１０５とを、上記金バンプ１０６及び電子部品１０３が対応するようにアライメントし、その後、第１基板１０１と第２基板１０５とを装着する。装着後、上記導電性接着剤１０７を硬化させて第１基板１０１と第２基板１０５とを接合する。このようにして第１の一体型電子部品１１０が作製される。
本実施形態ではさらに、ステップ８において、上述のように接合した第１基板１０１及び第２基板１０５に、第３基板１０８を導電性接着剤１０９にて接合させる。このようにして第２の一体型電子部品１１１を作製することもできる。
【００１５】
以上説明した一体型電子部品組立方法、及び該方法にて組み立てられた一体型電子部品によれば以下のような効果が得られる。即ち、第１基板１０１が存在しない従来の状況では、小部品を配列する場合、各小部品をいかに固定し搬送しながら組み立てるかが問題であり、上記配列、固定に関するプロセスが煩雑となり、歩留り低下等の問題が生じる。これに対して本実施形態では、電子部品１０３の配列精度は、第１基板１０１に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部１０２に収納された電子部品１０３は移動が制限される。さらに、電子部品１０１を配列するとき、電子部品１０３は、部品収容部１０２に単に入れればよく、配列が容易である。よって、装着する電子部品１０３の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。
したがって、電子部品１０３の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
又、第２基板１０５のバンプ１０６の平坦化を行なうようにしていることから、上記オープン不良が発生することもない。
【００１６】
【発明の効果】
以上詳述したように本発明の第１態様の一体型電子部品組立方法、及び第２態様の一体型電子部品によれば、第１基板の部品収容部に電子部品を収容して保持した後、上記電子部品に対して第２基板を電気的に接続するようにした。したがって、電子部品の配列精度は、第１基板に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部に収納された電子部品は移動が制限される。さらに、電子部品は、部品収容部に単に入れればよく、装着する電子部品の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。したがって、電子部品の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
【００１７】
又、第２基板のバンプの平坦化を行なうことで、いわゆるオープン不良の発生をなくすことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態における一体型電子部品組立方法を実行するときの各基板等における状態を示す図の内、第１基板の断面図である。
【図２】 図１に示す第１基板の部品収容部に電子部品を充填した状態を示す第１基板の断面図である。
【図３】 図１に示す第１基板に充填された電子部品を接着剤にて固定した状態を示す第１基板の断面図である。
【図４】 図１に示す第１基板に装着される第２基板の側面図である。
【図５】 図３に示す第１基板と図４に示す第２基板とを接合した状態を示す図である。
【図６】 第１基板と第２基板とを接合した基板に、第３基板を接合した状態を示す図である。
【図７】 本発明の実施形態における一体型電子部品組立方法を示すフローチャートである。
【図８】 従来の一体型電子部品組立方法をを実行するときの各基板等における状態を示す図の内、基板に導電性接着剤を供給した状態を示す図である。
【図９】 図８に示す導電性接着剤に部品を装着した状態を示す図である。
【図１０】 図９に示す部品の上部に導電性接着剤を供給した状態を示す図である。
【図１１】 図１０に示す導電性接着剤の上部に基板を装着した状態を示す図である。
【符号の説明】
１０１…第１基板、１０２…部品収容部、１０３…電子部品、
１０５…第２基板、１０１１…第２基板装着面、１０１２…遮光壁。
Claims (4)
- 電子部品（１０３）を収容して絶縁性接着剤にて保持する部品収容部（１０２）を有する第１基板（１０１）と、
上記第１基板に保持された上記電子部品に対して電気的に接続され上記第１基板と一体的に構成される第２基板（１０５）と、
を備えたことを特徴とする一体型電子部品。 - 上記電子部品が発光素子であるとき、上記部品収容部は、上記発光素子の遮光を行なう側壁（１０１２）を有する、請求項１記載の一体型電子部品。
- 上記第１基板は、ガラス、セラミック、又は有機樹脂のいずれかにてなる、請求項１又は２記載の一体型電子部品。
- 上記絶縁性接着剤は光硬化型の接着剤である、請求項１から３のいずれかに記載の一体型電子部品。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000259131A JP3829050B2 (ja) | 2000-08-29 | 2000-08-29 | 一体型電子部品 |
| CNB011242957A CN1171295C (zh) | 2000-08-29 | 2001-08-28 | 一体型电子部件的组装方法以及一体型电子部件 |
| US09/940,876 US6825055B2 (en) | 2000-08-29 | 2001-08-29 | Method for assembling integral type electronic component and integral type electronic component |
| US10/902,135 US20050001315A1 (en) | 2000-08-29 | 2004-07-30 | Method for assembling integral type electronic device, and integral type electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000259131A JP3829050B2 (ja) | 2000-08-29 | 2000-08-29 | 一体型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076268A JP2002076268A (ja) | 2002-03-15 |
| JP3829050B2 true JP3829050B2 (ja) | 2006-10-04 |
Family
ID=18747342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000259131A Expired - Fee Related JP3829050B2 (ja) | 2000-08-29 | 2000-08-29 | 一体型電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6825055B2 (ja) |
| JP (1) | JP3829050B2 (ja) |
| CN (1) | CN1171295C (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6832245B1 (en) | 1999-12-01 | 2004-12-14 | At&T Corp. | System and method for analyzing communications of user messages to rank users and contacts based on message content |
| JP4467220B2 (ja) | 2000-03-17 | 2010-05-26 | エイオーエル・エルエルシー | 音声インスタント・メッセージング |
| US8122363B1 (en) | 2000-05-04 | 2012-02-21 | Aol Inc. | Presence status indicator |
| US8132110B1 (en) | 2000-05-04 | 2012-03-06 | Aol Inc. | Intelligently enabled menu choices based on online presence state in address book |
| US7979802B1 (en) | 2000-05-04 | 2011-07-12 | Aol Inc. | Providing supplemental contact information corresponding to a referenced individual |
| US9100221B2 (en) | 2000-05-04 | 2015-08-04 | Facebook, Inc. | Systems for messaging senders and recipients of an electronic message |
| US6912564B1 (en) | 2000-05-04 | 2005-06-28 | America Online, Inc. | System for instant messaging the sender and recipients of an e-mail message |
| US20130067340A1 (en) | 2000-05-04 | 2013-03-14 | Facebook, Inc. | Intelligently enabled menu choices based on online presence state in address book |
| US9043418B2 (en) | 2000-05-04 | 2015-05-26 | Facebook, Inc. | Systems and methods for instant messaging persons referenced in an electronic message |
| US8001190B2 (en) | 2001-06-25 | 2011-08-16 | Aol Inc. | Email integrated instant messaging |
| ATE502477T1 (de) | 2000-07-25 | 2011-04-15 | America Online Inc | Videonachrichtenübermittlung |
| US7774711B2 (en) | 2001-09-28 | 2010-08-10 | Aol Inc. | Automatic categorization of entries in a contact list |
| US7716287B2 (en) | 2004-03-05 | 2010-05-11 | Aol Inc. | Organizing entries in participant lists based on communications strengths |
| US7512652B1 (en) | 2001-09-28 | 2009-03-31 | Aol Llc, A Delaware Limited Liability Company | Passive personalization of buddy lists |
| US7765484B2 (en) * | 2001-09-28 | 2010-07-27 | Aol Inc. | Passive personalization of lists |
| JP3910493B2 (ja) * | 2002-06-14 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US8037150B2 (en) | 2002-11-21 | 2011-10-11 | Aol Inc. | System and methods for providing multiple personas in a communications environment |
| US7636755B2 (en) | 2002-11-21 | 2009-12-22 | Aol Llc | Multiple avatar personalities |
| US7945674B2 (en) | 2003-04-02 | 2011-05-17 | Aol Inc. | Degrees of separation for handling communications |
| US7263614B2 (en) | 2002-12-31 | 2007-08-28 | Aol Llc | Implicit access for communications pathway |
| US7949759B2 (en) * | 2003-04-02 | 2011-05-24 | AOL, Inc. | Degrees of separation for handling communications |
| US7484176B2 (en) * | 2003-03-03 | 2009-01-27 | Aol Llc, A Delaware Limited Liability Company | Reactive avatars |
| US7908554B1 (en) | 2003-03-03 | 2011-03-15 | Aol Inc. | Modifying avatar behavior based on user action or mood |
| US7913176B1 (en) * | 2003-03-03 | 2011-03-22 | Aol Inc. | Applying access controls to communications with avatars |
| US7613776B1 (en) | 2003-03-26 | 2009-11-03 | Aol Llc | Identifying and using identities deemed to be known to a user |
| NL1024819C2 (nl) * | 2003-11-20 | 2005-05-23 | Fico Bv | Inrichting en werkwijze voor het productafhankelijk instellen van een inrichting voor het verwerken van een drager met elektronische componenten. |
| US8595146B1 (en) | 2004-03-15 | 2013-11-26 | Aol Inc. | Social networking permissions |
| US8060566B2 (en) | 2004-12-01 | 2011-11-15 | Aol Inc. | Automatically enabling the forwarding of instant messages |
| US9002949B2 (en) | 2004-12-01 | 2015-04-07 | Google Inc. | Automatically enabling the forwarding of instant messages |
| US9652809B1 (en) | 2004-12-21 | 2017-05-16 | Aol Inc. | Using user profile information to determine an avatar and/or avatar characteristics |
| US7606580B2 (en) | 2005-05-11 | 2009-10-20 | Aol Llc | Personalized location information for mobile devices |
| US7765265B1 (en) | 2005-05-11 | 2010-07-27 | Aol Inc. | Identifying users sharing common characteristics |
| US8548503B2 (en) | 2008-08-28 | 2013-10-01 | Aol Inc. | Methods and system for providing location-based communication services |
| FR2951871B1 (fr) * | 2009-10-23 | 2011-12-16 | St Microelectronics Sa | Plaque d'interface entre circuits integres |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259684A (en) * | 1978-10-13 | 1981-03-31 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Packages for microwave integrated circuits |
| FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
| US4630096A (en) * | 1984-05-30 | 1986-12-16 | Motorola, Inc. | High density IC module assembly |
| US4722914A (en) * | 1984-05-30 | 1988-02-02 | Motorola Inc. | Method of making a high density IC module assembly |
| JPS61223716A (ja) * | 1985-03-28 | 1986-10-04 | Olympus Optical Co Ltd | 光学部品の保持装置 |
| US5250843A (en) * | 1991-03-27 | 1993-10-05 | Integrated System Assemblies Corp. | Multichip integrated circuit modules |
| US5144747A (en) * | 1991-03-27 | 1992-09-08 | Integrated System Assemblies Corporation | Apparatus and method for positioning an integrated circuit chip within a multichip module |
| US5091769A (en) * | 1991-03-27 | 1992-02-25 | Eichelberger Charles W | Configuration for testing and burn-in of integrated circuit chips |
| US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| GB9400384D0 (en) | 1994-01-11 | 1994-03-09 | Inmos Ltd | Circuit connection in an electrical assembly |
| US5608262A (en) * | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
| TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
| JPH0950767A (ja) | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 薄型平面表示装置 |
| US5672546A (en) * | 1995-12-04 | 1997-09-30 | General Electric Company | Semiconductor interconnect method and structure for high temperature applications |
| US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
| JPH09330934A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5760478A (en) * | 1996-08-20 | 1998-06-02 | International Business Machines Corporation | Clock skew minimization system and method for integrated circuits |
| WO1998034285A1 (fr) * | 1997-01-31 | 1998-08-06 | Matsushita Electronics Corporation | Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production |
| US6229203B1 (en) * | 1997-03-12 | 2001-05-08 | General Electric Company | Semiconductor interconnect structure for high temperature applications |
| US5963429A (en) * | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
| US6294407B1 (en) * | 1998-05-06 | 2001-09-25 | Virtual Integration, Inc. | Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same |
| TW482817B (en) * | 1998-06-18 | 2002-04-11 | Jsr Corp | Photosetting compositions and photoset articles |
| US6084308A (en) * | 1998-06-30 | 2000-07-04 | National Semiconductor Corporation | Chip-on-chip integrated circuit package and method for making the same |
| US6220499B1 (en) * | 1998-09-29 | 2001-04-24 | International Business Machines Corporation | Method for assembling a chip carrier to a semiconductor device |
| US6239484B1 (en) * | 1999-06-09 | 2001-05-29 | International Business Machines Corporation | Underfill of chip-under-chip semiconductor modules |
| US6267650B1 (en) * | 1999-08-09 | 2001-07-31 | Micron Technology, Inc. | Apparatus and methods for substantial planarization of solder bumps |
| US6255899B1 (en) * | 1999-09-01 | 2001-07-03 | International Business Machines Corporation | Method and apparatus for increasing interchip communications rates |
| US6356686B1 (en) * | 1999-09-03 | 2002-03-12 | International Business Machines Corporation | Optoelectronic device encapsulant |
| US6452278B1 (en) * | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
-
2000
- 2000-08-29 JP JP2000259131A patent/JP3829050B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-28 CN CNB011242957A patent/CN1171295C/zh not_active Expired - Fee Related
- 2001-08-29 US US09/940,876 patent/US6825055B2/en not_active Expired - Fee Related
-
2004
- 2004-07-30 US US10/902,135 patent/US20050001315A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1340850A (zh) | 2002-03-20 |
| JP2002076268A (ja) | 2002-03-15 |
| CN1171295C (zh) | 2004-10-13 |
| US6825055B2 (en) | 2004-11-30 |
| US20020028595A1 (en) | 2002-03-07 |
| US20050001315A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829050B2 (ja) | 一体型電子部品 | |
| JP3738824B2 (ja) | 光学装置及びその製造方法並びに電子機器 | |
| EP0561964B1 (en) | Optoelectronic device component package and method of making the same | |
| DE102004064081B9 (de) | Gehäuse für einen optischen Empfänger | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| US7064424B2 (en) | Optical surface mount technology package | |
| US20060244140A1 (en) | Conductive bump structure of circuit board and method for forming the same | |
| JP2006511964A (ja) | フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル | |
| JP2009088510A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
| US20060012002A1 (en) | Device for mounting a semiconductor package on a support plate via a base | |
| KR20060050316A (ko) | 광반도체 모듈과 그것을 이용한 반도체 장치 | |
| US20010004128A1 (en) | Semiconductor package and manufacturing method thereof | |
| US20240258184A1 (en) | Package for an integrated circuit and manufacturing method | |
| JP4428526B2 (ja) | 光学デバイス | |
| US20040178462A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7380338B2 (en) | Circuit board and manufacturing method thereof | |
| JP4969055B2 (ja) | 光通信モジュール | |
| JP2008051658A (ja) | Ｉｃ一体型加速度センサ及びその製造方法 | |
| JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
| KR100764410B1 (ko) | 이미지센서 모듈 및 그 제조방법 | |
| KR20060034929A (ko) | 카메라 모듈 및 그 제조방법 | |
| KR19990056739A (ko) | 반도체 칩의 실장방법 | |
| JPH04217375A (ja) | 半導体装置とその作製方法 | |
| JP3670220B2 (ja) | 半導体装置の製造方法 | |
| JP3100618U (ja) | 映像センサーのチップスケールパッケージ（ＣＳＰ：ＣｈｉｐＳｃａｌｅＰａｃｋａｇｅ）構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |