JP2006511964A - フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル - Google Patents

フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル Download PDF

Info

Publication number
JP2006511964A
JP2006511964A JP2004565383A JP2004565383A JP2006511964A JP 2006511964 A JP2006511964 A JP 2006511964A JP 2004565383 A JP2004565383 A JP 2004565383A JP 2004565383 A JP2004565383 A JP 2004565383A JP 2006511964 A JP2006511964 A JP 2006511964A
Authority
JP
Japan
Prior art keywords
flip chip
underfill
electromechanical
bump
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004565383A
Other languages
English (en)
Other versions
JP2006511964A5 (ja
Inventor
チェイソン、マーク
ダンバー、ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006511964A publication Critical patent/JP2006511964A/ja
Publication of JP2006511964A5 publication Critical patent/JP2006511964A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

フリップチップ（２１０）をプリント配線板（２３０）に装着する方法を提供する。バンプが形成された光電子、又は電気機械フリップチップ（２１０）を提供する。フリップチップ（２１０）の第一の部分（２５０）にアンダーフィル材（２４０）を塗布し、フリップチップ（２１０）の第二の部分（２６０）はアンダーフィル材（２４０）を有さない。このフリップチップ（２１０）をプリント配線板（２３０）上に配置して、同フリップチップ（２１０）のバンプ形成部分を加熱することによってフリップチップ（２１０）をプリント配線板（２３０）に電気接続する。フリップチップ（２１０）がプリント配線板（２３０）に電気接続される際に、フリップチップ（２１０）の第二の部分（２６０）は、アンダーフィル材（２４０）を有さない状態に維持される。

Description

本発明は、半導体ウエハプロセスと集積回路のパッケージングとに関する。より詳細には、本発明は、バンプが形成された光電子、又は電気機械半導体ウエハ、フリップチップ、及びフリップチップアセンブリのための選択的アンダーフィルと、同選択的アンダーフィルを備えた半導体ウエハ、フリップチップ又はフリップチップモジュールの製造方法とに関する。
光電子アセンブリと電気機械アセンブリとをプリント配線板（ＰＷＢ）に対して組み立てることは、別個の構成要素が集積されてコスト効果の高いモジュールを形成する点で益々重要になっている。フリップチップ接合技術を用いて、小さいサイズのアセンブリを作動させることにより卓越した性能を実現することが可能である。光電子集積回路（ＩＣｓ）は、ダイとＰＷＢとの間で機能する光放射素子と光検出素子とを有するため、光エミッタ又は光ディテクタの光路を妨害するアセンブリ技術を使用することは不可能である。一般に、フリップチップアセンブリ技術では、フリップチップをＰＷＢに接合するためのアンダーフィル材を必要とするが、このアンダーフィル材は光路を妨害し得る。アンダーフィル材ははんだバンプを構造的に補強して、かつフリップチップをＰＷＢに機械的に接着させてアセンブリの信頼性を向上させる。
弾性表面波（ＳＡＷ）デバイス、微小電気機械システム（ＭＥＭＳ）デバイス等の電気機械デバイス、集積された電気機械デバイス、及び可動部品を有する他のデバイス等の電気機械デバイスは、アンダーフィル材で完全に覆われた場合、その機能が低下するか、又は全く機能しなくなり得る。これらのデバイスは、バンプが形成されてフリップチップアセンブリにて使用される際に、アンダーフィル材を有さない状態に維持される必要がある。
先行技術において、アンダーフィル材はＩＣインターフェイスの全表面に適用される。液体アンダーフィル材の分配技術においては、アンダーフィルはフリップチップ接合ダイの縁部に適用されて、毛管現象により流体をダイの下部へ移動させる。このプロセス中、ダイの全面がアンダーフィル材により被覆される。高粘度、非流動性のアンダーフィルを使用する場合、ダイ配置に先だってアンダーフィルがＰＷＢに適用され得る。はんだリフロー中、アンダーフィルは液化してダイの全表面を湿潤させる。これらいずれの場合でも、アンダーフィルはダイの全表面を覆ってダイのエミッタとダイのディテクタ間における光の伝搬を妨害する。アンダーフィル材が不透明で光学素子を覆っている場合、光放射は全く伝達されない。透明なアンダーフィル材が使用される場合は、フリップチップ、又はプリント配線板に隣接する気泡、空隙、粒子、又は空気ポケット等の欠陥部が光の伝達を歪曲、又は阻止し得る。透明材料は時間と共に劣化し得る。膨張適合性（thermal matching)の熱係数のためにアンダーフィル材中に含有された充填材によって、必要以上の光の
分散が発生し得る。圧電デバイス、又は表面微小化機械リレー（surface micromachine relay)等の機械的、又は音声的動作構造を有する電気機械デバイスでは、そのデバイスの
作動を妨害しないように電気機械素子を覆うアンダーフィル材を設けることが不可能である。
特許文献１に開示されているように、フリップチップアセンブリの縁部の周囲にアンダーフィル材を適用して同アンダーフィル材を内部領域へ部分的に移動させることによって、フリップチップの一部をアンダーフィル材が存在しない状態に残留させ得る。特許文献
２の開示においては、導光管のクラッドの屈折率よりも小さい屈折率を有する透明なアンダーフィル樹脂が、フリップチップ上、及びプリント配線板上の光デバイス間のアンダーフィル材として使用されている。他の製造業者は、アンダーフィルに付随する利点は損失されるが、アンダーフィル材が全く塗布されていないはんだバンプを用いることによって、フリップチップ上の光電子デバイスと、プリント配線板上のマイクロレンズ、導光管、又は他の光学素子との間の光の伝達を妨害させない。
フリップチップとＰＷＢとの間の光伝送路が光学的に妨害されていない状態に維持する一方で、光電子フリップチップを下部のパッケージ基板、即ちＰＷＢに直接装着するパッケージング技術が存在すれば有利であろう。このようなパッケージング技術により、信頼性の高い電気接続と、堅固なダイ接合、バンプの緊張緩和、かつ環境からの効果的な保護を提供するアンダーフィル材の保護性とを有し、その一方で、関連する光デバイス間の制限されない自由空間伝達特性が保持された状態で、フリップチップを基板に対して接合することが可能になる。電気機械フリップチップは、フリップチップがＰＷＢ即ちパッケージ基板に接合される際に、同フリップチップの動きを妨害することなく基板、即ちＰＷＢに装着されることが重要であろう。
米国特許第６，３６５，４４１号（撤artial Underfill for Flip Chip Electronic Packages狽Q００２年４月２日発行） 米国特許出願公開公報第２００２／００３７１３８号（念ptical Module and Method for Manufacturing Same狽Q００２年３月２８日公開）
従って、本発明の目的は、バンプが形成された光電子、及び電気機械フリップチップを、プリント配線板に装着する方法を提供することにある。本発明の別の目的は、フリップチップアセンブリの光学部分、及び電気機械部分がアンダーフィル材を有さないフリップチップアセンブリを提供することにある。本発明の更なる別の目的は、ダイ又はウエハレベルにおけるバンプ形成光電子フリップチップ、及びバンプ形成電気機械フリップチップのための選択的アンダーフィルプロセスを提供することにある。
本発明の一局面において、プリント配線板にフリップチップを装着する方法を提供する。バンプ形成フリップチップの第一の部分にアンダーフィル材を適用し、フリップチップの光学部分、又は電気機械部分はアンダーフィル材を有さない状態に維持される。選択的アンダーフィルを有するフリップチップをプリント配線板上に配置した後、加熱してフリップチップをプリント配線板に電気的かつ機械的に接続するとともに、フリップチップの光学部分、又は電気機械部分をアンダーフィル材が存在しない状態に維持する。
本発明の別の一局面において、第一の部分と第二の部分とを有するバンプ形成フリップチップと、同バンプ形成フリップチップの第一の部分に対して選択的に配置されたアンダーフィル材とを備えたフリップチップアセンブリに関する。フリップチップの第二の部分は、一つ以上の光デバイス、又は電気機械デバイスを有し得る。フリップチップの第二の部分は、フリップチップがプリント配線板上に配置された後、加熱されて同フリップチップがプリント配線板に電気接続される際に、アンダーフィル材を有さない状態に維持される。フリップチップアセンブリはプリント配線板を備えてもよく、フリップチップの活性表面がプリント配線板上に配置され、かつ固定されており、フリップチップ上の少なくとも一つの光電子デバイスはプリント配線板上の関連するデバイスに対して光学的に接続されている。
本発明の別の一局面は、選択的アンダーフィルプロセスに関する。少なくとも一つの光
電子デバイス、又は電気機械デバイスと、少なくとも一つのはんだバンプとを有するバンプ形成半導体ウエハを、パターン化されたマスクに整合する。パターン化マスクは少なくとも一つの光電子、又は電気機械デバイスに対応する少なくとも一つのバリア状部分を有し得る。パターン化マスクを介してアンダーフィル材をバンプ形成半導体ウエハ上に分配して、光電子、及び電気機械デバイスをアンダーフィル材が存在しない状態に保つ。アンダーフィルを加熱して、はんだバンプ周囲のアンダーフィル材を流動させるとともに、光電子、又は電気機械デバイスをアンダーフィル材が存在しない状態に維持する。
本発明の別の一局面は、パターン化されたアンダーフィル薄膜を基とする選択的アンダーフィルプロセスに関する。少なくとも一つの光電子デバイス、又は電気機械デバイスと、少なくとも一つのはんだバンプとを有するバンプ形成半導体ウエハを、パターン化アンダーフィル薄膜に整合する。アンダーフィル薄膜は後部支持層と、後部支持層上に配置されたアンダーフィル材とを有し、光電子、又は電気機械デバイスに対応する少なくとも一つの開口部を備える。パターン化アンダーフィル薄膜をバンプ形成半導体ウエハに貼付して、後部支持層を除去する。アンダーフィル材を加熱して、少なくとも一つのはんだバンプの周囲のアンダーフィル材を流動させる。
本発明を多様な実施形態の添付された図面と、以下の詳細な説明とにより説明する。図面は本発明を特定の実施形態に限定することを意図するものではなく、説明と理解とを意図するものである。詳細な説明及び図面は、本発明の単なる解説ではなく、本発明の範囲は添付の特許請求の範囲と、その等価物とによって限定される。前述した本発明の局面及び他の付随する利点は、添付の図面と関連する詳細な説明によりより容易に理解されるであろう。
本発明は、選択的アンダーフィルを備えた光電子、又は電気機械フリップチップアセンブリを提供する。本発明の一局面は、光電子、又は電気機械フリップチップをプリント配線板に装着する方法に関する。フリップチップアンダーフィルアセンブリプロセスでは、アンダーフィル材をフリップチップの非光学部分、及び非電気機械部分に対して選択的に配置する。アンダーフィル材はダイの所定領域を覆わないように制限される。フリップチップアンダーフィルのプロセス中、アンダーフィル材は、非光学、及び非電気機械部分におけるダイ表面上に配置され得る。アンダーフィル材は、アンダーフィル材がフリップチップと、基板、即ちプリント配線板との間の光の伝達を制限、又は妨害し得る箇所である、光エミッタや光ディテクタ等の光デバイス、及び光電子デバイス上に存在しないように配置される。またアンダーフィル材は、ダイのストリート、はんだバンプの頂部上、又はフリップチップ上のはんだバンプの選択領域等、ダイ又はウエハの他の領域からも制限され得る。ダイの光学的活性部分のアンダーフィル材による被覆を制限することによって、フリップチップとＰＷＢ間の光の伝達を妨害することなくアンダーフィルの付随する利点を維持しながら、アンダーフィル材によって選択的アンダーフィル備えた光電子ダイをＰＷＢに対してフリップチップアセンブルし得る。アンダーフィル材によるダイの電気機械部分の被覆を制限することによって、電気機械デバイスの特性が低下されない。
アンダーフィル材は十分な粘度を有するため、アンダーフィル材の適用中、ダイの選択領域は開放されたまま残留して、アンダーフィル材を有さない。はんだリフロー中、アンダーフィル材は外側方向へ流動してダイ縁部において平縁を形成し得るが、光学的活性領域の周囲にて内方向に折り込まれない。平縁はアンダーフィル材の内側の縁部にも形成され得る。本発明はアンダーフィル材を用いて光電子ダイをフリップチップアセンブルする全ての光電子アセンブリに適用され得る。本発明はアンダーフィル材を用いて電気機械ダイをフリップチップアセンブルする全ての電気機械アセンブリに適用され得る。リフロー後、アンダーフィル材は、バンプ形成フリップチップとプリント配線板との間にて付加的
な接合強度を付与し、また、電気接続されたフリップチップの緊張を緩和する。
図１に、先行技術にて代表的な非選択的アンダーフィルを有する光電子フリップチップアセンブリを示す。フリップチップアセンブリ１００は、はんだバンプ１２０のアレイが形成されたフリップチップ１１０を備え、非選択的アンダーフィル材１４０を用いて基板１３０に装着されている。フリップチップ１１０は一連の電子デバイス、電気接続トレース、電気バイア、及びフリップチップパッド１１２の配列を有し得る。フリップチップ１１０は一つ以上の光電子デバイス１６４も有し得る。はんだボール、又ははんだバンプ１２０は、当業者に公知の金属蒸着法、金属電気メッキ、はんだボール配置、又は他のバンプ形成プロセスによりフリップチップのパッド１１２上に形成されている。はんだバンプ１２０は基板１３０に対向して配置され、はんだの共晶融点よりも高温に加熱されることによって融解して基板１３０に接続される。基板１３０はフリップチップを基板に対して電気接続するための接続トレースと基板パッド１３２とを有する。基板１３０はフリップチップの光電子デバイス１６４に対応する一つ以上の光デバイス１３４も有し得る。基板１３０は電子構成要素、光学構成要素、及び他のフリップチップも有し得る。
はんだリフロー後、はんだバンプ１２０はフリップチップ１１２と基板パッド１３２とを介して、基板１３０に対して電気的、機械的及び冶金的に接続される。非選択的アンダーフィル１４０はダイ装着に付加的な接合強度を付与する。非選択的アンダーフィル材１４０は、フリップチップアセンブリの温度過渡中のはんだボールインターフェイスにおける緊張を緩和し、かつフリップチップの性能を低下させ得る湿気、粒子、及び環境による他の汚染物質からフリップチップを保護する。アンダーフィル材は、リフロー工程に先立ってフリップチップに塗布されるか、又はリフロー完了後にフリップチップの縁部に塗布された後に、毛管現象によりフリップチップ表面と基板との間の領域内に移動させて、フリップチップと基板とを接合して保護を提供し得る。非選択的アンダーフィル材１４０は、フリップチップの光電子デバイス１６４と、基板の光電子デバイス１３４との間にも配置される。このアンダーフィルプロセスは選択的なものではなく、フリップチップ上の光電子デバイスと対応する基板上のデバイス間において光信号の自由空間伝達の光路を妨害する。非選択的アンダーフィル材１４０は、フリップチップ１１０と基板１３０間で光エネルギーを伝達するために、関心波長において僅かに透過性を有し、かつ非透明部分、空隙、及び他の光学的形状異常を含む任意の欠陥部を有さないものである必要がある。ＴＣＥ適合性のために非選択的アンダーフィル材１４０中に含有された充填材は、光を必要以上に散乱、又は分散させないものでなければならない。代替的に、アンダーフィル材を完全に省略することも可能であるが、付随する利益も消失される。
図２の符号２００に、本発明の一実施形態による選択的アンダーフィルを備えた光電子、又は電気機械フリップチップアセンブリを示す。選択的アンダーフィルフリップチップアセンブリ２００は、基板、即ちプリント配線板（ＰＷＢ）２３０に電気接続された少なくとも一つのはんだボール、又ははんだバンプ２２０を有する、一つ以上の光電子、又は電気機械フリップチップ２１０と、フリップチップ２１０のバンプ形成面とＰＷＢ２３０との間に存在する選択的アンダーフィル材２４０とを有する。
フリップチップ２１０は、多数の能動構成要素、受動構成要素、又はこれらの任意の組み合わせを有し得る。フリップチップ２１０はレジスタ、キャパシタ及びトランジスタ等の電子構成要素を有し得る。これらの構成要素はフリップチップ２１０上に集積され得る。フリップチップ２１０は、一つ以上の集積回路２１２を有し得る。フリップチップ２１０は、電気接続トレースとフリップチップパッド２１２の一組を有し得る。フリップチップ２１０は光学、又は電気機械部分２６０内に一つ以上の光デバイスを有し得る。フリップチップ２１０はフォトダイオード、フォトディテクタ、フォトダイオード・アレイ、又はフォトディテクタ・アレイ等、一つ以上の光電子デバイス、又は電気機械デバイス２６
４を有し得る。フリップチップ２１０は一つ以上の発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、又は光ディテクタを有し得る。フリップチップ２１０は、導光管、マイクロレンズ又はマイクロレンズ・アレイ等の屈折素子、鏡等の反射素子、又は光学素子等、一つ以上の受動光デバイスを有し得る。フリップチップ２１０はこれら能動素子及び受動素子の任意の組み合わせを有し得る。
代替的に、フリップチップ２１０は、電気機械部分２６０内に一つ以上の電気機械デバイスを有してもよい。フリップチップ２１０は電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、又は微小電気機械デバイス等、一つ以上の電気機械デバイスを有し得る。本発明の代表的な実施形態において、フリップチップ２１０は、バンプ形成光電子フリップチップ、又はバンプ形成電気機械フリップチップであり得る。フリップチップ２１０は、同フリップチップの活性表面上に少なくとも一つのはんだバンプ、又ははんだボールを有し得る。一般に、はんだボール、又ははんだバンプ２２０は、公知の金属蒸着法、金属めっき法、はんだボール配置、又は他のバンプ形成プロセスにより形成される。はんだボール又ははんだバンプ２２０はＰＷＢ２３０に対向して配置されて、溶解してＰＷＢ２３０に接続されるために加熱され得る。ＰＷＢ２３０は、フリップチップ２１０をＰＷＢ２３０に電気接続するための接続トレースのアレイと基板パッド２３２とを有し得る。ＰＷＢ２３０は、ＰＷＢ２３０に接合された、又はＰＷＢ２３０上に形成された一つ以上の能動デバイス、及び受動デバイスを有し得る。ＰＷＢ２３０はプリント回路基板であってもよい。プリント配線板は、単層又は複層からなるＦＲ４基板、有機回路基板、又はマザーボードであり得る。ＰＷＢ２３０は光電子モジュール、電気機械モジュール、セラミック基板、ハイブリッド回路基板、パッケージ基板、又はシリコン基板等の半導体基板、若しくは化合物半導体基板であり得る。ＰＷＢ２３０はポリイミドテープ、フレックス回路、高密度相互接続基板、電気機械回路基板、又は光電子回路基板であり得る。フリップチップ２１０の活性表面はＰＷＢ２３０上に配置かつ固定され、フリップチップ上の少なくとも一つの光電子デバイスはＰＷＢ２３０上の関連するデバイスに対して光学的に接続され得る。
一実施形態のＰＷＢ２３０は、フリップチップの光電子、又は電気機械デバイス２６４に対応する、一つ以上の基板の光電子デバイス２３４を有している。基板の光電子デバイス２３４は、フォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、又はこれらの任意の組み合わせであり得る。例えば、フリップチップ２１０上のＶＣＳＥＬレーザは、ＰＷＢ２３０上のフォトディテクタ、又は受動導光管に対して光学的に整合され得る。ＰＷＢ２３０は導光管、プリズム、鏡、及び他の光学素子を伴う開口部と複数の層とを有し得る。
選択的アンダーフィル材２４０は、フリップチップ２１０の非光学、及び非電気機械部分２５０上に配置され得る。非光学、及び非電気機械部分２５０は一つ以上の受動、又は能動電子デバイス２５４を備え得る。選択的アンダーフィル材２４０は、フリップチップ２１０の一つ以上の光学、又は電気機械部分２６０の箇所を除いて配置され得る。フリップチップ２１０の一つ以上の光学、又は電気機械部分２６０は、フリップチップ２１０がプリント配線板上に配置されて、フリップチップ２１０をＰＷＢ２３０に対して電気接続するために加熱される際に選択的アンダーフィル材２４０を有さなくてもよい。光学、又は電気機械部分２６０は、少なくとも一つの光学、又は電気機械デバイス２６４を有し得る。フリップチップ２１０の光学、又は電気機械部分２６０がアンダーフィル材により負の影響を受けない場合、又はＰＷＢ２３０上に対応する素子が存在しない場合は、フリッ
プチップ２１０の光学、及び電気機械部分２６０の全部が選択的アンダーフィル材２４０を有さない必要はない。
選択的アンダーフィル材２４０は一部、又は二部エポキシ等の充填エポキシからなっていてもよく、該充填エポキシはダイ装着プロセス中にフリップチップ２１０をＰＷＢ２３０から分離する絶縁微小球を含有している。選択的アンダーフィル材に充填材を添加して、アンダーフィル材の熱膨張特性を改良してもよい。選択的アンダーフィル材２４０は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、又は任意の適切なアンダーフィル化合物を含み得る。
図３の符号３００に、本発明の一実施形態による選択的アンダーフィル材を備えたバンプ形成光電子、又は電気機械フリップチップの断面図を示す。選択的アンダーフィルを備えたバンプ形成光電子フリップチップ、又は電気機械フリップチップ３００は、バンプ３２０を有するバンプ形成フリップチップ３１０と、選択的アンダーフィル材３４０とを有し得る。バンプ３２０は、フリップチップ３１０の活性表面上のはんだバンプ、又ははんだボールであり得る。バンプ３２０はフリップチップパッド３１２においてフリップチップ３１０に対して接続され得る。フリップチップパッド３１２は、一つ以上のオンチップ接続トレースによりフリップチップ３１０上の電気、電子、及び光デバイスに対して接続され得る。
選択的アンダーフィル材を有するバンプ形成光電子フリップチップ、又は電気機械フリップチップ３００は、非光学、及び非電気機械部分３５０と、光学、又は電気機械部分３６０とを有する場合が多い。非光学、及び非電気機械部分３５０は一つ以上の受動、又は能動電子デバイス３５４を有し得る。バンプ形成フリップチップ３１０は少なくとも一つの光学、又は電気機械デバイス３６４を有し得る。光学部分３６０は少なくとも一つの光学、又は電気機械デバイス３６４を有し得る。光デバイス３６４はフォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、又はこれらの任意の組み合わせであり得る。電気機械デバイス３６４は電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、又は微小電気機械デバイスであり得る。
選択的アンダーフィル材３４０は非光学、及び非電気機械部分３５０上に配置されている一方、フリップチップ３１０の光電子、又は電気機械部分３６０はアンダーフィル材３４０を有さない。選択的アンダーフィル材３４０は、ガラス又は絶縁微小球で充填されたエポキシ等の充填エポキからなり得る。アンダーフィル材３４０はエポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、又は任意の適切なアンダーフィル化合物を含み得る。アンダーフィル材は、フリップチップ３１０の非光学、及び非電気機械部分３５０上に配置され得る。アンダーフィル材３４０はバンプ３２０の高さより薄く形成され得る。アンダーフィル材３４０は、バンプの厚さの１／２よりも厚く、かつバンプの高さよりも低く形成され得る。アンダーフィル材３４０は、リフローされた際にフリップチップ３１０に対して良好な電気接続が形成されることを条件として、バンプの高さより厚く形成され得る。フリップチップ３１０の光学部分はアンダーフィル材を有さず、かつフリップチップの非光学部分はアンダーフィル材の透過率の影響を受けないため、アンダーフィル材３４０は、透明材料、半透明材料、又は非透明材料のいずれからなっていてもよい。アンダーフィル材３４０は、電気接続されたフリップチップ３１０の緊張を緩和し得る。
図４の符号４００に、本発明の一実施形態による選択的アンダーフィルを備えたバンプ形成光電子、又は電気機械フリップチップの平面図を示す。バンプ形成フリップチップ４００は光電子、又は電気機械フリップチップ４１０と、フリップチップバンプのアレイ４２０と、選択的アンダーフィル材４４０とを有する。バンプ形成フリップチップ４００は、非光学、及び非電気機械部分４５０と、一つ以上の光学、又は電気機械部分４６０ａ，４６０ｂ，４６０ｃとを有する。非光学、及び非電気機械部分４５０は、一つ以上の能動、又は受動電子デバイス４５４を有し得る。光学、又は電気機械部分４６０ａ，４６０ｂ，４６０ｃは、一つ以上の光学、又は電気機械デバイス４６４を有し得る。
光電子、又は電気機械フリップチップ４１０は、フォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、又はこれらの任意の組み合わせ等の、能動光学デバイス、及び電子デバイスと、受動光学デバイス、及び電子デバイスとの任意の組み合わせを有し得る。光電子フリップチップ４１０は、同フリップチップの活性表面上に少なくとも一つのはんだバンプ、又ははんだボールを有する。電気機械フリップチップ４１０は、能動電子デバイス、及び受動電子デバイスと、電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、及び微小電気機械デバイス等、一つ以上の電気機械デバイスとの任意の組み合わせを有し得る。
フリップチップバンプ４２０は被覆金属、めっき金属、はんだボール配置技術、又は公知の任意のはんだボール、又ははんだバンププロセスにより光電子、又は電気機械フリップチップ４１０上に形成され得る。
アンダーフィル材４４０は、光電子、又は電気機械フリップチップ４１０の非光学、及び非電気機械部分上に対して選択的に配置される。アンダーフィル材４４０は少なくとも一つのバンプの高さより薄く形成され得る。アンダーフィル材４４０は、フリップチップバンプ４２０の全部、又は一部を覆い得る。アンダーフィル材４４０は、関心波長において透過性、半透過性を、又は不透過性を有し得る。アンダーフィル材４４０は、電気接続されたフリップチップの緊張を緩和する。アンダーフィル材４４０は、通常、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、又は任意の適切なアンダーフィル化合物を含む。
図５の符号５００は、本発明の一実施形態による光電子、又は電気機械フリップチップをプリント配線板に装着する方法を示すブロック図である。フリップチップ装着方法５００は、プライムチップ装着とも称される。この方法は、バンプ形成光電子、又は電気機械フリップチップにアンダーフィル材を選択的に塗布する工程と、同フリップチップをプリント配線板に装着する工程とを含む。フリップチップは、フリップチップの光学、又は電気機械部分内に配置された少なくとも一つの光学、又は電気機械デバイスを有する。光デバイスは、フォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、又はこれらの任意の組み合わせを有し得る。電気機械デバイスは、電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、又は任意の微小電気機械デバイスを有し得る。
本発明の代表的な一実施形態では、バンプ形成光電子、又は電気機械フリップチップを提供する。ブロック５１０に示すように、光電子、又は電気機械フリップチップのバンプ形成面にパターン化されたマスクを配置する。光電子、又は電気機械フリップチップは、通常、フリップチップの活性表面上に一つ以上のはんだバンプ、又ははんだボールを備えている。パターン化マスクは微細なメッシュからなるスクリーンを備えてもよく、該スクリーン上には一つ以上のバリア状部分が存在している。バリア状部分はフリップチップの光学、及び電気機械部分を覆う部分からなり得る。パターン化マスクは、ウエハレベルでアンダーフィルが塗布される際に、ストリート上にバリア状部分を有していてもよい。代替的に、パターン化マスクは、プラスチック又は金属等のシート材内に打ち抜かれた、又は形成された孔、及びその他の形態を有するステンシルであってもよい。マスクの開放領域を介してゲル、懸濁液、スラリー及び粘液等の物質を通過させて、下部の基板上に物質の薄膜を形成する。アンダーフィル材は、フリップチップの非光学、及び非電気機械部分に塗布され得て、一つ以上の光学、又は電気機械部分はアンダーフィル材を有さない状態に保持される。その後、アンダーフィル材を乾燥及び安定化して半硬化させるか、又は別様に固形化する。
符号５２０に示すように、アンダーフィル材はパターン化マスクを介してフリップチップの一つ以上の非光学、及び非電気機械部分上に分配され得る。アンダーフィル材は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、又は任意の適切なアンダーフィル化合物を含み得る。アンダーフィル材は、関心波長において透過性、半透過性、又は不透過性を有し得る。アンダーフィル材は、フリップチップ上のバンプの厚さ迄、分配され得る。アンダーフィル材は、アンダーフィル材がリフロー中に軟化して、バンプがプリント配線板に電気接続されることを条件として、バンプの厚さより厚く分配されてバンプを覆ってもよい。
ブロック５３０に示すように、アンダーフィル材は熱処理され得る。アンダーフィル材を加熱して、はんだバンプの周囲のアンダーフィル材を流動させる一方、光電子、及び電気機械デバイスはアンダーフィル材を有さない状態に維持される。アンダーフィル材の粘度は、アンダーフィル材がバンプ周囲において十分に流動するが、フリップチップの光学、及び電気機械領域内に流入しないように選択され得る。アンダーフィル材は予め設定された温度に加熱されて溶媒を除去することによって固形化されるが、必ずしも硬化される必要はない。エポキシや他の高分子材料を基材とするアンダーフィル材を同アンダーフィル材のステージ温度に加熱して、アンダーフィル材がもはや粘着性を有さなくなるまで乾燥する。アンダーフィル材は乾燥されて未硬化のまま残留されるか、又は加熱工程の後、半硬化され得る。アンダーフィル材のステージ温度は８０〜１５０℃であり得る。熱処理ステップは、空気、窒素、又は真空等の制御環境内で実行され得る。ステージ温度は、通常、３０分〜２時間持続される。
代替的に、型抜きフィルム、アンダーフィル材と後部支持層との積層体、又は他のシート形態を備えたパターン化アンダーフィル材を使用して、アンダーフィル材をフリップチップの非光学、及び非電気機械部分に塗布してもよい。型抜きフィルム、即ちパターン化アンダーフィル薄膜をバンプ形成フリップチップに整合し、フリップチップのバンプ形成面に対向して配置してフリップチップ上を加圧すると同時に加熱して、アンダーフィル材をフリップチップに接着する。その後、後部支持層を除去し得る。別の一実施形態形態では、パターン化アンダーフィル薄膜間の領域を揚出して、パターン化アンダーフィル薄膜とフリップチップ間に存在する空気を除去した後、アンダーフィル材をフリップチップと共に加熱して、選択的アンダーフィルをフリップチップに接着し得る。
アンダーフィル材を熱処理、即ち乾燥した後、ブロック５４０に示すように、フリップ
チップ上の光デバイスが、プリント配線板上の対応する光デバイスに整合するように、フリップチップをプリント配線板上に配置し得る。プリント配線板は、単層、又は複層からなるＦＲ４基板、有機回路基板、マザーボード、光電子モジュール、電気機械モジュール、セラミック基板、ハイブリッド回路基板、パッケージ基板、半導体基板、ポリイミドテープ、フレックス回路、高密度相互接続基板、電気機械回路基板、又は光電子回路基板であり得る。
符号５５０に示すように、フリップチップバンプをバンプ形成光電子、又は電気機械フリップチップのリフロー温度以上に加熱して、フリップチップをプリント配線板に電気的かつ機械的に接続し得る。リフロー温度を超えたとき、はんだバンプは液化してプリント配線板にはんだ付けされ得る。２０秒〜２分間以上経過した後、熱源を除去してフリップチップアセンブリを室温に冷却し得る。鉛−錫はんだバンプのリフロー温度は１８３〜２２０℃であり得る。鉛が含有されていないか、又は鉛の含有量が少ないバンプのリフロー温度は、２２０〜２５０℃であり得る。インジウム又は他の材料を基材とした低温はんだのリフロー温度は、１６０℃まで低くなり得る。
ブロック５６０に示すように、加熱工程の後、フリップチップ上のデバイスをプリント配線板に電気的かつ機械的に接続する。フリップチップの光学、及び電気機械部分は、アンダーフィル材を有さない状態に維持される。アンダーフィル材は、電気接続されたフリップチップの緊張を緩和する。その後、フリップチップアセンブリをカプセル材、又は他の適切な保護材で包囲してもよい。場合によっては、ポストキュア工程を含んでもよい。選択的アンダーフィル材は約１００〜１５０℃のアンダーフィルポストキュア温度にて１５〜３０分間加熱され得る。
図６の符号６００に、本発明の一実施形態による選択的アンダーフィルプロセスのブロック図を示す。選択的アンダーフィルプロセス６００は、ウエハ適用アンダーフィルとも称される。本プロセスは、バンプ形成半導体ウエハ、又はバンプ形成フリップチップ上にアンダーフィル材を選択的に分配する工程を含む。バンプ形成半導体ウエハは、バンプが形成されたフリップチップのアレイを備え得る。この半導体ウエハは、少なくとも一つのはんだバンプ、又ははんだボールと、少なくとも一つの光電子、又は電気機械デバイスとを備える。半導体ウエハは、少なくとも一つの光電子、又は電気機械デバイスを備えたシリコンウエハからなり得る。半導体ウエハは、ガリウムヒ素、窒化ガリウム、リン化インジウム、又は他の適切な光電子半導体材料からなり得る。
アンダーフィル材を分配する際には、ブロック６１０に示すように、バンプ形成半導体ウエハ又はフリップチップに、パターン化されたマスクを整合し得る。アンダーフィル材は、マスク上でバリア状部分によりブロックされていないマスク領域を介して、バンプ形成半導体ウエハ上に選択的に分配され得る。パターン化マスクは一つ以上の光電子、又は電気機械デバイスに対応する少なくとも一つのバリア状部分を有し得る。
符号６２０に示すように、アンダーフィル材はパターン化マスクを介してバンプ形成半導体ウエハ上に分配されるが、その際、光電子、及び電気機械デバイスは、アンダーフィル材を有さない状態に維持され得る。この方法によれば、ダイシングストリート等、他のウエハレベルのフィーチャもアンダーフィル材を有さない状態に保持されることが可能である。ペンシステム又は針分配システム（needle dispensing system)、若しくはインク
ジェット・ノズルを用いた書き込み等、他の工程によりアンダーフィル材を堆積させてもよい。
符号６３０に示すように、アンダーフィル材は、通常、加熱されて乾燥される。アンダーフィル材は、同アンダーフィル材のステージ温度以上に加熱され得る。アンダーフィル
材のステージ温度は、通常８０〜１５０℃である。乾燥時間は２〜２０分間以上であり得る。アンダーフィル材は本ステップ中に半硬化され得る。
この代表的な実施形態において、符号６４０に示すように、アンダーフィル材は、ステージサイクル中、又は半硬化サイクル中に加熱されて、非光学、及び非電気機械領域内のはんだバンプの周囲において流動化する一方、光電子デバイスはアンダーフィル材を有さない状態に維持される。アンダーフィル材は軟化および流動化されて、バンプに対して良好に接着してバンプを包囲する。ステージサイクルが実行される場合、サイクルは空気、窒素、又は他の制御環境内にて１５０℃迄の温度で１０分〜２時間以上実行され得る。
符号６５０に示すように、バンプ形成半導体ウエハは個々のフリップチップにダイシングされ得る。フリップチップはバンプと選択的アンダーフィル材とを有し、フリップチップアセンブリ内のプリント配線板、又は他の基板に対して装着され得る。
図７の符号７００に、本発明の別の一実施形態による選択的アンダーフィルプロセスのブロック図を示す。選択的アンダーフィルプロセス７００は、ウエハ適用アンダーフィルとも称される。本工程は、パターン化されたアンダーフィルの薄膜を使用して、バンプ形成半導体ウエハ、又はバンプ形成フリップチップ上にアンダーフィル材を選択的に分配する工程を含む。バンプ形成半導体ウエハは、少なくとも一つの光電子、又は電気機械デバイスと、少なくとも一つのはんだバンプとを備える。パターン化アンダーフィル薄膜は型抜きフィルム、即ちアンダーフィル材と、解離層、即ち後部支持層とを有する積層体であってもよい。
パターン化アンダーフィル薄膜は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、又は任意の適切なアンダーフィル化合物等を含むアンダーフィル材の薄層を備えている。後部支持層は、アンダーフィル材を支持するために使用される透明なプラスチック、ｍｙｌａｒ（登録商標）、又はアセテートシートからなり得る。
アンダーフィル層内に、窓、開口部、ストリート及び他の形状部分を形成してもよい。アンダーフィル材はダイと共に切り込まれるか、又は打ち抜かれて所定の形状に成形され得る。代替的に、アンダーフィル材はレーザで選択的に融除されるか、又は任意の適切な成形技術により、所望のパターンに成形され得る。
ブロック７１０に示すように、パターン化アンダーフィル薄膜はバンプ形成半導体ウエハの表面に整合される。バンプ形成ウエハ上の少なくとも一つの光電子デバイス、又は電気機械デバイスにパターン化アンダーフィル材の少なくとも一つの開口部が整合される。
ブロック７２０に示すように、パターン化アンダーフィル薄膜はバンプ形成半導体ウエハに貼付される。パターン化アンダーフィル薄膜は、パターン化アンダーフィル薄膜とバンプ形成半導体ウエハとが貼付温度にある際、パターン化アンダーフィル薄膜をバンプ形成半導体ウエハに対して加圧することによってバンプ形成半導体ウエハに貼付され得る。貼付温度は約６０〜１００℃であり得る。パターン化アンダーフィル薄膜は、熱ローラ、加圧装置、又は任意の適切な加圧機構を用いて加圧され得る。代替的に、パターン化アンダーフィル薄膜は、パターン化アンダーフィル薄膜とバンプ形成半導体ウエハ間の領域を揚出することにより該領域に捕捉された空気を除去して、バンプ形成半導体ウエハにパターン化アンダーフィル薄膜を堅固に付着させることによって貼付され得る。バンプ形成半導体ウエハとパターン化アンダーフィル薄膜とは、約６０〜１００℃の貼付温度に加熱され得る。
ブロック７３０に示すように、後部支持層は除去され得る。後部支持層は剥離等によってアンダーフィル材、及びバンプ形成半導体ウエハから分離される。アンダーフィル材は、バンプ形成半導体ウエハに貼付されたまま残留して、光電子デバイス、又は電気機械デバイスは、アンダーフィル材を有していない。
ブロック７４０に示すように、アンダーフィル材はバンプ形成半導体ウエハ上の非光学、及び非電気機械領域内のバンプの周囲において流動化される。アンダーフィル材は、同材料がバンプの周囲において流動するが、光電子、又は電気機械デバイス内に流入しない温度にまで加熱され得る。光電子デバイス、又は電気機械デバイスはアンダーフィル材を有さない状態に維持される。
ブロック７５０に示すように、アンダーフィル材を備えたバンプ形成半導体ウエハは、個々のフリップチップにダイシングされる。フリップチップはバンプと選択的アンダーフィル材とを有し、フリップチップアセンブリにおいてプリント配線板や他の基板に対して装着され得る。
本願に開示された本発明の実施形態は目下好ましいが、本発明の趣旨及び範囲から逸脱せずに様々な変更及び改良を行うことが可能である。本発明の範囲は添付の特許請求の範囲内に示され、本発明の等価物の意味及び範囲内に含まれる全ての変更は、本発明に包含されるものとする。
先行技術にて代表的な、非選択的アンダーフィルを備えた光電子フリップチップアセンブリの断面図。 本発明の一実施形態による選択的アンダーフィルを備えた光電子、又は電気機械フリップチップアセンブリの断面図。 本発明の一実施形態による選択的アンダーフィルを備えたバンプ形成光電子、又は電気機械フリップチップ断面図。 本発明の一実施形態による選択的アンダーフィルを備えたバンプ形成光電子、又は電気機械フリップチップの断面図。 本発明の一実施形態による光電子、又は電気機械フリップチップをプリント配線板に装着する方法を示すブロック図。 本発明の一実施形態による選択的アンダーフィルプロセスのブロック図。 本発明の別の一実施形態による選択的アンダーフィルプロセスのブロック図。

Claims (31)

  1. フリップチップをプリント配線板に装着する方法であって、
    バンプが形成されたフリップチップを提供する工程と、
    前記フリップチップの第一の部分にアンダーフィル材を適用する工程と、フリップチップの第二の部分はアンダーフィル材を有さないことと、
    前記フリップチップをプリント配線板上に配置する工程と、
    前記フリップチップのバンプ形成部分を加熱して、同フリップチップをプリント配線板に対して電気接続する工程と、前記フリップチップがプリント配線板に対して電気接続される際に、フリップチップの第二の部分はアンダーフィル材を有さない状態に維持されることとを含む方法。
  2. 前記バンプ形成フリップチップは、同フリップチップの活性表面上において少なくとも一つのはんだバンプ、及びはんだボールのいずれか一方を備える請求項１に記載の方法。
  3. 前記フリップチップの第二の部分は、少なくとも一つの光デバイスを備える請求項１に記載の方法。
  4. 前記光デバイスは、フォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、及びこれらの組み合わせから選択される請求項３に記載の方法。
  5. 前記フリップチップの第二の部分は、少なくとも一つの電気機械デバイスを有する請求項１に記載の方法。
  6. 前記電気機械デバイスは、電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、及び微小電気機械デバイスから選択される請求項５に記載の方法。
  7. 前記アンダーフィル材を適用する工程は、
    パターン化されたマスクを前記フリップチップのバンプ形成面に配置する工程と、
    前記パターン化マスクの全体にアンダーフィル材を分配する工程とを含む請求項１に記載の方法。
  8. 前記アンダーフィル材は、少なくとも一つのバンプの高さより厚く分配される請求項７に記載の方法。
  9. 前記アンダーフィル材を適用する工程は、
    パターン化されたアンダーフィルの薄膜を、フリップチップのバンプ形成面に対向して配置する工程と、
    前記パターン化アンダーフィル薄膜をフリップチップ上に加圧する工程とを含む請求項１に記載の方法。
  10. 前記アンダーフィル材は不透明である請求項１に記載の方法。
  11. 前記アンダーフィル材は、電気接続されたフリップチップの緊張を緩和する請求項１に記載の方法。
  12. 前記アンダーフィル材は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリ
    ウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、及び適切なアンダーフィル化合物から選択された材料を含む請求項１に記載の方法。
  13. 前記プリント配線板は、ＦＲ４基板、有機回路基板、マザーボード、光電子モジュール、電気機械モジュール、セラミック基板、ハイブリッド回路基板、パッケージ基板、半導体基板、ポリイミドテープ、フレックス回路、高密度相互接続基板、電気機械回路基板、及び光電子回路基板から選択される請求項１に記載の方法。
  14. 前記バンプ形成フリップチップのバンプ形成部分は、同フリップチップのリフロー温度に加熱される請求項１に記載の方法。
  15. 第一の部分と第二の部分とを有するバンプ形成フリップチップと、
    前記フリップチップの第一の部分上に配置されたアンダーフィル材とを備え、
    前記フリップチップの第二の部分は、フリップチップがプリント配線板上に配置されて、フリップチップをプリント配線板に対して電気接続するために加熱される際に、アンダーフィル材を有さない状態に維持されるフリップチップアセンブリ。
  16. 前記フリップチップは、同フリップチップの活性表面上に少なくとも一つのはんだバンプ、及びはんだボールのいずれか一方を有する請求項１５に記載のアセンブリ。
  17. 前記フリップチップの第二の部分は、少なくとも一つの光デバイスを備える請求項１５に記載のアセンブリ。
  18. 前記光デバイスは、フォトダイオード、フォトディテクタ、フォトダイオード・アレイ、フォトディテクタ・アレイ、発光ダイオード、半導体レーザ、垂直共振器型面発光レーザ、端面発光レーザ、フォトエミッタ、光エミッタ、光ディテクタ、導光管、屈折素子、反射素子、光学素子、及びこれらの組み合わせから選択される請求項１７に記載のアセンブリ。
  19. 前記フリップチップの第二の部分は、少なくとも一つの電気機械デバイスを有する請求項１５に記載のアセンブリ。
  20. 前記電気機械デバイスは、電気機械フィルタ、電気機械リレー、音声エミッタ、音声ディテクタ、弾性表面波デバイス、バルク弾性波デバイス、薄膜機械素子、マイクロ流体デバイス、及び微小電気機械デバイスから選択される請求項１９に記載のアセンブリ。
  21. 前記アンダーフィル材は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、及び適切なアンダーフィル化合物から選択された材料を含む請求項１５に記載のアセンブリ。
  22. 更にプリント配線板を備え、前記フリップチップの活性表面が同プリント配線板上に配置され、かつ固定されており、フリップチップの第二の部分内の少なくとも一つの光電子デバイスが、プリント配線板上の関連するデバイスに対して光学的に接続されている請求項１５に記載のアセンブリ。
  23. 前記プリント配線板は、ＦＲ４基板、有機回路基板、マザーボード、光電子モジュール、電気機械モジュール、セラミック基板、ハイブリッド回路基板、パッケージ基板、半導体基板、ポリイミドテープ、フレックス回路、高密度相互接続基板、電気機械回路基板、
    及び光電子回路基板から選択される請求項２２に記載のアセンブリ。
  24. バンプが形成された半導体ウエハを提供する工程と、同バンプ形成半導体ウエハは少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方と、少なくとも一つのはんだバンプとを備えていることと、
    前記バンプ形成半導体ウエハに、パターン化されたマスクを整合する工程と、同パターン化マスクは、少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方に対応する少なくとも一つのバリア状部分を備えていることと、
    前記パターン化マスクを介してアンダーフィル材をバンプ形成半導体ウエハ上に分配する工程と、前記少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方はアンダーフィル材を有さないことと、
    前記アンダーフィル材を加熱する工程と、前記少なくとも一つのはんだバンプの周囲においてアンダーフィル材を流動させる一方で、少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方は、アンダーフィルを有さない状態に維持されることとを含むプロセス。
  25. 前記バンプ形成半導体ウエハは、少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方を有するシリコンウエハからなる請求項２４に記載のプロセス。
  26. 前記アンダーフィル材は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、及び適切なアンダーフィル化合物から選択される請求項２４に記載のプロセス。
  27. 前記アンダーフィル材は、同アンダーフィル材のステージ温度に加熱される請求項２４に記載のプロセス。
  28. バンプが形成された半導体ウエハを提供する工程と、同バンプ形成半導体ウエハは、少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方と、少なくとも一つのはんだバンプとを備えていることと、
    パターン化されたアンダーフィルの薄膜を前記バンプ形成半導体ウエハに整合する工程と、同パターン化アンダーフィル薄膜は、後部支持層と、同支持層上に配置されたアンダーフィル材と、前記少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方に対応する少なくとも一つの開口部とを備えていることと、
    前記パターン化アンダーフィル薄膜をバンプ形成半導体ウエハに貼付する工程と、
    前記パターン化アンダーフィル薄膜から後部支持層を除去する工程と、アンダーフィル材の層はバンプ形成半導体ウエハに貼付された状態に維持され、前記少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方はアンダーフィル材を有さないことと、
    前記アンダーフィル材を加熱する工程と、前記少なくとも一つのはんだバンプの周囲においてアンダーフィル材を流動させる一方で、少なくとも一つの光電子デバイス、及び電気機械デバイスのいずれか一方は、アンダーフィル材を有さない状態に維持されることとを含む選択的アンダーフィルプロセス。
  29. 前記アンダーフィル材は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、及び適切なアンダーフィル化合物から選択される請求項２８に記載のプロセス。
  30. 前記パターン化アンダーフィル薄膜を貼付する工程は、パターン化アンダーフィル薄膜
    とバンプ形成半導体ウエハとが貼付温度にあるときに、パターン化アンダーフィル薄膜をバンプ形成半導体ウエハに対して加圧する工程を含む請求項２８に記載のプロセス。
  31. 前記パターン化アンダーフィル薄膜を貼付する工程は、パターン化アンダーフィル薄膜とバンプ形成半導体ウエハとの間の領域を揚出する工程と、パターン化アンダーフィル薄膜とバンプ形成半導体ウエハとを貼付温度に加熱する工程とを含む請求項２８に記載のプロセス。
JP2004565383A 2002-12-23 2003-12-11 フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル Pending JP2006511964A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/328,326 US6800946B2 (en) 2002-12-23 2002-12-23 Selective underfill for flip chips and flip-chip assemblies
PCT/US2003/039425 WO2004061934A1 (en) 2002-12-23 2003-12-11 Selective underfill for flip chips and flip-chip assemblies

Publications (2)

Publication Number Publication Date
JP2006511964A true JP2006511964A (ja) 2006-04-06
JP2006511964A5 JP2006511964A5 (ja) 2007-02-08

Family

ID=32594434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565383A Pending JP2006511964A (ja) 2002-12-23 2003-12-11 フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル

Country Status (5)

Country Link
US (1) US6800946B2 (ja)
JP (1) JP2006511964A (ja)
KR (1) KR20050084487A (ja)
AU (1) AU2003296497A1 (ja)
WO (1) WO2004061934A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109969A (ja) * 2005-10-14 2007-04-26 Canon Inc 露光方法
JP2011119731A (ja) * 2009-11-30 2011-06-16 Numonyx Bv パッケージと基板または別のパッケージとの間の領域の一部分にアンダーフィル材料を含むパッケージ
JP2014146648A (ja) * 2013-01-28 2014-08-14 Fujikura Ltd 光学素子実装基板およびその製造方法
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
JP2015012075A (ja) * 2013-06-27 2015-01-19 住友電気工業株式会社 受光装置、ハイブリッド型イメージセンサ、及び、撮像システム
KR20160046198A (ko) * 2014-10-20 2016-04-28 엘지이노텍 주식회사 발광 소자 패키지
JP2017195327A (ja) * 2016-04-22 2017-10-26 住友電気工業株式会社 半導体受光装置

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP2003309271A (ja) * 2002-04-18 2003-10-31 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US7042106B2 (en) * 2003-06-24 2006-05-09 Intel Corporation Underfill integration for optical packages
US6834133B1 (en) * 2003-08-27 2004-12-21 Intel Corporation Optoelectronic packages and methods to simultaneously couple an optoelectronic chip to a waveguide and substrate
US7359211B2 (en) * 2004-03-02 2008-04-15 Intel Corporation Local control of underfill flow on high density packages, packages and systems made therewith, and methods of making same
WO2005091500A1 (ja) * 2004-03-18 2005-09-29 Murata Manufacturing Co., Ltd. 弾性表面波装置
US7244634B2 (en) 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
US20050224951A1 (en) * 2004-03-31 2005-10-13 Daewoong Suh Jet-dispensed stress relief layer in contact arrays, and processes of making same
US20050224967A1 (en) * 2004-04-01 2005-10-13 Brandenburg Scott D Microelectronic assembly with underchip optical window, and method for forming same
US7129417B2 (en) * 2004-04-29 2006-10-31 International Business Machines Corporation Method and structures for implementing customizable dielectric printed circuit card traces
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
TWM271321U (en) * 2004-09-10 2005-07-21 Aiptek Int Inc Flip-chip packaging device
TWI239079B (en) * 2004-09-22 2005-09-01 Advanced Semiconductor Eng Process of fabricating flip chip package and method of forming underfill thereof
DE102005015109B4 (de) * 2005-04-01 2007-06-21 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
US7038321B1 (en) * 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
CN100372086C (zh) * 2005-05-26 2008-02-27 宏齐科技股份有限公司 具有控制芯片的光电芯片双片式基材封装构造的制造方法
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
WO2007015683A1 (en) * 2005-08-04 2007-02-08 Infineon Technologies Ag An integrated circuit package and a method for forming an integrated circuit package
DE102005037948A1 (de) * 2005-08-11 2007-02-15 Robert Bosch Gmbh Sensoranordnung mit einem Sensorbauelement und einem Träger und Verfahren zur Herstellung einer Sensoranordnung
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US20070145595A1 (en) * 2005-12-27 2007-06-28 Hall Stephen H High speed interconnect
JP4788436B2 (ja) * 2006-03-29 2011-10-05 日本電気株式会社 無線リソース割り当て方法及びそれを用いる無線リソース割り当て装置並びに基地局
US20070276077A1 (en) * 2006-04-05 2007-11-29 Nano-Proprietary, Inc. Composites
US8129463B2 (en) * 2006-03-31 2012-03-06 Applied Nanotech Holdings, Inc. Carbon nanotube-reinforced nanocomposites
US20080090951A1 (en) * 2006-03-31 2008-04-17 Nano-Proprietary, Inc. Dispersion by Microfluidic Process
US8283403B2 (en) * 2006-03-31 2012-10-09 Applied Nanotech Holdings, Inc. Carbon nanotube-reinforced nanocomposites
US20110160346A1 (en) * 2006-03-31 2011-06-30 Applied Nanotech Holdings, Inc. Dispersion of carbon nanotubes by microfluidic process
US8445587B2 (en) * 2006-04-05 2013-05-21 Applied Nanotech Holdings, Inc. Method for making reinforced polymer matrix composites
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
CN101529584B (zh) * 2006-10-19 2010-09-08 松下电器产业株式会社 半导体元件的安装结构体及半导体元件的安装方法
KR100823699B1 (ko) 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
JPWO2008099635A1 (ja) * 2007-02-09 2010-05-27 コニカミノルタオプト株式会社 光学素子、電子モジュール及び電子モジュールの製造方法
US9063117B2 (en) * 2007-02-21 2015-06-23 Paul L. Gourley Micro-optical cavity with fluidic transport chip for bioparticle analysis
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
JP2009188011A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp フリップチップ半導体装置の製造方法と製造装置
KR101019151B1 (ko) * 2008-06-02 2011-03-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7777186B2 (en) * 2008-08-14 2010-08-17 L-3 Communications Cincinnati Electronics Corporation Pixel interconnect insulators and methods thereof
US8069730B2 (en) 2008-11-14 2011-12-06 Kulite Semiconductor Products, Inc. Pressure transducer structures suitable for curved surfaces
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
JP5418367B2 (ja) * 2010-03-30 2014-02-19 富士通株式会社 プリント配線板ユニットおよび電子機器
US9188751B2 (en) 2010-08-31 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Flip-chip assembly comprising an array of vertical cavity surface emitting lasers (VCSELSs), and an optical transmitter assembly that incorporates the flip-chip assembly
US9620934B2 (en) * 2010-08-31 2017-04-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Flip-chip assembly comprising an array of vertical cavity surface emitting lasers (VCSELs)
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9551844B2 (en) 2011-01-11 2017-01-24 Hewlett Packard Enterprise Development Lp Passive optical alignment
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
KR20120091839A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 플립칩 발광소자 패키지 및 그 제조 방법
US8440543B2 (en) * 2011-09-19 2013-05-14 Teledyne Scientific & Imaging, Llc Hybrid circuit structure and partial backfill method for improving thermal cycling reliability of same
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
MY179499A (en) * 2011-12-27 2020-11-09 Intel Corp Barrier tape for keep-out zone management
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9917647B2 (en) * 2012-01-31 2018-03-13 Hewlett Packard Enterprise Development Lp Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9511393B2 (en) * 2012-08-17 2016-12-06 The Boeing Company Flexible ultrasound inspection system
CN102891240B (zh) * 2012-09-18 2015-07-08 惠州雷曼光电科技有限公司 倒装结构的发光二极管及其制备方法
KR101589796B1 (ko) * 2012-12-28 2016-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 강화용 장치 및 방법
CN105009283B (zh) * 2013-01-09 2018-05-08 恩智浦美国有限公司 电子高频装置以及制造方法
US20140209961A1 (en) * 2013-01-30 2014-07-31 Luxo-Led Co., Limited Alternating current light emitting diode flip-chip
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
JP2015119077A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 半導体装置およびその製造方法
US10345571B2 (en) 2014-01-30 2019-07-09 Karl Storz Endovision, Inc. Intelligent light source
US9373559B2 (en) 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
DE102015218355A1 (de) * 2015-09-24 2017-03-30 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und Herstellungsverfahren für eine mikroelektronische Bauelementanordnung
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9818655B2 (en) 2015-12-08 2017-11-14 International Business Machines Corporation Method and structure for flip-chip package reliability monitoring using capacitive sensors groups
US9798087B1 (en) 2016-11-01 2017-10-24 Hewlett Packard Enterprise Development Lp Optoelectronic devices and wavelength-division multiplexing optical connectors
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
US10276479B1 (en) 2017-10-11 2019-04-30 Micron Technology, Inc. Methods of processing semiconductor devices
TWI672820B (zh) * 2018-02-06 2019-09-21 華星光通科技股份有限公司 光接收器及其製備方法
US11199673B2 (en) * 2019-07-31 2021-12-14 Hewlett Packard Enterprise Development Lp Optoelectronic device with integrated underfill exclusion structure
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
US11557491B2 (en) 2019-10-31 2023-01-17 Nxp B.V. Selective underfill assembly and method therefor
KR102517379B1 (ko) 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법
JP7423423B2 (ja) * 2020-05-28 2024-01-29 株式会社日立製作所 半導体検出器およびその製造方法
US11963291B2 (en) 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250542A (ja) * 1995-03-07 1996-09-27 Matsushita Electric Ind Co Ltd 電子部品および電子部品の実装構造
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2000286301A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
JP2001298102A (ja) * 2000-04-13 2001-10-26 Nec Corp 機能素子の実装構造およびその製造方法
JP2002246419A (ja) * 2000-12-12 2002-08-30 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ
JP2003068791A (ja) * 2001-06-15 2003-03-07 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867368A (en) * 1997-09-09 1999-02-02 Amkor Technology, Inc. Mounting for a semiconductor integrated circuit device
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6499215B1 (en) * 2000-06-29 2002-12-31 International Business Machines Corporation Processing of circuit boards with protective, adhesive-less covers on area array bonding sites
JP3764640B2 (ja) * 2000-09-26 2006-04-12 京セラ株式会社 光モジュール及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250542A (ja) * 1995-03-07 1996-09-27 Matsushita Electric Ind Co Ltd 電子部品および電子部品の実装構造
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2000286301A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001298102A (ja) * 2000-04-13 2001-10-26 Nec Corp 機能素子の実装構造およびその製造方法
JP2002246419A (ja) * 2000-12-12 2002-08-30 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ
JP2003068791A (ja) * 2001-06-15 2003-03-07 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109969A (ja) * 2005-10-14 2007-04-26 Canon Inc 露光方法
JP2011119731A (ja) * 2009-11-30 2011-06-16 Numonyx Bv パッケージと基板または別のパッケージとの間の領域の一部分にアンダーフィル材料を含むパッケージ
JP2014146648A (ja) * 2013-01-28 2014-08-14 Fujikura Ltd 光学素子実装基板およびその製造方法
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
JP2015012075A (ja) * 2013-06-27 2015-01-19 住友電気工業株式会社 受光装置、ハイブリッド型イメージセンサ、及び、撮像システム
KR20160046198A (ko) * 2014-10-20 2016-04-28 엘지이노텍 주식회사 발광 소자 패키지
KR102301869B1 (ko) * 2014-10-20 2021-09-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
JP2017195327A (ja) * 2016-04-22 2017-10-26 住友電気工業株式会社 半導体受光装置

Also Published As

Publication number Publication date
KR20050084487A (ko) 2005-08-26
US6800946B2 (en) 2004-10-05
AU2003296497A1 (en) 2004-07-29
US20040118599A1 (en) 2004-06-24
WO2004061934A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
JP2006511964A (ja) フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
KR101010159B1 (ko) 얇은 언더필 및 두꺼운 솔더 마스크를 가지는 플립-칩어셈블리
US6754407B2 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
JP3829050B2 (ja) 一体型電子部品
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US7199400B2 (en) Semiconductor package
US20080311707A1 (en) Process for producing a functional device-mounted module
US8474134B2 (en) Functional element-mounted module and a method for producing the same
US6765801B1 (en) Optical track drain package
JP2005094009A (ja) 光受信機パッケージ
KR20050105499A (ko) 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리
US20090152741A1 (en) Chip structure and fabrication process thereof and flip chip package structure and fabrication process thereof
JP2003215371A (ja) 光モジュール及び光モジュールの実装方法
JP4782522B2 (ja) 光機能素子パッケージ及びその製造方法
TW201719940A (zh) 晶圓級封裝模組的製作方法
KR100266138B1 (ko) 칩 스케일 패키지의 제조 방법
WO2011048063A1 (en) Improvements in or relating to opto-electrical assemblies and associated apparatus and methods
JPH0926530A (ja) 光モジュール
US7956435B2 (en) Semiconductor device
JP2005286284A (ja) 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
KR19990056739A (ko) 반도체 칩의 실장방법
US20210043597A1 (en) Selective Soldering with Photonic Soldering Technology
US20220187123A1 (en) Optical package of an integrated circuit
US7324715B2 (en) Optical information processing circuit assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727