KR102517379B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102517379B1
KR102517379B1 KR1020200018400A KR20200018400A KR102517379B1 KR 102517379 B1 KR102517379 B1 KR 102517379B1 KR 1020200018400 A KR1020200018400 A KR 1020200018400A KR 20200018400 A KR20200018400 A KR 20200018400A KR 102517379 B1 KR102517379 B1 KR 102517379B1
Authority
KR
South Korea
Prior art keywords
layer
release layer
semiconductor chip
release
redistribution
Prior art date
Application number
KR1020200018400A
Other languages
English (en)
Other versions
KR20210103791A (ko
Inventor
박정호
박진우
이석현
장재권
전광재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200018400A priority Critical patent/KR102517379B1/ko
Priority to US17/037,003 priority patent/US11322368B2/en
Priority to CN202110046610.5A priority patent/CN113270329A/zh
Publication of KR20210103791A publication Critical patent/KR20210103791A/ko
Priority to US17/656,695 priority patent/US11715645B2/en
Application granted granted Critical
Publication of KR102517379B1 publication Critical patent/KR102517379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 패키지의 제조 방법이 제공된다. 반도체 패키지의 제조 방법은, 제1 캐리어 기판 상에 제1 이형층(first release layer)을 형성하고, 제1 이형층 상에, 제1 이형층의 상면의 적어도 일부를 노출시키는 개구부를 포함하는 제2 이형층을 형성하고, 제2 이형층 상에, 제2 이형층의 상면을 따라 연장되는 배리어층을 형성하고, 배리어층 상에, 복수의 배선과 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고, 재배선층 상에 재배선층과 전기적으로 연결되는 제1 반도체 칩을 실장하고, 제1 반도체 칩 상에 제2 캐리어 기판을 부착하고, 제1 캐리어 기판을 제거하고, 제1 이형층과 제2 이형층을 레이저를 이용하여 제거하고, 배리어층을 제거하고, 재배선층의 제2 이형층이 제거된 위치에 솔더볼을 부착하는 것을 포함하고, 제1 이형층, 제2 이형층 및 절연층은 감광성 절연 물질을 포함한다.

Description

반도체 패키지의 제조 방법{Method for fabricating semiconductor package}
발명은 반도체 패키지의 제조 방법에 관한 것이다.
최근 고성능의 소자 구현이 요구되면서, 반도체 칩 사이즈의 증가 및 그에 따른 반도체 패키지 사이즈가 증가하고 있다. 반면, 전자 장치의 슬림화 경향에 따라 반도체 패키지의 두께는 오히려 감소하고 있다.
반도체 패키징은 반도체 칩(또는 반도체 다이)과 전자 기기를 전기적으로 연결하기 위해 반도체 칩을 포장하는 공정이다. 반도체 칩의 사이즈가 작아짐에 따라, 재배선층(redistribution layer)을 이용하여 반도체 칩 바깥쪽에 반도체 패키지의 입출력 단자를 배치하는 팬 아웃 웨이퍼 레벨 패키지(FOWLP: Fan-Out Wafer Level Package)형 반도체 패키지가 제안되었다. FOWLP형 반도체 패키지는 패키징 공정이 간단하고 얇은 두께를 구현할 수 있어, 소형화 및 박형화에 유리하며 열적 특성 및 전기적 특성이 우수한 이점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성이 향상된 반도체 패키지를 제조할 수 있는 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 패키지의 제조 방법은, 제1 캐리어 기판 상에, 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 이형층(release layer)을 형성하고, 이형층 상에 배리어층을 형성하고, 배리어층 상에 복수의 배선과 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고, 재배선층 상에 재배선층과 전기적으로 연결되는 반도체 칩을 실장하고, 재배선층 상에 반도체 칩을 감싸는 몰딩층을 형성하고, 몰딩층 상에 제2 캐리어 기판을 부착하고, 제1 캐리어 기판을 제거하고, 이형층을 제거하고, 배리어층을 제거하고, 배리어층과 이형층의 제2 부분이 제거되어 노출된 재배선층 상에 솔더볼을 부착하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 패키지의 제조 방법은, 제1 캐리어 기판 상에 제1 이형층을 형성하고, 제1 이형층 상에, 제1 이형층의 상면의 적어도 일부를 노출시키는 개구부를 포함하는 제2 이형층을 형성하고, 제2 이형층 상에, 제2 이형층의 상면을 따라 연장되는 배리어층을 형성하고, 배리어층 상에, 복수의 배선과 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고, 재배선층 상에 재배선층과 전기적으로 연결되는 제1 반도체 칩을 실장하고, 제1 반도체 칩 상에 제2 캐리어 기판을 부착하고, 제1 캐리어 기판을 제거하고, 제1 이형층과 제2 이형층을 레이저를 이용하여 제거하고, 배리어층을 제거하고, 재배선층의 제2 이형층이 제거된 위치에 솔더볼을 부착하는 것을 포함하고, 제1 이형층, 제2 이형층 및 절연층은 감광성 절연 물질을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 패키지 제조 방법은, 제1 캐리어 기판 상에 제1 이형층(first release layer)을 형성하고, 제1 이형층 상에, 제1 이형층의 상면의 적어도 일부를 노출시키는 제1 개구부를 포함하는 제2 이형층을 형성하고, 제2 이형층 상에, 제2 이형층의 상면을 따라 연장되는 배리어층을 형성하고, 배리어층 상에, 배리어층의 상면의 적어도 일부를 노출시키고 제1 개구부와 오버랩되지 않는 제2 개구부를 포함하는 제1 절연층을 형성하고, 제1 절연층 상에, 복수의 배선과 복수의 배선을 감싸는 제2 절연층을 포함하는 재배선층을 형성하고, 재배선층 상에 반도체 칩을 실장하고, 재배선층 상에 반도체 칩을 감싸는 몰딩층을 형성하고, 몰딩층 상에 제2 캐리어 기판을 부착하고 제1 캐리어 기판을 제거하고, 제1 이형층 및 제2 이형층을 레이저를 이용하여 제거하고, 배리어층을 제거하고, 제2 이형층이 제거된 위치에 솔더볼을 형성하고, 제2 캐리어 기판을 제거하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 2는 도 1의 S1 영역을 확대한 확대도이다.
도 3 내지 도 12는 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 13 및 도 14는 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 15 내지 도 18은 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 19는 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 20은 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지는 재배선층(100), 제1 반도체 칩(200), 제1 몰딩층(300) 및 솔더볼(500)을 포함할 수 있다.
재배선층(100)은 서로 마주보는 제1 면(100a)과 제2 면(100b)을 포함할 수 있다. 예를 들어, 제1 면(100a)은 제2 방향(D2)을 기준으로 재배선층(100)의 상면일 수 있고, 제2 면(100b)은 제2 방향(D2)을 기준으로 재배선층(100)의 하면일 수 있다.
재배선층(100)은 전극 패드(134), 전극 패드 지지층(130), 복수의 배선(136, 146, 156, 174), 복수의 비아(142, 152) 및 복수의 절연층(132, 140, 150, 160, 170)을 포함할 수 있다.
전극 패드 지지층(130)은 재배선층(100)의 제2 면(100b)에 형성될 수 있다. 전극 패드 지지층(130)은 제2 방향(D2)으로 이격되어 배치될 수 있다. 전극 패드 지지층(130)은 절연 물질을 포함할 수 있다. 전극 패드 지지층(130)은 예를 들어, 감광성 절연 물질(PID: Photo Imageable Dielectric)을 포함할 수 있다. 전극 패드 지지층(130)은 예를 들어, 에폭시(epoxy) 또는 폴리이미드(polyimide)를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
전극 패드(134)는 재배선층(100)의 제2 면(100b)에 형성될 수 있다. 전극 패드(134)는 전극 패드 지지층(130)에 포함될 수 있다. 전극 패드(134)는 전극 패드 지지층(130) 내에 제1 방향(D1)으로 이격되어 배치될 수 있다. 전극 패드(134)의 하면은 전극 패드 지지층(130)의 하면보다 상측에 위치할 수 있다. 이하 도 2를 참조하여 자세히 설명한다.
전극 패드(134)와 복수의 배선(136, 146, 156, 174)은 제1 방향(D1)을 따라 연장될 수 있다. 전극 패드(134)와 복수의 배선(136, 146, 156, 174)은 제1 방향(D1)으로 이격될 수 있다. 여기서 제1 방향(D1)은 제2 방향(D2)과 수직인 방향을 의미할 수 있다.
복수의 배선(136, 146, 156, 174)은 전극 패드(134) 상에 재배선층(100)의 제2 면(100b)으로부터 제1 면(100a)으로 순차적으로 적층될 수 있다. 복수의 배선(136, 146, 156, 174)은 제2 방향(D2)으로 이격될 수 있다. 예를 들어, 전극 패드(134) 상에 제1 배선(136)이 형성될 수 있고, 제1 배선(136) 상에 제2 배선(146)이 형성될 수 있고, 제2 배선(146) 상에 제3 배선(156)이 형성될 수 있고, 제3 배선(156) 상에 제4 배선(174)이 형성될 수 있다. 즉, 복수의 배선(136, 146, 156, 174)은 서로 다른 레벨에 형성될 수 있다.
복수의 배선(136, 146, 156, 174)은 다양한 기능을 수행하는 패턴을 포함할 수 있다. 복수의 배선(136, 146, 156, 174)은 예를 들어, 그라운드(ground) 패턴, 파워(power) 패턴 및 신호(signal) 패턴 등을 포함할 수 있다. 신호 패턴은, 예를 들어, 데이터 전기 신호와 같은 그라운드 신호 및 파워 신호 등을 제외한 다양한 전기 신호를 입출력할 수 있다.
복수의 비아(142, 152)는 제1 면(100a)으로부터 제2 면(100b)을 향함에 따라, 그 폭이 증가할 수 있다. 복수의 배선(136, 146, 156, 174)은 복수의 비아(142, 152)를 통해 전기적으로 연결될 수 있다. 복수의 비아(142, 152)는 서로 다른 레벨에 형성된 복수의 배선(136, 146, 156, 174)을 상호 연결할 수 있다. 예를 들어, 제1 비아(142)는 제2 절연층(140)을 관통하여 제1 배선(136)과 제2 배선(146)을 연결할 수 있다. 제2 비아(152)는 제3 절연층(150)을 관통하여 제2 배선(146)과 제3 배선(156)을 연결할 수 있다.
전극 패드(134), 복수의 배선(136, 146, 156, 174) 및 복수의 비아(142, 152)는 도전성 물질을 포함할 수 있다. 전극 패드(134)는 복수의 배선(136, 146, 156, 174) 및 복수의 비아(142, 152)와 동일한 물질을 포함할 수 있다. 전극 패드(134), 복수의 배선(136, 146, 156, 174) 및 복수의 비아(142, 152)는 예를 들어, 구리(Cu)일 수 있으나 이에 한정되는 것은 아니다. 전극 패드(134), 복수의 배선(136, 146, 156, 174) 및 복수의 비아(142, 152)는 또 다른 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
복수의 절연층(132, 140, 150, 160, 170)은 복수의 배선(136, 146, 156, 174)과 복수의 비아(142, 152)를 감쌀 수 있다. 즉, 복수의 배선(136, 146, 156, 174)과 복수의 비아(142, 152)는 복수의 절연층(132, 140, 150, 160, 170)내에 형성될 수 있다. 예를 들어, 제1 절연층(132) 내에 제1 배선(136)이 형성될 수 있다.
복수의 절연층(132, 140, 150, 160, 170)은 절연 물질을 포함할 수 있다. 복수의 절연층(132, 140, 150, 160, 170)은 전극 패드 지지층(130)과 동일한 물질을 포함할 수 있다. 즉 복수의 절연층(132, 140, 150, 160, 170)은 예를 들어, 감광성 절연 물질을 포함할 수 있다. 복수의 절연층(132, 140, 150, 160, 170)은 예를 들어, 에폭시(epoxy) 또는 폴리이미드(polyimide)를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도면에 도시된 복수의 배선(136, 146, 156, 174), 복수의 비아(142, 152) 및 복수의 절연층(132, 140, 150, 160, 170)은 예시일 뿐, 복수의 배선(136, 146, 156, 174), 복수의 비아(142, 152) 및 복수의 절연층(132, 140, 150, 160, 170) 각각의 개수, 위치, 두께 또는 배열은 이에 한정되지 아니하며 다양할 수 있다.
제1 반도체 칩(200)은 재배선층(100)의 제1 면(100a) 상에 실장될 수 있다. 재배선층(100)은 제1 반도체 칩(200)과 중첩되는 팬-인(fan-in) 영역과 비중첩 되는 팬-아웃(fan-out)영역, 즉, 중첩되는 영역을 제외한 나머지 영역을 포함할 수 있다. 즉, 본 발명의 몇몇 실시예들에 따른 반도체 패키지는 팬-아웃 반도체 패키지(FOWLP)일 수 있다. 도면 상 본 발명의 몇몇 실시예들에 따른 반도체 패키지는 팬-아웃 반도체 패키지를 도시하였으나, 이에 한정되는 것은 아니며, 웨이퍼 레벨 패키지(WLP)일 수 있다.
제1 반도체 칩(200)은 로직 칩 또는 메모리 칩일 수 있다. 제1 반도체 칩(200)은 CPU(Central Processing Unit), GPU(Graphic Processing Unit), FPGA(Field-Programmable Gate Array), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서(AP: Application Processor)일 수 있고, ADC(Analog-Digital Converter) 또는 ASIC(Application-Specific IC) 등의 로직 칩일 수도 있으나, 이에 제한되는 것은 아니다. 또 다른 예를 들어, 제1 반도체 칩(200)은, 휘발성 메모리(예를 들어, DRAM) 또는 비휘발성 메모리(예를 들어, ROM 또는 플래시 메모리) 등의 메모리 칩일 수도 있다. 또한, 제1 반도체 칩(200)은 로직 칩이 조합되어 구성되거나 메모리 칩이 조합되어 구성될 수 있으며, 로직 칩과 메모리 칩이 조합되어 구성될 수 있다.
제1 반도체 칩(200)은 제1 연결 패드(210)를 포함할 수 있다. 제1 연결 패드(210)는 제1 반도체 칩(200) 내의 하면에 배치될 수 있다. 그러나 이에 제한되지 않고, 제1 연결 패드(210)는 제1 반도체 칩(200)으로부터 재배선층(100)의 제1 면(100a)으로 전부 돌출되거나 일부만 돌출될 수 있다. 제1 연결 패드(210)는 제1 방향(D1)으로 이격되어 형성될 수 있다.
제1 연결 패드(210)는 제1 반도체 칩(200) 내에 형성되는 전기적인 회로와 전기적으로 연결될 수 있다. 제1 연결 패드(210)는 도전성 물질을 포함할 수 있다. 제1 연결 패드(210)는 예를 들어, 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
제1 연결 단자(180)는 제1 연결 패드(210) 상에 형성될 수 있다. 제1 연결 단자(180)는 재배선층(100)의 제1 면(100a)과 제1 연결 패드(210) 사이에 배치될 수 있다. 제1 연결 단자(180)는 재배선층(100)의 제1 면(100a)에 노출된 제4 배선(174)과 접촉할 수 있다. 제1 연결 단자(180)는 제1 연결 패드(210)와 접촉할 수 있다. 제1 연결 단자(180)는 제1 반도체 칩(200)과 재배선층(100)을 전기적으로 연결할 수 있다.
제1 연결 단자(180)는 예를 들어, 솔더 볼(solder ball), 솔더 범프(solder bump), 또는 이들의 조합일 수 있다. 본 도면에서는 제1 연결 단자(180)가 볼의 형태를 갖는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 제1 연결 단자(180)는 예를 들어, 주석(Sn), 인듐(In), 납(Pb), 아연(Zn), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 안티모니(Sb), 비스무트(Bi) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 몰딩층(300)은 제1 반도체 칩(200)의 측면과 상면을 모두 덮을 수 있다. 제1 몰딩층(300)은 제1 반도체 칩(200)의 측면과 상면을 감쌀 수 있고, 제1 반도체 칩(200)과 재배선층의 제1 면(100a) 사이에 배치될 수 있다. 제1 몰딩층(300)은 제1 연결 단자(180)를 감쌀 수 있고, 이웃하는 제1 연결 단자(180) 사이를 채울 수 있다. 제1 몰딩층(300)의 측면은 재배선층(100)의 측면과 동일 평면을 이룰 수 있다.
본 도면에서는 제1 몰딩층(300)이 제1 반도체 칩(200)의 상면을 덮는 것으로 도시하였지만, 제1 몰딩층(300)의 상면은 제1 반도체 칩(200)의 상면과 동일 평면을 이룰 수 있다. 즉, 제1 몰딩층(300)의 상면은 평탄화 공정에 의해 일부 식각될 수 있고, 제1 반도체 칩(200)의 상면을 노출시킬 수 있다.
제1 몰딩층(300)은 예를 들어, 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound) 또는 이종 이상의 실리콘 하이브리드 물질을 포함할 수 있다.
솔더볼(500)은 재배선층(100)의 제2 면(100b) 상에 배치될 수 있다. 솔더볼(500)은 재배선층(100)의 제2 면(100b)으로부터 볼록하게 돌출될 수 있다. 솔더볼(500)은 재배선층(100)의 제2 면(100b)에 노출된 전극 패드(134)와 접촉할 수 있다. 따라서 솔더볼(500)은 재배선층(100)과 전기으로 연결될 수 있다. 또한 반도체 패키지는 솔더볼(500)을 통해 외부 장치와 전기적으로 연결될 수 있다.
본 도면에서는 솔더볼(500)의 제1 방향(D1)으로의 폭이 전극 패드(134)의 제1 방향(D1)으로의 폭과 동일하게 도시되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 솔더볼(500)의 제1 방향(D1)으로의 폭은 전극 패드(134)의 제1 방향(D1)으로의 폭보다 클 수도 있고, 작을 수도 있다.
도면에 도시된 솔더볼(500)의 개수, 모양, 크기 및 배열은 이에 한정되지 아니하며 다양할 수 있다. 솔더볼(500)은 제1 연결 단자(180)와 크기 또는 모양이 실질적으로 동일할 수 있고 본 도면에 도시된 바와 같이 다를 수 있다. 예를 들어, 솔더볼(500)은 제1 연결 단자(180)보다 크기가 클 수 있다.
솔더볼(500)은 전극 패드 지지층(130) 상에 배치될 수 있다. 솔더볼(500)의 적어도 일부는 전극 패드 지지층(130)과 접할 수 있다. 즉, 솔더볼(500)의 적어도 일부는 재배선층(100) 내에 배치될 수 있다.
솔더볼(500)은 예를 들어, 주석(Sn), 인듐(In), 납(Pb), 아연(Zn), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 안티모니(Sb), 비스무트(Bi) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 2는 도 1의 S1 영역을 확대한 확대도이다.
도 2를 참조하면, 전극 패드(134)는 제1 배선(136) 상에 배치될 수 있다. 재배선층(100)의 제2 면(100b)로부터 전극 패드(134)까지 제2 방향(D2)으로의 높이는 제1 높이(H1)일 수 있다. 재배선층(100)의 제2 면(100b)로부터 제1 배선(136)까지 제2 방향(D2)으로의 높이는 제2 높이(H2)일 수 있다. 제2 높이(H2)는 제1 높이(H1)보다 클 수 있다.
즉, 전극 패드(134)는 제1 배선(136)으로부터 재배선층(100)의 제2 면(100b)을 향해 돌출될 수 있다. 전극 패드(134)는 재배선층(100)의 제2 면(100b)과 동일 평면을 이루지 않고, 재배선층(100)의 제2 면(100b)보다 제2 방향(D2)으로 상측에 배치될 수 있다.
전극 패드 지지층(130)의 하면은 재배선층(100)의 제2 면(100b)과 동일 평면을 이룰 수 있다. 전극 패드 지지층(130)은 전극 패드(134)의 측면, 제1 배선(136)의 하면 및 제1 절연층(132)의 하면과 접할 수 있다. 즉, 전극 패드 지지층(130)은 제2 방향(D2)으로 제2 높이(H2)를 가질 수 있다.
재배선층(100)의 제2 면(100b)은 적어도 하나의 트랜치(100t)를 포함할 수 있다. 트랜치(100t)는 전극 패드 지지층(130)과 전극 패드(134)에 의해 정의될 수 있다. 트랜치(100t)는 전극 패드(134)의 적어도 일부와 전극 패드 지지층(130)으 적어도 일부를 노출시킬 수 있다. 트랜치(100t)의 제2 방향(D2)으로의 깊이는 제1 높이(H1)일 수 있다.
솔더볼(500)은 트랜치(100t)의 상에 배치될 수 있다. 솔더볼(500)은 트랜치(100t)에 의해 노출된 전극 패드(134) 상에 배치될 수 있다. 솔더볼(500)은 전극 패드(134)와 접할 수 있다.
솔더볼(500)은 재배선층(100) 내에 배치되는 영역과 재배선층(100) 외에 배치되는 영역을 포함할 수 있다. 또한, 솔더볼(500)의 적어도 일부는 전극 패드 지지층(130)과 접할 수 있다. 전극 패드 지지층(130)은 솔더볼(500)의 적어도 일부를 감쌀 수 있다. 솔더볼(500)은 전극 패드 지지층(130)과 접하는 영역과 전극 패드 지지층(130)이 접하지 않는 영역을 포함할 수 있다.
따라서, 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지는 후술할 칩 라스트 공정에 의해 제조되지만, 솔더볼(500)의 적어도 일부가 재배선층(100)의 내부에 배치될 수 있다. 즉, 솔더볼(500)의 적어도 일부가 전극 패드 지지층(130)에 의해 감싸질 수 있어, 솔더볼(500)과 전극 패드(134)의 접합 신뢰성이 개선 또는 향상될 수 있다.
도 3 내지 도 12는 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 도 3 내지 도 12를 참조하여, 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 대하여 설명한다.
도 3을 참조하면, 본 발명의 몇몇 실시예들에 따른 반도체 패키지의 제조 방법은, 제1 캐리어 기판(105) 상에 제1 이형층(112, first release layer)이 형성될 수 있다.
제1 캐리어 기판(105)은 예를 들어, 유리 기판일 수 있다. 제1 캐리어 기판(105)은 또 다른 예를 들어, 실리콘, 금속, 플라스틱 또는 세라믹 등을 포함할 수 있으나, 본 발명의 기술적 사상은 이에 제한되는 것은 아니다.
제1 이형층(112)은 제1 캐리어 기판(105)에 접할 수 있다. 제1 이형층(112)은 제1 캐리어 기판(105) 상에 컨포멀하게 형성될 수 있다. 제1 이형층(112)의 제2 방향(D2)의 두께는 제1 두께(t1)일 수 있다. 제1 이형층(112)은 증착 또는 코팅 공정에 의해 형성될 수 있다.
제1 이형층(112)은 감광성 절연 물질(PhotoImageable Dielectric; PID)을 포함할 수 있다. 감광성 절연재는 포토리소그래피(photolithography) 공정이 가능하며, 웨이퍼 레벨에서 제조될 수 있다. 이에 따라 제1 이형층(112)은 보다 얇게 형성될 수 있으며, 후술되는 복수의 배선(136, 146, 156, 174) 및 비아(142, 152)들은 보다 미세한 피치(pitch)로 형성될 수 있다.
제1 이형층(112)은 예를 들어, 접착층(미도시)에 의해 제1 캐리어 기판(105) 상에 형성될 수 있다. 즉, 접착층이 제1 캐리어 기판(105)과 제1 이형층(112) 사이에 더 개재될 수 있다. 접착층은 단일층 또는 복수의 층으로 구성될 수 있다. 접착층은 예를 들어, 제1 캐리어 기판(105)과 함께 제거될 수 있는 폴리머 기반 물질 라이트-투 히트 컨버젼(Light To Heat Conversion; LTHC))을 포함할 수 있다. 접착층은 또 다른 예를 들어 티타늄(Ti)을 포함할 수 있다.
도 4를 참조하면, 제2 이형층(114)은 제1 이형층(112) 상에 형성될 수 있다. 제2 이형층(114)은 제1 이형층(112)의 적어도 일부를 노출시킬 수 있다. 제2 이형층(114)은 제1 이형층(112)의 상면의 적어도 일부를 노출시키는 제1 개구부(114o)를 포함할 수 있다.
제2 이형층(114)은 예를 들어, 제1 이형층(112)과 동일한 물질을 포함할 수 있다. 따라서, 제1 캐리어 기판(105) 상에 제1 두께(t1)를 갖는 제1 영역과 제2 두께(t2)를 갖는 제2 부분을 포함하는 이형층(110)이 형성될 수 있다. 이형층(110)은 제1 이형층(112)과 제2 이형층(114)을 포함할 수 있다. 여기서 제2 두께(t2)는 제1 두께(t1)와 제3 두께(t3)를 합한 값일 수 있다.
제2 이형층(114)은 감광성 절연 물질을 포함할 수 있다. 제2 이형층(114)은 예를 들어, 증착 또는 코딩 코팅 공정에 의해 제2 방향(D2)으로 제3 두께(t3)를 갖도록 형성될 수 있다. 그 후, 제1 개구부(114o)는 노광 및 현상 공정에 의해 형성될 수 있다. 여기서 제3 두께(t3)는 예를 들어, 3μm 이상 8 μm 이하일 수 있으나, 본 발명은 이에 제한되는 것은 아니다.
도 5를 참조하면, 배리어층(120)이 이형층(110) 상에 형성될 수 있다. 배리어층(120)은 이형층(110)의 상면을 따라 연장될 수 있다. 배리어층(120)은 제2 이형층(114)과 제1 개구부(114o) 상에 컨포멀하게 형성될 수 있다. 배리어층(120)은 제2 이형층(114)의 상면과 측면을 덮을 수 있다. 배리어층(120)은 제1 개구부(115
)에 의해 노출된 제1 이형층(112)의 상면을 덮을 수 있다.
배리어층(120)은 금속 물질을 포함할 수 있다. 배리어층(120)은 예를 들어 구리(Cu)를 포함할 수 있다. 배리어층(120)은 또 다른 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
배리어층(120)은 예를 들어, 물리적 기상 증착법(PVD), 스퍼터링(Sputtering), 화학적 기상 증착법(CVD) 등의 방법을 이용하여 형성될 수 있지만, 이에 제한되는 것은 아니다.
이어서, 도 6을 참조하면, 전극 패드 지지층(130)이 배리어층(120) 상에 형성될 수 있다. 전극 패드 지지층(130)은 배리어층(120)의 적어도 일부를 노출시킬 수 있다. 전극 패드 지지층(130)은 배리어층(120)의 상면의 적어도 일부를 노출시키는 제2 개구부(130o)를 포함할 수 있다. 제2 개구부(130o)는 제1 개구부(114o)와 중첩되지 않을 수 있다. 즉, 제2 개구부(130o)는 제1 개구부(114o) 상에 형성되지 않을 수 있다. 제2 개구부(130o)는 제2 이형층(114) 상에 형성된 배리어층(120)의 상면을 노출시킬 수 있다.
전극 패드 지지층(130)은 이형층(110)과 동일한 물질을 포함할 수 있다. 전극 패드 지지층(130)은 예를 들어, 감광성 절연 물질을 포함할 수 있다.
도 7을 참조하면, 전극 패드 지지층(130) 상에 제1 절연층(132)이 형성될 수 있다. 제1 절연층(132)은 전극 패드 지지층(130)과 동일한 물질을 포함할 수 있다. 제1 절연층(132)은 포토리소그래피 공정에 의해 패터닝될 수 있다.
도 8을 참조하면, 전극 패드(134)와 제1 배선(136)이 전극 패드 지지층(130)과 제1 절연층(132) 상에 형성될 수 있다.
전극 패드(134)와 제1 배선(136)은 동일한 도전 물질을 포함할 수 있다. 전극 패드(134)와 제1 배선(136)은 배리어층(120)과 동일한 물질을 포함할 수 있다. 배리어층(120)은 구리(Cu)를 포함할 수 있다. 즉, 전극 패드(134)와 제1 배선(136)은 배리어층(120)을 씨드층(seed layer)으로 하여 형성될 수 있다. 또 다른 예를 들어, 전극 패드(134)와 제1 배선(136)은 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
전극 패드(134)와 제1 배선(136)은 전기 도금에 의해 형성될 수 있다. 전극 패드(134)와 제1 배선(136)은 다마신(damascene) 공정을 통하여 동시에 형성될 수 있다.
제1 배선(136)은 CMP(Chemical Mechanical Polishing)공정에 의해 일부 식각될 수 있다. 제1 배선(136)은 제1 절연층(132)의 상면과 동일한 레벨에 위치할 수 있다.
도 9를 참조하면, 전극 패드 지지층(130), 전극 패드(134), 제1 배선(136) 및 제1 절연층(132)을 포함하는 재배선층(100)이 배리어층(120) 상에 형성될 수 있다. 재배선층(100)은 전극 패드(134), 전극 패드 지지층(130), 복수의 배선(136, 146, 156, 174), 복수의 비아(142, 152) 및 복수의 절연층(132, 140, 150, 160, 170)을 포함할 수 있다.
전극 패드(134), 복수의 배선(136, 146, 156, 174) 및 복수의 비아(142, 152)은 동일한 물질을 포함할 수 있다. 복수의 절연층(132, 140, 150, 160, 170)은 전극 패드 지지층(130)과 동일한 물질을 포함할 수 있다. 복수의 절연층(132, 140, 150, 160, 170)은 예를 들어, 감광성 절연 물질을 포함할 수 있다. 복수의 절연층(132, 140, 150, 160, 170)은 포토리소그래피 공정에 의해 패터닝될 수 있다.
이어서, 제1 반도체 칩(200)이 재배선층(100)의 제1 면(100a)에 실장될 수 있다. 제1 연결 단자(180)는 재배선층(100)과 제1 반도체 칩(200) 사이에 배치될 수 있다. 제1 연결 단자(180)는 제4 배선(174)과 제1 연결 패드(210) 사이에 배치될 수 있다. 제1 연결 단자(180)는 제4 배선(174)과 제1 연결 패드(210)와 접촉할 수 있다. 제1 반도체 칩(200)은 제1 연결 단자(180)를 통해 재배선층(100)과 전기적으로 연결될 수 있다.
즉, 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법은 재배선층(100)이 형성된 후 제1 반도체 칩(200)이 형성되는 칩 라스트(Chip Last) 방식으로 진행될 수 있다.
이어서, 제1 몰딩층(300)은 제1 반도체 칩(200)을 덮도록 형성될 수 있다. 제1 몰딩층(300)은 제1 반도체 칩(200)의 측면과 상면을 감쌀 수 있고, 제1 반도체 칩(200)과 재배선층의 제1 면(100a) 사이에 배치될 수 있다. 제1 몰딩층(300)은 제1 연결 단자(180)를 감쌀 수 있고, 이웃하는 제1 연결 단자(180) 사이를 채울 수 있다.
본 도면에서는 제1 몰딩층(300)이 제1 반도체 칩(200)의 상면을 덮는 것으로 도시하였지만, 제1 몰딩층(300)의 상면은 제1 반도체 칩(200)의 상면과 동일 평면을 이룰 수 있다.
도 10을 참조하면, 제2 캐리어 기판(400)은 제1 몰딩층(300) 상에 부착될 수 있다. 제2 캐리어 기판(400)은 제1 캐리어 기판(105)과 서로 마주보는 면에 배치될 수 있다. 예를 들어, 제2 캐리어 기판(400)과 제1 몰딩층(300) 사이에 접착층(도시되지 않음)이 더 형성될 수 있다. 접착층은 예를 들어, 제2 캐리어 기판(400)과 함께 제거될 수 있는 폴리머 기반 물질 라이트-투 히트 컨버젼(Light To Heat Conversion; LTHC))을 포함할 수 있다. 또는, 접착층은 예를 들어 에폭시 기반 열-릴리즈 물질, 자외선(UV) 접착제 등을 포함할 수 있다.
제2 캐리어 기판(400)은 예를 들어, 실리콘, 금속, 유리, 플라스틱, 세라믹 등을 포함할 수 있다. 제2 캐리어 기판(400)은 제1 캐리어 기판(105)과 동일한 물질을 포함하는 캐리어일 수 있다. 또는 제2 캐리어 기판(400)은 테이프일 수 있다.
이어서, 반도체 패키지의 상하를 반전시킬 수 있다. 그 후, 제1 캐리어 기판(105)이 반도체 패키지로부터 제거될 수 있다. 제1 이형층(112)이 노출될 수 있다. 제1 캐리어 기판(105)은 레이저를 이용하여 제거될 수 있다.
도 11을 참조하면, 제1 이형층(112)과 제2 이형층(114)이 제거될 수 있다.
제1 이형층(112) 상에 광 또는 레이저가 조사될 수 있다. 제1 이형층(112)과 제2 이형층(114)은 레이저를 이용하여 제거할 수 있다. 예를 들어 제1 이형층(112)과 제2 이형층(114)은 레이저 어블레이션(laser ablation)에 의해 제거될 수 있다.
이 때 레이저를 이용한 제1 캐리어 기판(105), 제1 이형층(112) 및 제2 이형층(114)의 제거는 배리어층(120)을 스톱 레이어(stop layer)로 하여 수행될 수 있다. 또한 배리어층(120)은 레이저 조사 시, 레이저가 전극 패드(134), 전극 패드 지지층(130), 복수의 배선(136, 146, 156, 174), 복수의 비아(142, 152) 및 복수의 절연층(132, 140, 150, 160, 170)을 포함하는 재배선층을 투과하는 것을 방지할 수 있다. 따라서 배리어층(120)은 제1 캐리어 기판(105), 제1 이형층(112) 및 제2 이형층(114)의 제거 과정에서 재배선층이 손상되는 것을 방지할 수 있다.
도 12를 참조하면, 배리어층(120)이 제거될 수 있다. 따라서 전극 패드(134)의 적어도 일부가 노출될 수 있다. 즉, 전극 패드 지지층(130)과 전극 패드(134)에 의해 정의되는 트렌치(100t)가 형성될 수 있다. 트렌치(100t)는 제2 이형층(114)이 제거된 위치에 형성될 수 있다. 트렌치(100t)는 제1 이형층(112)과 제2 이형층(114)이 제거됨으로써 형성될 수 있다.
이어서 도 1을 참조하면, 솔더볼(500)은 트렌치(100t) 상에 형성될 수 있다. 솔더볼(500)은 트렌치(100t) 내에 형성될 수 있다. 솔더볼(500)의 적어도 일부는 전극 패드 지지층(130)과 접촉할 수 있다. 따라서 솔더볼(500)과 전극 패드(134)의 접합 신뢰성이 개선 또는 향상될 수 있다.
솔더볼(500)은 트렌치(100t)에 의해 노출된 전극 패드(134)와 접할 수 있다. 솔더볼(500)은 복수의 배선(136, 146, 156, 174)과 전기적으로 연결될 수 있다.
이어서 소잉(sawing) 공정을 수행하고 제2 캐리어 기판(400)을 제거하여 도 1에 도시된 반도체 패키지가 제조될 수 있다.
도 13 및 도 14는 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 도 3 및 도 4와 다른 점을 중심으로 설명한다.
도 13을 참조하면, 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법은 제1 캐리어 기판(105) 상에 이형층(110)이 형성될 수 있다.
이형층(110)은 제1 캐리어 기판(105)에 접할 수 있다. 이형층(110)은 제1 두께(t1)를 가지는 제1 부분(110_1)과 제2 두께(t2)를 가지는 제2 부분(110_2)을 제1 방향(D1)으로 이격되어 배치될 수 있다. 즉, 제1 부분(110_1)은 서로 이웃하는 제2 부분(110_2) 사이에 배치될 수 있고, 제2 부분(110_2)은 서로 이웃하는 제1 부분(110_1) 사이에 배치될 수 있다.
제1 두께(t1)는 제2 두께(t2)보다 작을 수 있다. 즉, 제2 부분(110_2)은 제1 캐리어 기판(105)의 상면으로부터 돌출될 수 있다. 제2 부분(110_2)의 상면은 제1 부분(110_1)의 상면보다 상측에 배치될 수 있다. 제1 두께(t1)와 제2 두께(t2)의 차이는 예를 들어, 3μm 이상 8 μm 이하일 수 있으나, 본 발명은 이에 제한되는 것은 아니다.
이형층(110)은 감광성 절연 물질을 포함할 수 있다. 이형층(110)은 포토리소그래피 공정에 의해 제1 부분(110_1)과 제2 부분(110_2)을 포함하도록 형성될 수 있다.
도 14를 참조하면, 배리어층(120)은 이형층(110) 상에 형성될 수 있다. 배리어층(120)은 이형층(110)의 상면을 따라 제1 방향(D1)으로 연장될 수 있다. 배리어층(120)은 이형층(110) 상에 컨포멀하게 형성될 수 있다. 이어서, 도 6 내지 도 12에 도시된 공정을 순차적으로 수행한 후, 도 1에 도시된 반도체 패키지가 제조될 수 있다.
도 15 내지 도 18은 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 15를 참조하면, 본 발명의 몇몇 다른 실시예들에 따른 반도체 패키지의 제조 방법은 도 3 내지 도 9에 도시된 공정을 순차적으로 수행한 후, 제1 몰딩층(300)을 제2 방향(D2)으로 관통하는 관통 비아(310)가 형성될 수 있다. 관통 비아(310)는 제1 반도체 칩(200)의 측면에 형성될 수 있다. 관통 비아(310)는 노출된 제4 배선(174) 상에 형성될 수 있다. 관통 비아(310)는 제4 배선(174)과 전기적으로 연결될 수 있다.
관통 비아(310)는 도전성 물질을 포함할 수 있다. 관통 비아(310)는 예를 들어, 복수의 배선(136, 146, 156, 174)과 동일한 물질을 포함할 수 있다. 관통 비아(310)는 예를 들어, 구리(Cu)를 포함할 수 있다. 관통 비아(310)는 또 다른 예를 들어, 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 하나를 포함할 수도 있다.
도 16을 참조하면, 제1 반도체 칩(200) 상에 제2 반도체 칩(600)이 실장될 수 있다. 제2 반도체 칩(600)은 로직 칩 또는 메모리 칩일 수 있다. 제2 반도체 칩(600)은 제2 연결 패드(610)를 포함할 수 있다. 제2 연결 패드(610)는 제2 반도체 칩(600) 내의 하면에 배치될 수 있다. 제2 연결 패드(610)는 제1 방향(D1)으로 이격되어 형성될 수 있다.
제2 연결 패드(610)는 제2 반도체 칩(600) 내에 형성되는 전기적인 회로와 전기적으로 연결될 수 있다. 제2 반도체 칩(600)은 도전성 물질을 포함할 수 있다. 제2 반도체 칩(600)은 예를 들어, 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
제2 연결 단자(380)는 관통 비아(310)와 제2 연결 패드(610) 상에 형성될 수 있다. 제2 연결 단자(380)는 제2 반도체 칩(600)과 관통 비아(310)를 전기적으로 연결할 수 있다.
제2 연결 단자(380)는 예를 들어, 솔더 볼(solder ball), 솔더 범프(solder bump), 또는 이들의 조합일 수 있다. 본 도면에서는 제2 연결 단자(380)가 볼의 형태를 갖는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 도면에 도시된 제2 연결 단자(380)의 개수, 모양, 크기 및 배열은 이에 한정되지 아니하며 다양할 수 있다. 제2 연결 단자(380)는 제1 연결 단자(180)와 크기 또는 모양이 실질적으로 동일할 수 있고, 본 도면에 도시된 바와 같이 다를 수 있다.
도 17을 참조하면, 제1 몰딩층(300) 상에 제2 몰딩층(700)이 형성될 수 있다. 제2 몰딩층(700)은 제1 몰딩층(300)의 상면을 감싸도록 형성될 수 있다. 제2 몰딩층(700)은 예를 들어, 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound) 또는 이종 이상의 실리콘 하이브리드 물질을 포함할 수 있다.
이어서, 제2 캐리어 기판(400)이 제2 몰딩층(700) 상에 부착될 수 있다.
이어서, 도 10 내지 도 12에 도시된 공정을 순차적으로 수행한 후, 도 18에 도시된 반도체 패키지가 제조될 수 있다.
구체적으로, 반도체 패키지의 상하를 반전시킬 수 있다. 제1 캐리어 기판(105), 제1 이형층(112) 및 제2 이형층(114)은 레이저를 이용하여 제거될 수 있다. 제2 이형층(114)이 제거된 위치에 솔더볼(500)이 형성될 수 있다.
도 19는 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 19를 참조하면, 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지는 도 3 내지 도 9, 도 15 내지 도 16 및 도 1에 도시된 공정을 순차적으로 수행하여 제1 반도체 칩(200)을 포함하는 제1 패키지가 형성되고, 제1 패키지 상에 제2 반도체 칩(15)을 포함하는 제2 패키지(10)가 형성될 수 있다.
제2 패키지(10)는 기판(11), 제2 연결 패드(12), 제3 연결 단자(13), 언더필재(14), 제2 반도체 칩(15) 및 제2 몰딩층(16)을 포함할 수 있다.
기판(11)은 예를 들어, PCB 기판 또는 세라믹 기판일 수 있다. 기판(11)은 또 다른 예를 들어, 인터포저(interposer)일 수 있다.
제2 연결 패드(12)는 제2 반도체 칩(15) 내의 하면에 배치될 수 있다. 제2 연결 패드(12)는 제1 방향(D1)으로 이격되어 형성될 수 있다. 제2 연결 패드(12)는 제2 반도체 칩(15) 내에 형성되는 전기적인 회로와 전기적으로 연결될 수 있다. 제2 반도체 칩(15)은 도전성 물질을 포함할 수 있다. 제2 반도체 칩(600)은 예를 들어, 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
제2 연결 단자(380)는 관통 비아(310)와 제2 연결 패드(12) 상에 형성될 수 있다. 제2 연결 단자(380)는 제2 반도체 칩(600)과 관통 비아(310)를 전기적으로 연결할 수 있다.
제2 반도체 칩(15)은 기판(11)의 일면에 배치될 수 있다. 제2 반도체 칩(15)은 로직 칩 또는 메모리 칩일 수 있다. 제3 연결 단자(13)는 기판(11)과 제2 반도체 칩(15) 사이에 형성될 수 있다. 제3 연결 단자(13)는 기판(11) 상에 노출된 도전성 단자와 제2 반도체 칩(15)의 하면에 노출된 도전성 단자에 접할 수 있다. 제3 연결 단자(13)는 제1 연결 단자(180), 제2 연결 단자(380) 및 솔더볼(500)과 크기가 동일할 수 있고 본 도면에 도시된 바와 같이 다를 수 있다.
언더필재(14)는 기판(11)과 제2 반도체 칩(15) 사이의 빈 공간에 형성될 수 있다. 언더필재(14)는 이웃하는 제3 연결 단자(13) 사이를 채울 수 있다. 언더필재(14)는 제3 연결 단자(13)를 보호할 수 있다. 언더필재(14)는 제2 반도체 칩(15)이 흡수하게 되는 물리적 충격을 감소시킬 수 있다.
제2 몰딩층(16)은 기판(11) 상에 형성될 수 있다. 제2 몰딩층(16)은 제2 반도체 칩(15)의 상면과 측면 및 언더필재(14)의 측면을 감쌀 수 있다.
제2 패키지(10)는 제3 연결 단자(13) 및 관통 비아(310)를 통해 제1 반도체 칩(200)을 포함하는 제1 패키지와 전기적으로 연결될 수 있다.
도 20은 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지를 설명하기 위한 도면이다.
도 20을 참조하면, 본 발명의 다른 몇몇 실시예들에 따른 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지는 도 3 내지 도 8에 도시된 공정을 순차적으로 수행한 후, 재배선층(100)의 제1 면(100a)에 연결 기판이 형성될 수 있다. 연결 기판은 예를 들어 PCB 기판일 수 있다. 연결 기판은 베이스층(320)과 서브 패드(312), 서브 배선(314) 및 서브 비아(316)를 포함할 수 있다.
서브 패드(312)는 연결 기판의 상면과 하면에 각각 배치될 수 있다. 서브 배선(314)은 베이스층(320) 사이에 개재될 수 있다. 서브 비아(316)는 베이스층(320)을 제2 방향(D2)으로 관통할 수 있다. 서브 비아(316)는 서브 패드(312)와 서브 배선(314) 상에 배치될 수 있다. 서브 패드(312)와 서브 배선(314)은 서브 비아(316)를 통해 전기적으로 연결될 수 있다.
서브 패드(312), 서브 배선(314) 및 서브 비아(316)는 도전성 물질을 포함할 수 있다. 서브 패드(312), 서브 배선(314) 및 서브 비아(316)는 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
제1 반도체 칩(200)은 연결 기판 사이에 실장될 수 있다. 또는 제1 반도체 칩(200)이 재배선층 상에 실장된 후, 제1 반도체 칩(200)의 측면에 연결 기판이 형성될 수 있다.
이어서, 연결 기판과 제1 반도체 칩(200)의 측면과 상면을 덮는 제1 몰딩층(300)이 형성될 수 있다. 즉, 제1 반도체 칩(200)을 포함하는 제1 패키지가 형성될 수 있다. 제1 패키지 상에 제2 반도체 칩(15)을 포함하는 제2 패키지(10)가 형성될 수 있다. 제2 패키지(10)는 제3 연결 단자(13) 및 관통 비아(310)를 통해 제1 반도체 칩(200)을 포함하는 제1 패키지와 전기적으로 연결될 수 있다. 제2 패키지(10)는 도 19에서 설명한 바 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
105: 제1 캐리어 기판 110: 재배선층
110: 이형층 112: 제1 이형층
114: 제2 이형층 120: 배리어층
130: 전극 패드 지지층 136, 146, 156, 174: 배선
142, 152: 비아 200: 제1 반도체 칩
300: 제1 몰딩층 400: 제2 캐리어 기판
500: 솔더볼

Claims (10)

  1. 제1 캐리어 기판 상에, 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 이형층(release layer)을 형성하고,
    상기 이형층 상에 배리어층을 형성하고,
    상기 배리어층 상에 복수의 배선과 상기 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고,
    상기 재배선층 상에 상기 재배선층과 전기적으로 연결되는 반도체 칩을 실장하고,
    상기 재배선층 상에 상기 반도체 칩을 감싸는 몰딩층을 형성하고,
    상기 몰딩층 상에 제2 캐리어 기판을 부착하고,
    상기 제1 캐리어 기판과 상기 이형층을 제거하고,
    상기 배리어층을 제거하고,
    상기 배리어층과 상기 이형층의 제2 부분이 제거되어 노출된 상기 재배선층 상에 솔더볼을 부착하는 것을 포함하는 반도체 패키지의 제조 방법.
  2. 제 1항에 있어서,
    상기 배리어층은 금속 물질을 포함하는 반도체 패키지의 제조 방법.
  3. 제 1항에 있어서,
    상기 배리어층은 상기 복수의 배선과 동일한 물질을 포함하는 반도체 패키지의 제조 방법.
  4. 제 1항에 있어서,
    상기 이형층을 형성하는 것은,
    상기 제1 캐리어 기판 상에, 상기 제1 두께를 가지는 제1 이형층을 형성하고,
    상기 제1 이형층 상에, 상기 제1 이형층의 적어도 일부를 노출시키는 개구부를 포함하며 제3 두께를 가지는 제2 이형층을 형성하는 것을 포함하고,
    상기 개구부는 상기 제1 부분에 형성되는 반도체 패키지의 제조 방법.
  5. 제 4항에 있어서,
    상기 제3 두께는 3μm 이상 8μm 이하인 반도체 패키지의 제조 방법.
  6. 제 1항에 있어서,
    상기 이형층은 상기 절연층과 동일한 물질을 포함하는 반도체 패키지의 제조 방법.
  7. 제1 캐리어 기판 상에 제1 이형층을 형성하고,
    상기 제1 이형층 상에, 상기 제1 이형층의 상면의 적어도 일부를 노출시키는 개구부를 포함하는 제2 이형층을 형성하고,
    상기 제2 이형층 상에, 상기 제2 이형층의 상면을 따라 연장되는 배리어층을 형성하고,
    상기 배리어층 상에, 복수의 배선과 상기 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고,
    상기 재배선층 상에 상기 재배선층과 전기적으로 연결되는 제1 반도체 칩을 실장하고,
    상기 제1 반도체 칩 상에 제2 캐리어 기판을 부착하고,
    상기 제1 캐리어 기판, 상기 제1 이형층 및 상기 제2 이형층을 레이저를 이용하여 제거하고,
    상기 배리어층을 제거하고,
    상기 재배선층의 상기 제2 이형층이 제거된 위치에 솔더볼을 부착하는 것을 포함하고,
    상기 제1 이형층 및 상기 제2 이형층은 감광성 절연 물질을 포함하는 반도체 패키지의 제조 방법.
  8. 제 7항에 있어서,
    상기 재배선층 상에 상기 제1 반도체 칩을 실장한 후,
    상기 재배선층 상에 제1 반도체 칩을 감싸는 제1 몰딩층으로서, 제1 몰딩층을 관통하는 관통 비아를 포함하는 제1 몰딩층을 형성하고,
    상기 제1 몰딩층 상에 제2 반도체 칩을 실장하는 것을 더 포함하고,
    상기 제2 반도체 칩은, 상기 관통 비아를 통해 상기 재배선층과 전기적으로 연결되고,
    상기 제2 반도체 칩 상에, 상기 제2 캐리어 기판이 부착되는 반도체 패키지의 제조 방법.
  9. 제 7항에 있어서,
    상기 재배선층 상에 상기 제1 반도체 칩을 실장한 후,
    상기 재배선층 상에 제1 반도체 칩을 감싸고 그 내부를 관통하는 관통 비아를 포함하는 제1 몰딩층을 형성하고,
    상기 제1 몰딩층 상에, 기판과 상기 기판 상에 실장된 제2 반도체 칩과 상기 기판 상에 상기 제2 반도체 칩을 감싸는 제2 몰딩층을 포함하는 패키지가 실장되는 것을 더 포함하고,
    상기 제2 몰딩층 상에, 상기 제2 캐리어 기판이 부착되고,
    상기 관통 비아는, 복수의 서브 배선과 상기 복수의 서브 배선을 감싸는 서브 절연층을 포함하고,
    상기 제2 반도체 칩은, 상기 기판 및 상기 관통 비아를 통해 상기 재배선층과 전기적으로 연결되는 반도체 패키지의 제조 방법.
  10. 제1 캐리어 기판 상에 제1 이형층을 형성하고,
    상기 제1 이형층 상에, 상기 제1 이형층의 상면의 적어도 일부를 노출시키는 제1 개구부를 포함하는 제2 이형층을 형성하고,
    상기 제2 이형층 상에, 상기 제2 이형층의 상면을 따라 연장되고 금속 물질을 포함하는 배리어층을 형성하고,
    상기 배리어층 상에, 상기 배리어층의 상면의 적어도 일부를 노출시키고 상기 제1 개구부와 오버랩되지 않는 제2 개구부를 포함하는 전극 패턴 지지층을 형성하고,
    상기 전극 패턴 지지층 상에, 복수의 배선과 상기 복수의 배선을 감싸는 절연층을 포함하는 재배선층을 형성하고,
    상기 재배선층 상에 반도체 칩을 실장하고,
    상기 재배선층 상에 상기 반도체 칩을 감싸는 몰딩층을 형성하고,
    상기 몰딩층 상에 제2 캐리어 기판을 부착하고,
    상기 제1 캐리어 기판, 상기 제1 이형층 및 상기 제2 이형층을 레이저를 이용하여 제거하고,
    상기 배리어층을 제거하고,
    상기 제2 이형층이 제거된 위치에 솔더볼을 형성하고,
    상기 제2 캐리어 기판을 제거하는 것을 포함하되,
    상기 제1 이형층, 상기 제2 이형층 및 상기 절연층은 감광성 절연 물질을 포함하는 반도체 패키지의 제조 방법.
KR1020200018400A 2020-02-14 2020-02-14 반도체 패키지의 제조 방법 KR102517379B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200018400A KR102517379B1 (ko) 2020-02-14 2020-02-14 반도체 패키지의 제조 방법
US17/037,003 US11322368B2 (en) 2020-02-14 2020-09-29 Method for fabricating semiconductor package
CN202110046610.5A CN113270329A (zh) 2020-02-14 2021-01-14 用于制造半导体封装件的方法
US17/656,695 US11715645B2 (en) 2020-02-14 2022-03-28 Method for fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200018400A KR102517379B1 (ko) 2020-02-14 2020-02-14 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210103791A KR20210103791A (ko) 2021-08-24
KR102517379B1 true KR102517379B1 (ko) 2023-03-31

Family

ID=77228009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200018400A KR102517379B1 (ko) 2020-02-14 2020-02-14 반도체 패키지의 제조 방법

Country Status (3)

Country Link
US (2) US11322368B2 (ko)
KR (1) KR102517379B1 (ko)
CN (1) CN113270329A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517379B1 (ko) 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법
KR20210157781A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180122694A1 (en) 2016-11-01 2018-05-03 Industrial Technology Research Institute Package structure and manufacturing method thereof
US20180218983A1 (en) 2015-03-16 2018-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate Sawing-Induced Peeling Through Forming Trenches
JP2020021932A (ja) 2018-07-31 2020-02-06 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． インターポーザを有する半導体パッケージ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP2012238725A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 半導体装置とその製造方法、およびそれを用いた半導体モジュール
JP2013125765A (ja) * 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
KR101323925B1 (ko) 2012-03-30 2013-10-31 주식회사 네패스 반도체 패키지 및 그 제조 방법
CN103904050B (zh) * 2012-12-28 2017-04-19 碁鼎科技秦皇岛有限公司 封装基板、封装基板制作方法及封装结构
US10342118B2 (en) * 2013-03-26 2019-07-02 Longitude Licensing Limited Semiconductor device
JP2016532074A (ja) * 2013-07-01 2016-10-13 株式会社日立製作所 はんだ接合の予備診断のための電子アセンブリ
KR101514137B1 (ko) 2013-08-06 2015-04-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9997492B2 (en) 2013-11-21 2018-06-12 Nxp Usa, Inc. Optically-masked microelectronic packages and methods for the fabrication thereof
JP6502627B2 (ja) 2014-07-29 2019-04-17 太陽誘電株式会社 コイル部品及び電子機器
DE102015102535B4 (de) * 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
WO2017138121A1 (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 半導体装置
KR101837511B1 (ko) 2016-04-04 2018-03-14 주식회사 네패스 반도체 패키지 및 그 제조방법
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US11346920B2 (en) * 2017-08-18 2022-05-31 National Center For Advanced Packaging Co., Ltd Radar component package and method for manufacturing the same
CN110610916B (zh) * 2018-06-14 2021-12-24 通富微电子股份有限公司 封装结构
WO2021097756A1 (en) * 2019-11-21 2021-05-27 Texas Instruments Incorporated Packaged electronic device with low resistance backside contact
KR102517379B1 (ko) * 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법
KR20210120532A (ko) * 2020-03-27 2021-10-07 삼성전자주식회사 반도체 패키지
KR20210126310A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 씨드 구조체를 갖는 반도체 소자 및 그 형성 방법
US11527499B2 (en) * 2020-04-29 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out structures and methods for forming the same
US11908843B2 (en) * 2021-08-30 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, method of bonding workpieces and method of manufacturing semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180218983A1 (en) 2015-03-16 2018-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate Sawing-Induced Peeling Through Forming Trenches
US20180122694A1 (en) 2016-11-01 2018-05-03 Industrial Technology Research Institute Package structure and manufacturing method thereof
JP2020021932A (ja) 2018-07-31 2020-02-06 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． インターポーザを有する半導体パッケージ

Also Published As

Publication number Publication date
CN113270329A (zh) 2021-08-17
US11715645B2 (en) 2023-08-01
US11322368B2 (en) 2022-05-03
KR20210103791A (ko) 2021-08-24
US20220216068A1 (en) 2022-07-07
US20210257223A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
JP2019096873A (ja) パッケージ構造体及びパッケージ構造体の製造方法
US11735571B2 (en) Semiconductor package including a redistribution structure
US11715645B2 (en) Method for fabricating semiconductor package
US11195802B2 (en) Semiconductor package including shielding plate in redistribution structure, semiconductor package including conductive via in redistribution structure, and manufacturing method thereof
US20220102282A1 (en) Semiconductor package
US11545440B2 (en) Semiconductor package
US20230154836A1 (en) Semiconductor package
KR20210017524A (ko) 반도체 패키지 및 그의 제조 방법
US11955439B2 (en) Semiconductor package with redistribution structure and manufacturing method thereof
US11916002B2 (en) Semiconductor package
US20220285328A1 (en) Semiconductor package including redistribution substrate
KR20230003727A (ko) 반도체 패키지 및 그 제조 방법
CN111710672A (zh) 一种半导体封装件及其制备方法
CN112447529A (zh) 制造半导体封装件的方法
US20240006288A1 (en) Interconnection structure and semiconductor package including the same
US10950535B2 (en) Package structure and method of manufacturing the same
US20230067767A1 (en) Semiconductor package and method of manufacturing same
US20240021530A1 (en) Semiconductor package including connection layer
US20220375889A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR20230154588A (ko) 반도체 패키지
KR20240007848A (ko) 반도체 패키지 및 그 제조 방법
TW202403982A (zh) 半導體封裝
KR20230048196A (ko) 반도체 패키지 및 그 제조 방법
KR20240007840A (ko) 반도체 패키지 및 그 제조방법
KR20220155036A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant