JP5261255B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5261255B2
JP5261255B2 JP2009080212A JP2009080212A JP5261255B2 JP 5261255 B2 JP5261255 B2 JP 5261255B2 JP 2009080212 A JP2009080212 A JP 2009080212A JP 2009080212 A JP2009080212 A JP 2009080212A JP 5261255 B2 JP5261255 B2 JP 5261255B2
Authority
JP
Japan
Prior art keywords
resin
center position
chip
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009080212A
Other languages
English (en)
Other versions
JP2010232534A (ja
Inventor
賢治 坂田
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009080212A priority Critical patent/JP5261255B2/ja
Priority to US12/659,766 priority patent/US8207619B2/en
Publication of JP2010232534A publication Critical patent/JP2010232534A/ja
Priority to US13/485,729 priority patent/US8404517B2/en
Application granted granted Critical
Publication of JP5261255B2 publication Critical patent/JP5261255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体装置及びその製造方法に関する。
近年、高密度実装が可能な小面積、薄型の半導体パッケージ（以下、単にパッケージ）として、半導体チップ（以下、単にチップ）とプリント配線基板（以下、単に基板）との電気的接続にフリップチップ実装方式を採用したパッケージの需要が高まっている。
図２５及び図２６はフリップチップ実装方式を採用した一般的な半導体装置を示す図であり、このうち図２５は断面図、図２６は平面図である。
フリップチップ実装方式とは、図２５に示すように、チップ１０１の表面（回路面）に形成された電極パッド（図示略）と基板１０２の配線（図示略）上に形成された電極パッド（図示略）とを、はんだ、金、銅等により形成されたバンプ１０３を介して相互に接合することにより、チップ１０１と基板１０２とを相互に接続する方式である。
バンプ１０３がある程度の高さ（１０μｍ〜１５０μｍ程度）を持つ為、通常は、実装されたチップ１０１と基板１０２との間には間隙が生じる。この間隙には、アンダーフィル樹脂１０４を充填することが一般的である。アンダーフィル樹脂１０４の充填は、バンプ１０３を介して接合されている接合部とチップ１０１の表面とを保護する目的と、パッケージの実装時等に施される高温の処理によりバンプ１０３が溶融してバンプ１０３どうしがショートしてしまうことを防止する目的で行われる。
アンダーフィル樹脂１０４をチップ１０１と基板１０２との間の間隙へ充填する処理は、多くの場合、チップ１０１が基板１０２に接続された後で行われる。この処理は、一般的に、ニードル等を用いて、チップ１０１の近傍からアンダーフィル樹脂１０４を滴下し、毛管現象によりチップ１０１と基板１０２との間にアンダーフィル樹脂１０４を浸透させる（注入する）ようにして行う。
アンダーフィル樹脂１０４の充填は、殆どの場合、チップ１０１の近傍の一点から注入するか、或いはチップ１０１の４辺（チップ１０１の平面形状の外周を構成する４辺）から任意に選択した１つの辺に沿ってニードルを移動させながら注入することにより行われる。
ここで、チップ１０１、基板１０２及びバンプ１０３からなる部分をフリップチップ実装体と称することとする。フリップチップ実装体には、アンダーフィル樹脂１０４を注入する工程の前工程であるフリップチップ実装工程において、既に反りが生じている。この反りは、基板１０２が下、チップ１０１が上とすると、チップ１０１の中心位置１０７を中心として左右対称で上に凸の反りとなっている。この反りは、例えばバンプ１０３が鉛フリーはんだの場合、２５０℃以上の高温でバンプ１０３を溶融してチップ１０１を基板１０２に接続した後で室温まで冷却する間に、基板１０２とチップ１０１との熱膨張係数の差により発生する。基板１０２の熱膨張係数は、チップ１０１の熱膨張係数の５倍から１０倍である。なお、バンプ１０３が鉛フリーはんだの場合、アンダーフィル樹脂１０４が反りに与える影響は限定的であるため、フリップチップ実装体の反りの大部分は、前工程であるフリップチップ実装工程での反りが引き継がれていると考えて良い。
基板１０２が薄いなどの理由で反りが大きい場合、フリップチップ実装体の反りの矯正を目的として、アンダーフィル樹脂１０４の硬化後にフリップチップ実装体を樹脂封止してパッケージとして使用する場合がある。すなわち、アンダーフィル樹脂１０４の硬化後に存在する凸反りを矯正するために、例えば、図２５及び図２６に示すように、フリップチップ実装体の上部を覆うように収縮応力の大きい封止樹脂１０６で封止することにより、パッケージ全体での反りを緩和させる。
一般的なパッケージでは、図２５及び図２６に示すように、基板１０２の中心位置１０８（パッケージの中心でもあり、フリップチップ実装体の中心でもある）と、チップ１０１の中心位置１０７と、封止樹脂１０６の中心位置１０９と、が相互に一致する構造となっている。
なお、図２６は個々のパッケージを個片化する前の段階を示している。図２６に示すダイシングライン１１５に沿って基板１０２及び封止樹脂１０６を切断することにより、個々のパッケージを個片化し、図２５に示す半導体装置を得ることができる。
図２５及び図２６に示すのと同様に、フリップチップ実装方式を採用した半導体装置は、例えば、特許文献１に開示されている。
特許文献２には、第１基板上にフリップチップ実装され、アンダーフィル樹脂が充填されたチップの上に、該チップの中心に対して対称に樹脂と第２基板とを配置することにより、チップの上下で熱応力、特に樹脂の硬化収縮のバランスを取り、構造体全体での反りを相殺する構造が開示されている。
特開２００８−１６６３７３号公報 特開平１１−０１７０７０号公報
ところで、チップ１０１の周囲に形成されるアンダーフィル樹脂１０４のはみ出し部は、フィレット１０５と呼ばれる。フィレット１０５の形状は、アンダーフィル樹脂１０４の注入方法に依存した形状となる。一般的に、フィレット１０５は１つのチップ１０１の周囲のなかでもアンダーフィル樹脂１０４の注入を行った箇所で相対的に大きくなり、それ以外の箇所では相対的に小さくなる。このため、一般的には、アンダーフィル樹脂１０４の全体（フィレット外周）の位置は、チップ１０１の中心位置１０７に対して非対称となる。
フィレット１０５の形状の具体例について図２７及び図２８を用いて説明する。図２７はアンダーフィル樹脂１０４を一点から注入した場合のフィレット１０５の形状を、図２８はアンダーフィル樹脂１０４の注入をチップ１０１の１つの辺に沿ってニードルを移動させながら行った場合のフィレット１０５の形状を、それぞれ示す。図２７、図２８の何れにおいても、（ａ）は断面図、（ｂ）は平面図である。
図２７に示すように、アンダーフィル樹脂１０４を注入するニードルの位置を一点（図２７（ｂ）のニードル位置１１１）に固定してアンダーフィル樹脂１０４を注入した場合、フィレット１０５においてニードル位置１１１を中心とする部分は、相対的に寸法が大きい大寸法部１０５ａとなる。また、フィレット１０５において、ニードル位置１１１及びその周囲以外の部分は、大寸法部１０５ａよりも小さい小寸法部１０５ｂとなる。また、図２８に示すように、ニードル位置１１１をチップ１０１の一辺１１２に沿って移動させながらアンダーフィル樹脂１０４を注入した場合には、フィレット１０５においてその一辺１１２に沿う部分が大寸法部１０５ａとなり、その他の部分が小寸法部１０５ｂとなる。
このようにアンダーフィル樹脂１０４のフィレット１０５がチップ１０１の中心位置１０７に対して非対称に形成されていると、パッケージにおける封止樹脂１０６の量の分布もフィレット１０５の形状に依存して非対称となる。この結果、封止樹脂１０６による反り矯正効果も、非対称となる。つまり、フィレット１０５が大きい箇所（大寸法部１０５ａ）では封止樹脂１０６の量が相対的に少なくなるために十分な反り矯正効果が得られず、逆にフィレット１０５が小さい場所（小寸法部１０５ｂ）では封止樹脂１０６の量が相対的に多くなるために反り矯正効果が過剰になってしまう場合がある。
一般的なパッケージでは、基板１０２の中心位置１０８と、チップ１０１の中心位置１０７と、封止樹脂の中心位置１０９と、が相互に一致している。この場合において、アンダーフィル樹脂１０４のフィレット１０５がチップ１０１の中心位置１０７に対して非対称に形成されていると、パッケージ全体で見ると、樹脂封止後における反り矯正効果のバランスが崩れてしまう。このため、結果として、例えば、図２９（ａ）に示すように、半導体装置（パッケージ）が非対称な反り形状を呈することがある。なお、図２９（ａ）は、樹脂封止後に常温となったパッケージの反り形状を誇張して示す図である。
フリップチップ実装体の反りに対しては、封止樹脂１０６の収縮力が支配的に影響を与える。このため、主として、パッケージにおける部分ごとの、封止樹脂１０６による反り矯正効果の大きさに起因して、パッケージの反り形状が非対称となる。
ただし、アンダーフィル樹脂１０４が熱硬化性である場合、その硬化は常温よりも高い温度（例えば８０℃〜２００℃程度）で行われる。このため、アンダーフィル樹脂１０４が硬化後に常温へ戻るとアンダーフィル樹脂１０４と基板１０２との間に熱膨張係数及び弾性率の差により熱応力が発生し、それとともに、フリップチップ実装時の熱応力により元々反っていたフリップチップ実装体の反りの状態が若干変化する。その変化は、チップ１０１の周囲に形成されたフィレット１０５の形状による影響を僅かながらも受ける。ここで、基板１０２が下、チップ１０１が上であるとすると、アンダーフィル樹脂１０４の硬化前はチップ１０１を中心として対称、且つ、上に凸な反りになっている。しかし、チップ１０１の中心位置１０７と基板１０２の中心位置１０８とが一致している場合に、フィレット１０５の形状、特にフィレット１０５の大きさがチップ１０１の周囲における部分に応じて異なった状態でアンダーフィル樹脂１０４が硬化すると、硬化後の基板１０２の反りは、フリップチップ実装体の中心（基板１０２の中心位置１０８）に対して厳密には非対称となる。つまり、アンダーフィル樹脂１０４のフィレット１０５の形状がフリップチップ実装体の反りへ与える影響は限定的であるとは言え、厳密には、アンダーフィル樹脂１０４によって生じる熱応力によっても、フリップチップ実装体の反り、ひいては半導体装置全体の反りが非対称となってしまう。更に、このようにフリップチップ実装体、ひいては半導体装置全体の反りが非対称となることにより、フリップチップ実装体、ひいては半導体装置の片側における反りの量も大きくなってしまう。
ここで、封止樹脂１０６、アンダーフィル樹脂１０４、基板１０２、及びチップ１０１の各々の具体的な物性値の例について説明する。封止樹脂１０６は、例えば、Ｔｇ（ガラス転移温度）が１２０〜１３０℃、α１（Ｔｇ未満における線膨張係数）が３０〜４０ｐｐｍ／℃、α２（Ｔｇ以上における線膨張係数）が８０〜１２０ｐｐｍ／℃である。アンダーフィル樹脂１０４は、例えば、Ｔｇが１３５〜１４５℃、α１が２０〜３０ｐｐｍ／℃、α２が８０〜１００ｐｐｍ／℃である。基板１０２は、例えば、Ｔｇが１６０〜１９０℃、α１が１５〜３０ｐｐｍ／℃、α２が１０〜３５ｐｐｍ／℃である。チップ１０１は、例えば、α（線膨張係数）が３〜５ｐｐｍ／℃である。一般的に封止樹脂１０６の熱膨張係数（具体的には例えば線膨張係数）がアンダーフィル樹脂１０４の熱膨張係数よりも大きい場合、パッケージの反りの縮小効果（反り矯正効果）は封止樹脂１０６に左右されることになる（封止樹脂１０６の収縮力がパッケージの反り形状に対して支配的となる）。また、封止樹脂１０６のＴｇがアンダーフィル樹脂１０４のＴｇよりも低い場合も、パッケージの反りの縮小効果（反り矯正効果）は封止樹脂１０６に左右されることになる（封止樹脂１０６の収縮力がパッケージの反り形状に対して支配的となる）。すなわち、封止樹脂１０６のＴｇが低くなるほど、封止樹脂１０６の熱膨張係数（具体的には例えば線膨張係数）がアンダーフィル樹脂１０４の熱膨張係数よりも大きくなる温度領域（温度範囲）が広がるという意味において、封止樹脂１０６の収縮力がパッケージの反り形状に対してより一層支配的となる。
また、このような物性値から、図２５及び図２６に示すように、チップ１０１、基板１０２及び封止樹脂１０６の中心位置１０７，１０８，１０９が一致している場合には、常温時の反りが対称とならない（図２９（ａ））ということの他に、温度応答（温度変化に対する反りの応答）に対してもパッケージの反りが非対称な挙動を示す可能性があることが分かる。
半導体装置を実装基板へ搭載し、リフローする時の温度での反りの温度応答が非対称である場合には、半導体装置の実装性に悪影響を及ぼす可能性がある。すなわち、半導体装置のＢＧＡボール１１０（図２５）を溶融（リフロー）させて半導体装置を最終製品の実装基板（マザー基板：図示略）に実装する際には、パッケージはアンダーフィル樹脂１０４及び封止樹脂１０６の硬化温度よりも高い温度（例えば、２３０℃〜２６０℃）となるため、パッケージ内部の熱応力バランスが崩れ、パッケージの反りが非対称な挙動を示す。
図２９（ｂ）は、実装のリフロー時（はんだ溶融温度：上述のように、例えば、２３０℃〜２６０℃）におけるパッケージの反り挙動を誇張して示す図である。なお、図２９に示すように、常温時（図２９（ａ））とはんだ溶融温度時（図２９（ｂ））とでは、パッケージの反りの方向が逆転する。これは、基板１０２とチップ１０１とで線膨張係数が異なるためである。パッケージの反りは、基板１０２にチップ１０１をフリップチップ実装する温度ではほぼゼロになる。しかし、基板１０２の方がチップ１０１よりも線膨張係数が大きいため、フリップチップ実装温度以下の温度では、基板１０２の方がチップ１０１よりも収縮量が大きくなるので半導体装置全体では上に凸の反りになる。逆に、フリップチップ実装温度より高温、すなわち、はんだ融点より高温となる実装リフロー時には、基板１０２の膨張量がチップ１０１のそれよりも大きくなるので半導体装置全体では下に凸の反りとなる。
パッケージが常温の際に非対称な反り形状であると、実装時のフラックスの転写性に影響がある。また、実装基板へ実装する際のリフロー時に非対称な反りとなると、ＢＧＡボール１１０の実装基板への接合性、ないしは実装後の接続信頼性に影響が出てくる。このように、パッケージの反り特性が非対称となると、実装性のマージン低下や実装歩留の低下、並びに実装信頼性の低下が起きてしまう。特に、最近の４００μm未満といった薄い基板を使用したパッケージにおいては、このような反りの非対称化による弊害が顕在化している。
このように、アンダーフィル樹脂のフィレットの幅が非対称となることによりチップの中心に対してアンダーフィル樹脂の中心がずれている場合に、半導体装置の反りを抑制することは困難だった。
本発明は、配線基板と、一方の面が、前記配線基板の一方の面に対向するように、前記配線基板に搭載されている半導体チップと、前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙に充填され、前記間隙から一部分がはみ出している第１樹脂と、を備え、前記第１樹脂の中心位置と、前記半導体チップの中心位置とは、前記配線基板の前記一方の面に沿う方向において相互にずれており、前記半導体チップの中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向とは逆方向にずれていることを特徴とする半導体装置を提供する。
この半導体装置によれば、第１樹脂の中心位置と半導体チップの中心位置とが配線基板の一方の面に沿う方向において相互にずれている場合において、半導体チップの中心位置を、配線基板の中心位置に対して、半導体チップの中心位置に対する第１樹脂の中心位置のずれ方向とは逆方向にずらした構成とすることにより、半導体装置の全体での反りの対称性を改善することができる。その結果、半導体装置の反りを抑制することができる。つまり、反りが非対称であれば片側が大きく反った形となるのに対し、反りが対称化されることにより、その反りが大きい側の反り量を小さくできる。よって、半導体装置の実装性及び実装信頼性を向上することができる。
また、本発明は、配線基板と、一方の面が、前記配線基板の一方の面に対向するように、前記配線基板に搭載されている半導体チップと、前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙に充填され、前記間隙から一部分がはみ出している第１樹脂と、前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように、前記配線基板の前記一方の面に形成されている第２樹脂と、を備え、前記第１樹脂の中心位置と、前記半導体チップの中心位置とは、前記配線基板の前記一方の面に沿う方向において相互にずれており、前記第２樹脂の中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向と同方向にずれていることを特徴とする半導体装置を提供する。
この半導体装置によれば、第１樹脂の中心位置と半導体チップの中心位置とが配線基板の一方の面に沿う方向において相互にずれている場合において、第２樹脂の中心位置を、配線基板の中心位置に対して、半導体チップの中心位置に対する第１樹脂の中心位置のずれ方向と同方向にずらした構成とすることにより、半導体装置の全体での反りの対称性を改善することができる。その結果、半導体装置の反りを抑制することができる。つまり、反りが非対称であれば片側が大きく反った形となるのに対し、反りが対称化されることにより、その反りが大きい側の反り量を小さくできる。よって、半導体装置の実装性及び実装信頼性を向上することができる。
また、本発明は、半導体チップの一方の面が、配線基板の一方の面に対向するように、前記配線基板に前記半導体チップを搭載する第１工程と、前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂を充填する第２工程と、を備え、前記第２工程では、前記半導体チップの何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって、前記間隙へ前記第１樹脂を注入し、前記第１工程では、前記第２工程において前記第１樹脂注入ノズルにより前記第１樹脂の注入が行われる前記半導体チップの１つ又は２つの辺が、当該辺の最も近くに位置する半導体装置端部から遠ざかる方向に、前記半導体チップの中心位置を前記配線基板の中心位置に対してずらすことを特徴とする半導体装置の製造方法を提供する。
また、本発明は、半導体チップの一方の面が、配線基板の一方の面に対向するように、前記配線基板に前記半導体チップを搭載する第１工程と、前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂を充填する第２工程と、前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように、前記配線基板の前記一方の面に第２樹脂を形成する第３工程と、を備え、前記第２工程では、前記半導体チップの何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって、前記間隙へ前記第１樹脂を注入し、前記第３工程では、前記第２工程において前記第１樹脂注入ノズルにより前記第１樹脂の注入が行われる前記半導体チップの１つ又は２つの辺の方向に、前記第２樹脂の中心位置を前記配線基板の中心位置に対してずらすことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、第１樹脂の中心位置と半導体チップの中心位置とが配線基板の一方の面に沿う方向において相互にずれている場合において、半導体装置の反りを抑制することができる。
第１及び第２の実施形態に係る半導体装置に共通の断面図である。 図１の要部拡大図である。 第１の実施形態に係る半導体装置の平面図である。 第１の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 図３の要部拡大図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程フローを示す平面図である。 第２の実施形態に係る半導体装置の平面図である。 第２の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 図７の要部拡大図である。 第３及び第４の実施形態に係る半導体装置に共通の断面図である。 図１０の要部拡大図である。 第３の実施形態に係る半導体装置の平面図である。 第３の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 図１２の要部拡大図である。 第４の実施形態に係る半導体装置の平面図である。 第４の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 図１５の要部拡大図である。 第５及び第６の実施形態に係る半導体装置の断面図である。 第５の実施形態に係る半導体装置の平面図である。 第５の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 第６の実施形態に係る半導体装置の平面図である。 第６の実施形態に係る半導体装置のアンダーフィル樹脂を形成する際のアンダーフィル樹脂注入ノズルの動作を示す平面図である。 第７の実施形態に係る半導体装置の断面図である。 図２３の要部拡大図である。 一般的な半導体装置の断面図である。 図２５の半導体装置の平面図である。 フリップチップ実装体に対し、チップの近傍の一点からアンダーフィル樹脂を注入した場合のフィレットの形状を示す図である。 フリップチップ実装体に対し、チップの１つの辺に沿ってアンダーフィル樹脂を注入した場合のフィレットの形状を示す図である。 半導体装置の反りを示す図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置１０の断面図、図２は図１の要部拡大図、図３及び図４は第１の実施形態に係る半導体装置１０の平面図である。このうち図４は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。また、図５は図３の要部拡大図である。なお、図３及び図４は個々の半導体装置（パッケージ）１０を個片化する前の状態を示す。また、図６は第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程フローを示す平面図である。
本実施形態に係る半導体装置１０は、配線基板２と、一方の面が、配線基板２の一方の面に対向するように、配線基板２に搭載されている半導体チップ１と、配線基板２の一方の面と半導体チップ１の一方の面との間隙に充填され、該間隙から一部分がはみ出している第１樹脂（アンダーフィル樹脂４）と、を備え、第１樹脂（アンダーフィル樹脂４）の中心位置１１と、半導体チップ１の中心位置１２とは、配線基板２の一方の面に沿う方向において相互にずれており、半導体チップ１の中心位置１２は、配線基板２の中心位置１３に対して、半導体チップ１の中心位置１２に対する第１樹脂（アンダーフィル樹脂４）の中心位置１１のずれ方向（矢印Ａ方向）とは逆方向（矢印Ｂ方向）にずれている。また、本実施形態に係る半導体装置１０は、配線基板２と、一方の面が、配線基板２の一方の面に対向するように、配線基板２に搭載されている半導体チップ１と、配線基板２の一方の面と半導体チップ１の一方の面との間隙に充填され、該間隙から一部分がはみ出している第１樹脂（アンダーフィル樹脂４）と、を備え、半導体チップ１と、第１樹脂（アンダーフィル樹脂４）において前記間隙からはみ出ている部分（フィレット５）と、を覆うように、配線基板２の一方の面に形成されている第２樹脂（封止樹脂６）と、を備え、第１樹脂（アンダーフィル樹脂４）の中心位置１１と、半導体チップ１の中心位置１２とは、配線基板２の一方の面に沿う方向において相互にずれており、第２樹脂（封止樹脂６）の中心位置１４は、配線基板２の中心位置１３に対して、半導体チップ１の中心位置１２に対する第１樹脂（アンダーフィル樹脂４）の中心位置１１のずれ方向（矢印Ａ方向）と同方向（矢印Ａ方向）にずれている。また、本実施形態に係る半導体装置の製造方法では、半導体チップ１の一方の面が、配線基板２の一方の面に対向するように、配線基板２に半導体チップ１を搭載する第１工程と、配線基板２の一方の面と半導体チップ１の一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂（アンダーフィル樹脂４）を充填する第２工程と、を備え、第２工程では、半導体チップ１の何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル：図示略）を移動させながら、該第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル）によって、前記間隙へ第１樹脂（アンダーフィル樹脂４）を注入し、第１工程では、第２工程において第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル）により第１樹脂（アンダーフィル樹脂４）の注入が行われる半導体チップ１の１つ又は２つの辺が、当該辺の最も近くに位置する半導体装置端部から遠ざかる方向に、半導体チップ１の中心位置１２を配線基板２の中心位置１３に対してずらす。また、本実施形態に係る半導体装置の製造方法では、半導体チップ１の一方の面が、配線基板２の一方の面に対向するように、配線基板２に半導体チップ１を搭載する第１工程と、配線基板２の一方の面と半導体チップ１の一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂（アンダーフィル樹脂４）を充填する第２工程と、半導体チップ１と、第１樹脂（アンダーフィル樹脂４）において間隙からはみ出ている部分と、を覆うように、配線基板２の一方の面に第２樹脂（封止樹脂６）を形成する第３工程と、を備え、第２工程では、半導体チップ１の何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル：図示略）を移動させながら、該第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル）によって、前記間隙へ第１樹脂（アンダーフィル樹脂４）を注入し、第３工程では、第２工程において第１樹脂注入ノズル（アンダーフィル樹脂注入ノズル）により第１樹脂（アンダーフィル樹脂４）の注入が行われる半導体チップ１の１つ又は２つの辺の方向に、第２樹脂（封止樹脂６）の中心位置１４を配線基板２の中心位置１３に対してずらす。以下、詳細に説明する。
先ず、半導体装置１０の構成を説明する。
本実施形態の場合、半導体装置１０は、例えば、樹脂封止されたＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージである。
図１、図３及び図４に示すように、本実施形態に係る半導体装置１０は、例えば、配線基板（以下、単に基板）２と、半導体チップ（以下、単にチップ）１と、アンダーフィル樹脂４と、封止樹脂６と、バンプ３と、ＰｏＰランド７と、ＢＧＡボール８と、を備える。
基板２の一方の面には、１つのチップ１がフリップチップ実装方式で実装されている。すなわち、チップ１の表面（回路面）には図示しない電極パッドが形成されている。基板２は配線層と絶縁層とが逐次積層されることにより形成されており（図示略）、基板２の表面（図１の基板２の上側表面）にはチップ１との接続用の電極パッド（図示略）が形成されている。そして、チップ１の電極パッドと基板２の電極パッドとがバンプ３を介して相互に接合されることにより、チップ１の一方の面が基板２の一方の面に対向するように、基板２にチップ１が搭載されている。なお、バンプ３は、例えば、はんだ、金、銅等により構成されている。また、基板２の厚さは特に限定しないが、一例としては、例えば、４００μｍ未満とすることができる。
チップ１は、平面視矩形状（正方形又は長方形）に形成されている。
アンダーフィル樹脂４は、例えば、熱硬化性樹脂からなる。アンダーフィル樹脂４は、基板２の一方の面とチップ１の一方の面との間隙に充填されている。アンダーフィル樹脂４の一部分は、平面視において基板２とチップ１との間隙からはみ出している。このはみ出した部分は、フィレット５である。
封止樹脂６は、例えば、チップ１とフィレット５とを覆うように、基板２上に形成されている。
ここで、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ：パッケージ・オン・パッケージ）とは、２つ以上のパッケージを積層（スタック）して相互に接続することにより構成したパッケージ構造である。ＰｏＰランド７は、ＰｏＰ用のランド（端子）であり、下パッケージのＢＧＡボール８と反対側（図では上側）の面に形成された上パッケージ（図示略）との接続に用いられる。このＰｏＰランド７は、封止樹脂６の形成領域の周囲において、基板２上に形成されている。
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）ボール８は、基板２のチップ１の実装面と反対側の面に形成された電極パッド（図示略）上に接合されている。
ここで、図４に示す動線１８は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の先端部位置１７の動線である。アンダーフィル樹脂注入ノズルは、例えばニードル等からなる。本実施形態は、図４に示すように、チップ１の１つの辺（例えば、図４の下辺）に沿ってアンダーフィル樹脂注入ノズルを移動させながらアンダーフィル樹脂４を基板２とチップ１との間隙に充填（注入）した例である。
このため、フィレット５は、チップ１の１つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さくなっている。すなわち、フィレット５において、例えば、チップ１における図１の左辺（図３及び図４の下辺）に沿う部分は、基板２とチップ１との間隙からのはみ出し幅Ｗ１が相対的に大きい大寸法部５ａであり、その他の辺（図１の右、手前及び奥の辺、図３及び図４の上、左及び右の辺）に沿う部分は、基板２とチップ１との間隙からのはみ出し幅Ｗ２が相対的に小さい小寸法部５ｂである。
このように、フィレット５は、基板２の一方の面に沿う方向におけるチップ１の中心位置１２を基準として、非対称（図１では左右非対称、図３及び図４では上下非対称）となっている。つまり、基板２の一方の面に沿う方向におけるフィレット５の中心位置１１は、図１及び図２ではチップ１の中心位置１２の左方向（矢印Ａ方向）にずれており、図３乃至図５では該中心位置１２の下方向（矢印Ａ方向）にずれている。このように、フィレット５の形状の非対称は、チップ１の周囲におけるアンダーフィル樹脂注入辺（例えば、図３及び図４の下辺）のフィレット５（大寸法部５ａ）の幅が、その他の辺のフィレット５（小寸法部５ｂ）の幅よりも大きくなるために生じる。
ここで、チップ１、基板２及びバンプ３からなる部分を、フリップチップ実装体と称する。基板２の一方の面に沿う方向における基板２の中心位置１３は、フリップチップ実装体の中心位置でもあり、半導体装置（半導体パッケージ）１０の中心位置でもある。
本実施形態の場合、例えば、基板２の一方の面に沿う方向におけるチップ１の中心位置１２と、基板２の中心位置１３と、のずれ量Ｓ１は、０よりも大きく、且つ、中心位置１２は中心位置１３に対して図１及び図２の右方向（図３乃至図５の上方向）にずれている。上述したように、アンダーフィル樹脂注入辺のフィレット５の幅Ｗ１は他辺のフィレット５の幅Ｗ２よりも大きくなる。このため、チップ１の中心位置１２を基板２の中心位置１３に対してずらす方向は、チップ１のアンダーフィル樹脂注入辺が半導体装置１０の端（縁辺）から遠ざかる方向に設定する。すなわち、アンダーフィル注入ノズルによりアンダーフィル樹脂４の注入が行われるチップ１の１つの辺（アンダーフィル樹脂注入辺）が、当該辺の最も近くに位置する半導体装置端部（縁辺）から遠ざかる方向に、チップ１の中心位置１２を配線基板２の中心位置１３に対してずらす。換言すれば、チップ１の中心位置１２は、基板２の中心位置１３に対して、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図１乃至図５の矢印Ａ方向）とは逆方向（図１乃至図５の矢印Ｂ方向）にずれている。つまり、チップ１の中心位置１２は基板２の中心位置１３に対してフィレット５の小寸法部５ｂ側へずれている。更に別の表現をすれば、チップ１の中心位置１２は、基板２の中心位置１３に対して、アンダーフィル樹脂注入辺に対して対向する辺の方向にずれている。
また、本実施形態の場合、例えば、基板２の一方の面に沿う方向における封止樹脂６の中心位置１４と、基板２の中心位置１３と、のずれ量Ｓ２は、０よりも大きく、且つ、中心位置１４は中心位置１３に対して図１及び図２の左方向（図３乃至図５の下方向）にずれている。換言すれば、封止樹脂６の中心位置１４は、基板２の中心位置１３に対して、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図１乃至図５の矢印Ａ方向）と同方向（図１乃至図５の矢印Ａ方向）にずれている。すなわち、アンダーフィル注入ノズルによりアンダーフィル樹脂４の注入が行われるチップ１の１つの辺（アンダーフィル樹脂注入辺）の方向に、封止樹脂６の中心位置１４を配線基板２の中心位置１３に対してずらす。つまり、封止樹脂６の中心位置１４は基板２の中心位置１３に対してフィレット５の大寸法部５ａ側へずれている。更に別の表現をすれば、封止樹脂６の中心位置１４は、基板２の中心位置１３に対して、アンダーフィル樹脂注入辺の方向にずれている。
このように、本実施形態の場合、例えば、ずれ量Ｓ１＞０であるとともに、ずれ量Ｓ２＞０である。ただし、ずれ量Ｓ１とずれ量Ｓ２のうちの何れか一方のみを０よりも大きくしても良い。
次に、図６を参照して、本実施形態に係る半導体装置の製造方法を説明する。
なお、図６に示す半導体装置の製造方法の一連の工程フローは、第１の実施形態以外の各実施形態でも同様であるため、第１の実施形態以外の各実施形態では半導体装置の製造方法の一部又は全部を省略する。
先ず、図６（ａ）に示すように、基板２上にバンプ３及びＰｏＰランド７を形成する。このうちバンプ３は、基板２上に予め形成されているフリップチップ実装用電極パッド（図示略）上にそれぞれ形成する。
次に、図６（ｂ）に示すように、チップ１を基板２上にフリップチップ実装する。この実装は、基板２の中心位置１３に対してチップ１の中心位置１２がずれるように行う（具体的には、例えば、図１及び図２の右方向、図３乃至図５の上方向にずれるように行う）。なお、このように基板２の中心位置１３に対してチップ１の中心位置１２がずれるように、基板２のフリップチップ実装用電極パッド（図示略）を予め配置及び設計しておくことにより、基板２の中心位置１３に対してチップ１の中心位置１２がずれるような実装を行うことができる。
このようなチップ１の実装は、通常は２３０℃以上の高温で行われる。このため、チップ１の熱膨張係数と基板２の熱膨張係数の違いから、実装後に常温に戻った際にはフリップチップ実装体は、チップ１が上で基板２が下であるとすると、上に凸の反りとなる。この反りは、例えばバンプ３が鉛フリーはんだの場合、２５０℃以上の高温でバンプ３を溶融してチップ１を基板２に接続した後で室温まで冷却する間に、基板２とチップ１との熱膨張係数の差により発生する。基板２の熱膨張係数は、例えば、チップ１の熱膨張係数の５倍から１０倍である。なお、バンプ３が鉛フリーはんだの場合、アンダーフィル樹脂４が反りに与える影響は限定的であるため、フリップチップ実装体の反りの大部分は、前工程であるフリップチップ実装工程での反りが引き継がれていると考えて良い。
フリップチップ実装後、ニードル等からなるアンダーフィル樹脂注入ノズル（図示略）を用いてアンダーフィル樹脂４を注入する。本実施形態の場合、図４及び図６（ｃ）に動線１８を示すように、チップ１の１つの辺（具体的には、例えば、図１の左辺、図６（ｃ）及び図３の下辺）に沿って直線状（Ｉ字状）にアンダーフィル樹脂注入ノズルを移動させながら、アンダーフィル樹脂注入ノズルによりアンダーフィル樹脂４を配線基板２と半導体チップ１との間隙に充填する。
図６（ｄ）はアンダーフィル樹脂注入後の様子を示す。図６（ｄ）に示すように、チップ１の周囲にはアンダーフィル樹脂４のフィレット５が形成されている。アンダーフィル樹脂４のフィレット５の幅は、チップ１の周囲のうち注入を行った辺（具体的には、例えば、図１の左辺、図３、図４及び図６（ｄ）の下辺）に沿う部分ではその他の辺（例えば、図１の右、手前及び奥の辺、図３、図４及び図６（ｄ）の左右及び上の辺）に沿う部分よりも大きくなっている。すなわち、アンダーフィル樹脂４のフィレット５は、チップ１の周囲のうち注入を行った辺に沿う部分では相対的に大きい大寸法部５ａとなり、その他の辺に沿う部分では相対的に小さい小寸法部５ｂとなる。つまり、その他の辺では、毛管現象によりチップ１と基板２との間にアンダーフィル樹脂４を浸透させる（注入する）ため、チップ１の周囲を濡らす程度の小さなフィレット形状となる。
ここで、チップ１の実装の際に基板２の中心位置１３に対してチップ１の中心位置１２をずらす方向（図１乃至図５、図６（ｂ）の矢印Ｂ方向）は、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図１乃至図５の矢印Ａ方向）とは逆方向である。換言すれば、チップ１の中心位置１２から見てアンダーフィル樹脂４の注入を行う辺とは反対方向に向けて、基板２の中心位置１３に対してチップ１の中心位置１２をずらす。
アンダーフィル樹脂４の注入（充填）が完了すると、フリップチップ実装体を加熱することによりアンダーフィル樹脂４を硬化させる。アンダーフィル樹脂４の硬化に伴い、フリップチップ実装体の反りの状態は多少変化するが、基本的に上に凸反りとなっていることは変わらない。
アンダーフィル樹脂４の硬化が完了すると、図６（ｅ）に示すように、封止樹脂６によるフリップチップ実装体の封止を行う。通常は、基板２の表面側、すなわちチップ１が実装されている側に対してのみ封止樹脂６を形成する。
ここで、封止樹脂６、アンダーフィル樹脂４、基板２、及びチップ１の各々の具体的な物性値の例について説明する。封止樹脂６は、例えば、Ｔｇ（ガラス転移温度）が１２０〜１３０℃、α１（Ｔｇ未満における線膨張係数）が３０〜４０ｐｐｍ／℃、α２（Ｔｇ以上における線膨張係数）が８０〜１２０ｐｐｍ／℃である。アンダーフィル樹脂４は、例えば、Ｔｇが１３５〜１４５℃、α１が２０〜３０ｐｐｍ／℃、α２が８０〜１００ｐｐｍ／℃である。基板２は、例えば、Ｔｇが１６０〜１９０℃、α１が１５〜３０ｐｐｍ／℃、α２が１０〜３５ｐｐｍ／℃である。チップ１は、例えば、α（線膨張係数）が３〜５ｐｐｍ／℃である。一般的に封止樹脂６の熱膨張係数（具体的には例えば線膨張係数）がアンダーフィル樹脂４の熱膨張係数よりも大きい場合、パッケージの反りの縮小効果（反り矯正効果）は封止樹脂６に左右されることになる（封止樹脂６の収縮力がパッケージの反り形状に対して支配的となる）。また、封止樹脂６のＴｇがアンダーフィル樹脂４のＴｇよりも低い場合も、パッケージの反りの縮小効果（反り矯正効果）は封止樹脂６に左右されることになる（封止樹脂６の収縮力がパッケージの反り形状に対して支配的となる）。すなわち、封止樹脂６のＴｇが低くなるほど、封止樹脂６の熱膨張係数（具体的には例えば線膨張係数）がアンダーフィル樹脂４の熱膨張係数よりも大きくなる温度領域（温度範囲）が広がるという意味において、封止樹脂６の収縮力がパッケージの反り形状に対してより一層支配的となる。
本実施形態では、例えば、封止樹脂６の熱膨張係数がアンダーフィル樹脂４の熱膨張係数よりも大きく、且つ、封止樹脂６のＴｇがアンダーフィル樹脂４のＴｇよりも小さい。つまり、本実施形態は、封止樹脂６が反りに対して支配的である場合を想定している。
本実施形態の場合、封止樹脂６による封止は、各半導体装置１０毎に個別に行う。すなわち、本実施形態に係る半導体装置１０は個片封止タイプである。
封止樹脂６による封止は、その中心位置１４が基板２の中心位置１３に対してずれるように行う（具体的には、例えば、図１及び図２の左方向、図３乃至図５の下方向にずれるように行う）。ここで、基板２の中心位置１３に対して封止樹脂６の中心位置１４をずらす方向（図１乃至図５の矢印Ａ方向）は、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図１乃至図５の矢印Ａ方向）と同じ方向である。換言すれば、チップ１の中心位置１２から見てアンダーフィル樹脂４の注入を行う辺と同じ方向に向けて、基板２の中心位置１３に対して封止樹脂６の中心位置１４がずれるように封止する。
なお、基板２の中心位置１３からのチップ１の中心位置１２のずれ量Ｓ１、並びに、基板２の中心位置１３からの封止樹脂６の中心位置１４のずれ量Ｓ２は、チップ１、基板２、アンダーフィル樹脂４及び封止樹脂６の物性及び寸法にもよるが、アンダーフィル樹脂４を注入及び硬化させたフリップチップ実装体を液状樹脂で封止（オーバーモールド）する場合、次の様に設定する。すなわち、ずれ量Ｓ１は、例えば、チップ１と基板２との間隙からのアンダーフィル樹脂４のはみ出し幅の最大値（はみ出し幅Ｗ１）よりも小さいことが好ましい。更に、ずれ量Ｓ１は、例えば、チップ１と基板２との間隙からのアンダーフィル樹脂４のはみ出し幅の最大値（はみ出し幅Ｗ１）の１００分の１以上とすることが好ましい。また、ずれ量Ｓ２は、チップ１と基板２との間隙からのアンダーフィル樹脂４のはみ出し幅の最大値（はみ出し幅Ｗ１）よりも小さいことが好ましい。
また、封止樹脂６の形成後、基板２にＢＧＡボール８を形成する。更に、図３、図４及び図６（ｅ）に示すダイシングライン１５に沿って基板２を切断することにより、各パッケージ（半導体装置１０）を個片化する。これにより、図１に示す半導体装置１０を得ることができる。
一般的な半導体装置の場合には図２５及び図２６に示すように基板１０２の中心位置１０８とチップ１０１の中心位置１０７とが一致しているためにアンダーフィル樹脂１０４の量の分布が非対称となるに対し、本実施形態では、チップ１の中心位置１２を基板２の中心位置１３に対してずらして配置することにより、パッケージの中心（基板２の中心位置１３）を基準とするアンダーフィル樹脂４の量の分布のバランスを改善することができる。よって、アンダーフィル樹脂４による反りの影響の対称性を改善することができる。その結果、半導体装置１０の反り挙動を対称に近い状態に改善することができる。更に、封止樹脂６の中心位置１４を基板２の中心位置１３に対してずらして形成することにより、パッケージの中心（基板２の中心位置１３）を基準とする封止樹脂６の量の分布のバランスを改善することができる。すなわち、フィレット５の体積が大きい箇所（図１ではチップ１の左辺に沿う部分、図３ではチップ１の下辺に沿う部分）で封止樹脂６の量を増やすことができる。また、フィレット５の体積が小さい箇所（図１ではチップ１の右、手前及び奥の辺に沿う部分、図３ではチップ１の上、右及び左の辺に沿う部分）で封止樹脂６の量を減らすことができる。このように、チップ１の中心位置１２と、封止樹脂６の中心位置１４と、をずらすことにより、封止樹脂６の量の偏在を軽減し、封止樹脂６による反り矯正効果の対称性を改善することができる。その結果、半導体装置１０の反り挙動を対称に近い状態に改善することができる。よって、半導体装置１０の反りを抑制することができる。つまり、反りが非対称であれば半導体装置１０の片側が大きく反った形状となるのに対し、反りが対称化されることにより、その反りが大きい側の反り量を小さくできる。よって、半導体装置１０の実装性及び実装信頼性を向上することができる。
以上のような第１の実施形態によれば、配線基板２と、一方の面が、配線基板２の一方の面に対向するように、配線基板２に搭載されている半導体チップ１と、配線基板２の一方の面と半導体チップ１の一方の面との間隙に充填され、該間隙から一部分がはみ出している第１樹脂（アンダーフィル樹脂４）と、を備え、第１樹脂（アンダーフィル樹脂４）の中心位置１１と、半導体チップ１の中心位置１２とは、配線基板２の一方の面に沿う方向において相互にずれており、半導体チップ１の中心位置１２は、配線基板２の中心位置１３に対して、半導体チップ１の中心位置１２に対する第１樹脂（アンダーフィル樹脂４）の中心位置１１のずれ方向（矢印Ａ方向）とは逆方向（矢印Ｂ方向）にずれているので、半導体装置１０の全体におけるアンダーフィル樹脂４の量の分布のバランスを改善し、半導体装置１０の全体での反りの対称性を改善することができる。よって、半導体装置１０の反りを抑制することができる。その結果、半導体装置１０の実装性及び実装信頼性を向上することができる。また、構成要素を追加することなく反りの対称性を改善することができるので、特許文献２の技術と比較して、半導体装置１０が大型化しないようにできるとともに、製造コストが増大しないようにできる。
また、配線基板２と、一方の面が、配線基板２の一方の面に対向するように、配線基板２に搭載されている半導体チップ１と、配線基板２の一方の面と半導体チップ１の一方の面との間隙に充填され、該間隙から一部分がはみ出している第１樹脂（アンダーフィル樹脂４）と、半導体チップ１と、第１樹脂（アンダーフィル樹脂４）において前記間隙からはみ出ている部分（フィレット５）と、を覆うように、配線基板２の一方の面に形成されている第２樹脂（封止樹脂６）と、を備え、第１樹脂（アンダーフィル樹脂４）の中心位置１１と、半導体チップ１の中心位置１２とは、配線基板２の一方の面に沿う方向において相互にずれており、第２樹脂（封止樹脂６）の中心位置１４は、配線基板２の中心位置１３に対して、半導体チップ１の中心位置１２に対する第１樹脂（アンダーフィル樹脂４）の中心位置１１のずれ方向（矢印Ａ方向）と同方向（矢印Ａ方向）にずれているので、半導体装置１０の全体における封止樹脂６の量の分布のバランスを改善し、半導体装置１０の全体での反りの対称性を改善することができる。よって、半導体装置１０の反りを抑制することができる。その結果、半導体装置１０の実装性及び実装信頼性を向上することができる。また、構成要素を追加することなく反りの対称性を改善することができるので、特許文献２の技術と比較して、半導体装置１０が大型化しないようにできるとともに、製造コストが増大しないようにできる。
一般的に、アンダーフィル樹脂４の厚さは例えば数μｍ程度であるのに対して、封止樹脂６の厚さは例えば１００μオーダーである。また、封止樹脂６はフィラーの含有率がアンダーフィル樹脂４よりも高いためにアンダーフィル樹脂４よりも剛性が高い。これらのことにより、アンダーフィル樹脂４が反りに与える影響よりも封止樹脂６が反りに与える矯正効果の方が大きくなる。このため、ずれ量Ｓ１の調節による反りの改善効果よりも、ずれ量Ｓ２の調節による反りの改善効果の方が大きくなることが期待できる。
なお、上記の第１の実施形態では、パッケージ・オン・パッケージ（ＰｏＰ）用のＰｏＰランド７を備える例を説明したが、ＰｏＰランド７を備えない構造としても良く、この場合にも、上記と同様の効果を得ることができる。
〔第２の実施形態〕
図７及び図８は第２の実施形態に係る半導体装置２０の平面図、図９は図７の要部拡大図である。このうち図８は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。なお、図７及び図８は個々の半導体装置（パッケージ）２０を個片化する前の状態を示す。また、図１及び図２は半導体装置２０の断面図を兼ねる。
図８に示す動線１８は、本実施形態の場合のアンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の先端部位置１７の動線である。本実施形態は、図８に示すように、チップ１の相互に隣り合う２つの辺（例えば、図８の右辺及び下辺）に沿ってＬ字状にアンダーフィル樹脂注入ノズルを移動させながらアンダーフィル樹脂４を基板２とチップ１との間隙に充填した例である。
このため、フィレット５は、チップ１の相互に隣り合う２つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さくなっている。すなわち、フィレット５において、例えば、チップ１における図７及び図８の右辺及び下辺（図１の手前の辺及び左辺）に沿う部分は、基板２とチップ１との間隙からのはみ出し幅Ｗ１が相対的に大きい大寸法部５ａであり、その他の辺（図７の左辺及び上辺、図１の右辺及び奥の辺）に沿う部分は、基板２とチップ１との間隙からのはみ出し幅Ｗ２が相対的に小さい小寸法部５ｂである。
このように、フィレット５は、基板２の一方の面に沿う方向におけるチップ１の中心位置１２を基準として、非対称となっている。つまり、基板２の一方の面に沿う方向におけるフィレット５の中心位置１１は、図７及び図９ではチップ１の中心位置１２の右下方向（図７及び図９の矢印Ｃ方向）にずれている。このように、フィレット５の形状の非対称は、チップ１の周囲におけるアンダーフィル樹脂注入辺（例えば、図７及び図８の右辺及び下辺）のフィレット５（大寸法部５ａ）の幅が、その他の辺のフィレット５（小寸法部５ｂ）の幅よりも大きくなるために生じる。
本実施形態の場合、例えば、基板２の一方の面に沿う方向であって、図７及び図８におけるチップ１の左辺及び右辺と平行な方向におけるチップ１の中心位置１２と基板２の中心位置１３とのずれ量Ｓ１は、０よりも大きい。また、例えば、基板２の一方の面に沿う方向であって、図７及び図８におけるチップ１の上辺及び下辺と平行な方向におけるチップ１の中心位置１２と基板２の中心位置１３とのずれ量Ｓ３は、０よりも大きい。そして、中心位置１２は中心位置１３に対して図７乃至図９の左上方向（矢印Ｄ方向）にずれている。上述したように、アンダーフィル樹脂注入辺のフィレット５の幅Ｗ１は他辺のフィレット５の幅Ｗ２よりも大きくなる。このため、チップ１の中心位置１２を基板２の中心位置１３に対してずらす方向は、チップ１のアンダーフィル樹脂注入辺が半導体装置１０の端（縁辺）から遠ざかる方向に設定する。すなわち、アンダーフィル注入ノズルによりアンダーフィル樹脂４の注入が行われるチップ１の２つの辺（アンダーフィル樹脂注入辺）の各々が、当該２つの辺の最も近くにそれぞれ位置する半導体装置端部（縁辺）から遠ざかる方向に、チップ１の中心位置１２を配線基板２の中心位置１３に対してずらす。換言すれば、チップ１の中心位置１２は、基板２の中心位置１３に対して、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図７乃至図９の矢印Ｃ方向）とは逆方向（図７乃至図９の矢印Ｄ方向）にずれている。つまり、チップ１の中心位置１２は、基板２の中心位置１３に対して、２つのアンダーフィル樹脂注入辺の間の角の対角の方向にずれている。
また、本実施形態の場合、例えば、基板２の一方の面に沿う方向であって、図７及び図８におけるチップ１の左辺及び右辺と平行な方向における封止樹脂６の中心位置１４と基板２の中心位置１３とのずれ量Ｓ２は、０よりも大きい。また、例えば、基板２の一方の面に沿う方向であって、図７におけるチップ１の上辺及び下辺と平行な方向における封止樹脂６の中心位置１４と基板２の中心位置１３とのずれ量Ｓ４は、０よりも大きい。そして、中心位置１４は中心位置１３に対して図７乃至図９の右下方向（矢印Ｃ方向）にずれている。換言すれば、封止樹脂６の中心位置１４は、基板２の中心位置１３に対して、チップ１の中心位置１２に対するアンダーフィル樹脂４の中心位置１１のずれ方向（図７乃至図９の矢印Ｃ方向）と同方向（図７乃至図９の矢印Ｃ方向）にずれている。すなわち、アンダーフィル注入ノズルによりアンダーフィル樹脂４の注入が行われるチップ１の２つの辺（アンダーフィル樹脂注入辺）の方向に、封止樹脂６の中心位置１４を配線基板２の中心位置１３に対してずらす。つまり、封止樹脂６の中心位置１４は、基板２の中心位置１３に対して、２つのアンダーフィル樹脂注入辺の間の角の方向にずれている。
このように、本実施形態の場合、例えば、ずれ量Ｓ１＞０、且つ、ずれ量Ｓ３＞０であるとともに、ずれ量Ｓ２＞０、且つ、ずれ量Ｓ４＞０である。ただし、ずれ量Ｓ１＞０、且つ、ずれ量Ｓ３＞０であるが、ずれ量Ｓ２＝０、且つ、ずれ量Ｓ４＝０であっても良いし、或いは、ずれ量Ｓ１＝０、且つ、ずれ量Ｓ３＝０であるが、ずれ量Ｓ２＞０、且つ、ずれ量Ｓ４＞０であっても良い。
次に、本実施形態に係る半導体装置の製造方法を説明する。
本実施形態の場合、基板２へのチップ１の実装は、例えば、チップ１の中心位置１２が基板２の中心位置１３に対して図７乃至図９の左上方向（矢印Ｄ方向）にずれるように行う。なお、このように基板２の中心位置１３に対してチップ１の中心位置１２がずれるように、基板２のフリップチップ実装用電極パッドを予め配置及び設計しておくことにより、基板２の中心位置１３に対してチップ１の中心位置１２がずれるような実装を行うことができる。
また、本実施形態の場合、アンダーフィル樹脂４の注入は、図８に動線１８を示すように、チップ１の互いに隣り合う２つの辺（例えば、図７及び図８の右辺及び下辺）に沿ってアンダーフィル樹脂注入ノズル（図示略）を移動させながら行う。
アンダーフィル樹脂４のフィレット５は、チップ１の周囲のうち注入を行った辺（例えば、図７及び図８の右辺及び下辺）に沿う部分では相対的に大きい大寸法部５ａとなり、その他の辺（例えば、図７及び図８の左辺及び上辺）に沿う部分では相対的に小さい小寸法部５ｂとなる。
アンダーフィル樹脂４の注入が完了すると、フリップチップ実装体を加熱することによりアンダーフィル樹脂４を硬化させる。
次に、アンダーフィル樹脂４が充填及び硬化されたフリップチップ実装体を封止樹脂６により封止する。封止樹脂６は、例えば、その中心位置１４が基板２の中心位置１３に対して図７乃至図９の右下方向（矢印Ｃ方向）にずれるように行う。
このように封止樹脂６の中心位置１４を基板２の中心位置１３に対してずらして形成することにより、パッケージの中心（基板２の中心位置１３）を基準とする封止樹脂量のバランスを改善することができる。
このようにチップ１の中心位置１２と、封止樹脂６の中心位置１４と、をずらすことにより、封止樹脂６の量の実質的な偏在を軽減し、半導体装置２０の反り挙動を対称に近い状態に改善することができる。
なお、ずれ量Ｓ１及びＳ２の範囲は、上述の第１の実施形態と同様である。また、ずれ量Ｓ３の範囲は、ずれ量Ｓ１と同様であり、ずれ量Ｓ４の範囲は、ずれ量Ｓ２と同様である。
ただし、アンダーフィル樹脂４の注入方法に応じてチップ１のそれぞれの辺におけるフィレット５のはみ出し幅を異なる値にできるため、ずれ量Ｓ１とＳ３は互いに同一である必要は無く、同様に、ずれ量Ｓ２とずれ量Ｓ４は互いに同一である必要は無い。この点については、図１５等を用いて後に説明する第４の実施形態、並びに、図２１等を用いて後に説明する第６の実施形態でも同様である。
また、その他の工程については第１の実施形態と同様に行うことにより、図７及び図８に示すような本実施形態に係る半導体装置２０を得ることができる。
第２の実施形態によれば、アンダーフィル樹脂４の注入をチップ１の互いに隣り合う２辺に沿って行った場合に、換言すれば、基板２とチップ１との間隙からのアンダーフィル樹脂４のはみ出し幅が、アンダーフィル樹脂４においてチップ１の相互に隣り合う２つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さい場合に、上述の第１の実施形態と同様の効果を得ることができる。
〔第３の実施形態〕
図１０は第３の実施形態に係る半導体装置３０の断面図、図１１は図１０の要部拡大図、図１２及び図１３は第３の実施形態に係る半導体装置３０の平面図である。このうち図１３は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。また、図１４は図１２の要部拡大図である。なお、図１２及び図１３は個々の半導体装置（パッケージ）３０を個片化する前の状態を示す。
第３の実施形態は、図１０乃至図１４から分かるように、封止樹脂６の中心位置１４と基板２の中心位置１３とのずれ量Ｓ２が０である点でのみ上記の第１の実施形態と相違し、その他の点は第１の実施形態と同様である。
以上のような第３の実施形態によれば、第１の実施形態と同様の効果が得られる。
〔第４の実施形態〕
図１５及び図１６は第４の実施形態に係る半導体装置４０の平面図である。このうち図１６は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。また、図１７は図１５の要部拡大図である。なお、図１５及び図１６は個々の半導体装置（パッケージ）４０を個片化する前の状態を示す。また、図１０及び図１１は半導体装置４０の断面図を兼ねる。
第４の実施形態は、図１５乃至図１７から分かるように、封止樹脂６の中心位置１４と基板２の中心位置１３とのずれ量Ｓ２、Ｓ４が０である点でのみ上記の第２の実施形態と相違し、その他の点は第２の実施形態と同様である。
以上のような第４の実施形態によれば、第２の実施形態と同様の効果が得られる。
〔第５の実施形態〕
図１８は第５の実施形態に係る半導体装置５０の断面図、図１９及び図２０は第５の実施形態に係る半導体装置５０の平面図である。このうち図２０は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。なお、図１９及び図２０は個々の半導体装置（パッケージ）５０を個片化する前の状態を示す。また、図１８の要部拡大図は図１１と同様であり、図１９の要部拡大図は図１４と同様であるため、それぞれ省略する。
第５の実施形態は、図１８乃至図２０、図１１及び図１４から分かるように、封止樹脂６による封止を複数の半導体装置５０に対して一括して行う点で上記の第３の実施形態と相違する。更に、第５の実施形態は、半導体装置５０がＰｏＰランド７を備えていない点で上記の第３の実施形態と相違する。第５の実施形態は、その他の点は第３の実施形態と同様である。
本実施形態の場合、半導体装置５０は、封止樹脂６を複数の半導体装置５０に対して一括して行う一括封止タイプである。このため、図１８乃至図２０に示すように、封止樹脂６は個々の半導体装置５０の基板２の全面を覆っている。つまり、基板２の面積と封止樹脂６の面積とがほぼ１：１となっている。このため、第１の実施形態とは異なり、封止樹脂６の中心位置１４を基板２の中心位置１３に対してずらすことによって半導体装置５０の対称性を改善することができない。しかし、チップ１の中心位置１２を基板２の中心位置１３に対してずらす（ずれ量Ｓ１を０よりも大きくする）ことにより、半導体装置５０の対称性を改善することができる。すなわち、第５の実施形態によれば、第３の実施形態と同様の効果が得られる。
〔第６の実施形態〕
図２１及び図２２は第６の実施形態に係る半導体装置６０の平面図である。このうち図２２は、アンダーフィル樹脂４を形成する際のアンダーフィル樹脂注入ノズル（図示略）の動作（動線１８）を示している。なお、図２１及び図２２は個々の半導体装置（パッケージ）６０を個片化する前の状態を示す。また、図１８は半導体装置６０の断面図を兼ねる。なお、図２１の要部拡大図は図１７と同様であり、本実施形態の場合の図１８の要部拡大図は図１１と同様であるため、それぞれ省略する。
第６の実施形態は、封止樹脂６による封止を複数の半導体装置６０に対して一括して行う点で上記の第４の実施形態と相違する。更に、第６の実施形態は、半導体装置６０がＰｏＰランド７を備えていない点で上記の第４の実施形態と相違する。第６の実施形態は、その他の点は第４の実施形態と同様である。
本実施形態の場合、半導体装置６０は、封止樹脂６を複数の半導体装置６０に対して一括して行う一括封止タイプであるため、図１８、図２１及び図２２に示すように、封止樹脂６は個々の半導体装置６０の基板２の全面を覆っている。つまり、基板２の面積と封止樹脂６の面積とがほぼ１：１となっている。このため、第２の実施形態とは異なり、封止樹脂６の中心位置１４を基板２の中心位置１３に対してずらすことによって半導体装置６０の対称性を改善することができない。しかし、チップ１の中心位置１２を基板２の中心位置１３に対してずらす（ずれ量Ｓ１、Ｓ３を０よりも大きくする）ことにより、半導体装置６０の対称性を改善することができる。すなわち、第６の実施形態によれば、第４の実施形態と同様の効果が得られる。
〔第７の実施形態〕
図２３は第７の実施形態に係る半導体装置７０の断面図、図２４は図２３の要部拡大図である。
上述の各実施形態では、樹脂封止されたＦＣＢＧＡについて説明したが、本実施形態に係る半導体装置７０は、図２３及び図２４に示すように、封止樹脂６を備えていない点でのみ第３又は第４の実施形態と相違し、その他の点は第３又は第４の実施形態と同様である。
第７の実施形態によれば、封止樹脂６を備えていない半導体装置７０において、上述の第３又は第４の実施形態と同様の効果が得られる。
上記の各実施形態では、アンダーフィル樹脂４の注入をチップ１の１つの辺又は２つの辺に沿ってニードル等を移動させながら行う例を説明したが、例えば、図２７に示すように、チップ１の周囲の一点にニードル等を固定してアンダーフィル樹脂４を注入した場合、つまり、ニードル位置１１１を中心とする大寸法部１０５ａが形成されている場合にも同様に適用することができるのは勿論である。
なお、上記実施形態には以下の発明が開示されている。
（付記１）
配線基板と、
一方の面が、前記配線基板の一方の面に対向するように、前記配線基板に搭載されている半導体チップと、
前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙に充填され、前記間隙から一部分がはみ出している第１樹脂と、
を備え、
前記第１樹脂の中心位置と、前記半導体チップの中心位置とは、前記配線基板の前記一方の面に沿う方向において相互にずれており、
前記半導体チップの中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向とは逆方向にずれていることを特徴とする半導体装置。
（付記２）
前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように前記配線基板の前記一方の面に形成されている第２樹脂を更に備え、
前記第２樹脂の中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向と同方向にずれていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記配線基板の中心位置に対する前記半導体チップの中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値よりも小さいことを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記配線基板の中心位置に対する前記半導体チップの中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値の１００分の１以上であることを特徴とする付記１乃至３の何れか１つに記載の半導体装置。
（付記５）
配線基板と、
一方の面が、前記配線基板の一方の面に対向するように、前記配線基板に搭載されている半導体チップと、
前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙に充填され、前記間隙から一部分がはみ出している第１樹脂と、
前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように、前記配線基板の前記一方の面に形成されている第２樹脂と、
を備え、
前記第１樹脂の中心位置と、前記半導体チップの中心位置とは、前記配線基板の前記一方の面に沿う方向において相互にずれており、
前記第２樹脂の中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向と同方向にずれていることを特徴とする半導体装置。
（付記６）
前記配線基板の中心位置に対する前記第２樹脂の中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値よりも小さいことを特徴とする付記２又は５に記載の半導体装置。
（付記７）
前記間隙からの前記第１樹脂のはみ出し幅は、前記第１樹脂において前記半導体チップの１つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さいことを特徴とする付記１乃至６の何れか１つに記載の半導体装置。
（付記８）
前記間隙からの前記第１樹脂のはみ出し幅は、前記第１樹脂において前記半導体チップの相互に隣り合う２つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さいことを特徴とする付記１乃至６の何れか１つに記載の半導体装置。
（付記９）
前記第１樹脂の熱膨張係数よりも前記第２樹脂の熱膨張係数の方が大きいことを特徴とする付記２、５、６の何れか１つに記載の半導体装置。
（付記１０）
前記第１樹脂のガラス転移温度よりも前記第２樹脂のガラス転移温度の方が低いことを特徴とする付記２、５、６の何れか１つに記載の半導体装置。
（付記１１）
半導体チップの一方の面が、配線基板の一方の面に対向するように、前記配線基板に前記半導体チップを搭載する第１工程と、
前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂を充填する第２工程と、
を備え、
前記第２工程では、前記半導体チップの何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって、前記間隙へ前記第１樹脂を注入し、
前記第１工程では、前記第２工程において前記第１樹脂注入ノズルにより前記第１樹脂の注入が行われる前記半導体チップの１つ又は２つの辺が、当該辺の最も近くに位置する半導体装置端部から遠ざかる方向に、前記半導体チップの中心位置を前記配線基板の中心位置に対してずらすことを特徴とする半導体装置の製造方法。
（付記１２）
前記第２工程では、前記半導体チップの何れか１つの辺に沿って前記第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって前記間隙へ前記第１樹脂を注入し、
前記第１工程では、前記１つの辺と対向する辺の方向に前記半導体チップの中心位置をずらすことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記第２工程では、前記半導体チップの互いに隣り合う２つの辺に沿って前記第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって前記間隙へ前記第１樹脂を注入し、
前記第１工程では、前記２つの辺の間の角に対する対角の方向に前記半導体チップの中心位置をずらすことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）
半導体チップの一方の面が、配線基板の一方の面に対向するように、前記配線基板に前記半導体チップを搭載する第１工程と、
前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙から一部分がはみ出すように、該間隙に第１樹脂を充填する第２工程と、
前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように、前記配線基板の前記一方の面に第２樹脂を形成する第３工程と、
を備え、
前記第２工程では、前記半導体チップの何れか１つの辺、又は、互いに隣り合う２つの辺に沿って第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって、前記間隙へ前記第１樹脂を注入し、
前記第３工程では、前記第２工程において前記第１樹脂注入ノズルにより前記第１樹脂の注入が行われる前記半導体チップの１つ又は２つの辺の方向に、前記第２樹脂の中心位置を前記配線基板の中心位置に対してずらすことを特徴とする半導体装置の製造方法。
（付記１５）
前記第２工程では、前記半導体チップの何れか１つの辺に沿って前記第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって前記間隙へ前記第１樹脂を注入し、
前記第３工程では、前記１つの辺の方向に前記第２樹脂の中心位置をずらすことを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記第２工程では、前記半導体チップの互いに隣り合う２つの辺に沿って前記第１樹脂注入ノズルを移動させながら、該第１樹脂注入ノズルによって前記間隙へ前記第１樹脂を注入し、
前記第１工程では、前記２つの辺の間の角の方向に前記第２樹脂の中心位置をずらすことを特徴とする付記１４に記載の半導体装置の製造方法。
１ 半導体チップ
２ 配線基板
３ バンプ
４ アンダーフィル樹脂
５ フィレット
５ａ 大寸法部
５ｂ 小寸法部
６ 封止樹脂
７ ＰｏＰランド
８ ＢＧＡボール
１０ 半導体装置
１１ アンダーフィル樹脂（第１樹脂）の中心位置
１２ 半導体チップの中心位置
１３ 配線基板の中心位置
１４ 封止樹脂（第２樹脂）の中心位置
１５ ダイシングライン
１７ 先端部位置
１８ 動線
２０ 半導体装置
３０ 半導体装置
４０ 半導体装置
５０ 半導体装置
６０ 半導体装置
７０ 半導体装置
Ａ 矢印
Ｂ 矢印
Ｃ 矢印
Ｄ 矢印
Ｓ１ 配線基板の中心位置と半導体チップの中心位置とのずれ量
Ｓ２ 配線基板の中心位置と封止樹脂の中心位置とのずれ量
Ｓ３ 配線基板の中心位置と半導体チップの中心位置とのずれ量
Ｓ４ 配線基板の中心位置と封止樹脂の中心位置とのずれ量
Ｗ１ フィレットの大寸法部の幅
Ｗ２ フィレットの小寸法部の幅

Claims (13)

  1. 配線基板と、
    一方の面が、前記配線基板の一方の面に対向するように、前記配線基板に搭載されている半導体チップと、
    前記配線基板の前記一方の面と前記半導体チップの前記一方の面との間隙に充填され、前記間隙から一部分がはみ出している第１樹脂と、
    を備え、
    前記第１樹脂の中心位置と、前記半導体チップの中心位置とは、前記配線基板の前記一方の面に沿う方向において相互にずれており、
    前記半導体チップの中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向とは逆方向にずれており、
    前記半導体チップと、前記第１樹脂において前記間隙からはみ出ている部分と、を覆うように前記配線基板の前記一方の面に形成されている第２樹脂を更に備え、
    平面視において、前記第２樹脂の外形線は、前記配線基板の外形線よりも内側に位置しており、
    前記第２樹脂の中心位置は、前記配線基板の中心位置に対して、前記半導体チップの中心位置に対する前記第１樹脂の中心位置のずれ方向と同方向にずれている半導体装置。
  2. 前記配線基板の中心位置に対する前記半導体チップの中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値よりも小さいことを特徴とする請求項１に記載の半導体装置。
  3. 前記配線基板の中心位置に対する前記半導体チップの中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値の１００分の１以上であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記配線基板の中心位置に対する前記第２樹脂の中心位置のずれ量は、前記間隙からの前記第１樹脂のはみ出し幅の最大値よりも小さいことを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
  5. 前記間隙からの前記第１樹脂のはみ出し幅は、前記第１樹脂において前記半導体チップの１つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さいことを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
  6. 前記間隙からの前記第１樹脂のはみ出し幅は、前記第１樹脂において前記半導体チップの相互に隣り合う２つの辺に沿う部分では相対的に大きく、その他の辺に沿う部分では相対的に小さいことを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
  7. 前記第１樹脂の熱膨張係数よりも前記第２樹脂の熱膨張係数の方が大きいことを特徴とする請求項１乃至６の何れか一項に記載の半導体装置。
  8. 前記第１樹脂のガラス転移温度よりも前記第２樹脂のガラス転移温度の方が低いことを特徴とする請求項１乃至６の何れか一項に記載の半導体装置。
  9. 前記半導体チップの前記一方の面には第１電極パッドが形成され、
    前記配線基板の前記一方の面には第２電極パッドが形成され、
    前記第１電極パッドと前記第２電極パッドとがバンプを介して相互に接続されている請求項１乃至８の何れか一項に記載の半導体装置。
  10. 前記配線基板の厚さは４００μｍ未満である請求項１乃至９の何れか一項に記載の半導体装置。
  11. 前記配線基板は、当該配線基板の前記一方の面とは反対側の面に形成されたボール端子を備える請求項１乃至１０の何れか一項に記載の半導体装置。
  12. 前記配線基板は、当該配線基板の前記一方の面における前記第２樹脂の周囲の部分に形成された端子を備える請求項１乃至１１の何れか一項に記載の半導体装置。
  13. 前記第１樹脂の中心位置と、前記配線基板の中心位置とが互いに一致していない請求項１乃至１２の何れか一項に記載の半導体装置。
JP2009080212A 2009-03-27 2009-03-27 半導体装置 Expired - Fee Related JP5261255B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009080212A JP5261255B2 (ja) 2009-03-27 2009-03-27 半導体装置
US12/659,766 US8207619B2 (en) 2009-03-27 2010-03-19 Semiconductor device and method of manufacturing the same
US13/485,729 US8404517B2 (en) 2009-03-27 2012-05-31 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009080212A JP5261255B2 (ja) 2009-03-27 2009-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2010232534A JP2010232534A (ja) 2010-10-14
JP5261255B2 true JP5261255B2 (ja) 2013-08-14

Family

ID=42783088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080212A Expired - Fee Related JP5261255B2 (ja) 2009-03-27 2009-03-27 半導体装置

Country Status (2)

Country Link
US (2) US8207619B2 (ja)
JP (1) JP5261255B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279631B2 (ja) * 2009-06-23 2013-09-04 新光電気工業株式会社 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
US20130031980A1 (en) * 2010-04-23 2013-02-07 Hitachi Medical Corporation Ultrasonic Probe, Production Method Therefor, and Ultrasonic Diagnostic Apparatus
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
JP2015119077A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 半導体装置およびその製造方法
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
KR102327142B1 (ko) * 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지
JP6032345B2 (ja) * 2015-12-07 2016-11-24 住友ベークライト株式会社 接着フィルム
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
KR102366970B1 (ko) * 2017-05-16 2022-02-24 삼성전자주식회사 반도체 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117070A (ja) 1997-06-20 1999-01-22 Hitachi Ltd 半導体装置
JP3443313B2 (ja) * 1998-03-26 2003-09-02 三菱電機株式会社 半導体装置及びその製造方法
US6632690B2 (en) * 2001-09-10 2003-10-14 Advanced Micro Devices, Inc. Method of fabricating reliable laminate flip-chip assembly
JP3974834B2 (ja) * 2002-08-26 2007-09-12 松下電器産業株式会社 電子部品の装着方法
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP3718205B2 (ja) 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
JP4441545B2 (ja) * 2007-03-30 2010-03-31 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
US20090309238A1 (en) * 2008-06-13 2009-12-17 Mun Leong Loke Molded flip chip package with enhanced mold-die adhesion
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20120178219A1 (en) * 2011-01-11 2012-07-12 Nordson Corporation Methods for vacuum assisted underfilling

Also Published As

Publication number Publication date
US20100244228A1 (en) 2010-09-30
US20120238060A1 (en) 2012-09-20
JP2010232534A (ja) 2010-10-14
US8207619B2 (en) 2012-06-26
US8404517B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5261255B2 (ja) 半導体装置
JP5250524B2 (ja) 半導体装置及びその製造方法
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4899406B2 (ja) フリップチップ型半導体装置
KR20120024409A (ko) 전자 장치
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
JP2000323624A (ja) 半導体装置およびその製造方法
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2006245076A (ja) 半導体装置
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4942420B2 (ja) フリップチップボンデッドパッケージ
WO2017216918A1 (ja) 半導体装置
JP2014229623A (ja) 半導体装置およびその製造方法
JP2010205888A (ja) 半導体装置
JP5576528B2 (ja) 半導体装置
JP4347506B2 (ja) 半導体装置の実装構造
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2002076201A (ja) 半導体装置の実装構造および実装方法
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP2005166886A (ja) 半導体装置
US20200075439A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20180117238A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5261255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees